CN108735742A - 一种高密度随机存储器制造方法 - Google Patents

一种高密度随机存储器制造方法 Download PDF

Info

Publication number
CN108735742A
CN108735742A CN201710245064.1A CN201710245064A CN108735742A CN 108735742 A CN108735742 A CN 108735742A CN 201710245064 A CN201710245064 A CN 201710245064A CN 108735742 A CN108735742 A CN 108735742A
Authority
CN
China
Prior art keywords
grid
layer
thin film
insulating layer
doping type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710245064.1A
Other languages
English (en)
Other versions
CN108735742B (zh
Inventor
肖荣福
郭民
郭一民
陈峻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Ciyu Information Technologies Co Ltd
Original Assignee
Shanghai Ciyu Information Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Ciyu Information Technologies Co Ltd filed Critical Shanghai Ciyu Information Technologies Co Ltd
Priority to CN201710245064.1A priority Critical patent/CN108735742B/zh
Publication of CN108735742A publication Critical patent/CN108735742A/zh
Application granted granted Critical
Publication of CN108735742B publication Critical patent/CN108735742B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells

Abstract

一种高密度随机存储器制造方法，包括：在衬底上形成第一和第二栅极沟槽；在衬底、第一栅极沟槽和第二栅极沟槽表面形成二氧化硅绝缘层；在第一和第二栅极沟槽内分别填充导电物以形成第一栅极和第二栅极；在衬底、第一和第二栅极上生长绝缘层由此形成氧化物绝缘层；在绝缘层上生长第一掺杂类型的半导体薄膜；在半导体薄膜上生长金属导电膜；对金属导电膜形成依次排列并相互隔开的第一漏极、源极和第二漏极；对未被覆盖的半导体薄膜进行第二掺杂类型的重掺杂，形成第二区域和第四区域；生长氧化绝缘层并对氧化绝缘层进行平坦化处理，以便在第一漏极和源极之间形成第一氧化物隔离区域，并且在源极和第二漏极之间形成第二氧化物隔离区域。

Description

一种高密度随机存储器制造方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种高密度随机存储器制造方法。
背景技术
随着大数据时代的来临，数据存储器的需求迎来了爆发式增长。在中国，高速发展的半导体产业对存储器的对外依赖，已经严重影响国家高科技的发展。中国各级政府最近在存储器领域数项千亿级的投资，已经拉开了攻克存储器伟大战役的号角。
DRAM(Dynamic Random Access Memory)也称动态随机存取存储器，是最为常见的系统内存，具有高速度(读写速度小于50ns)，大容量(大于1GB)的特性。DRAM的内部结构可以说是电子芯片中最简单的，是由许多重复的“单元(cell)”组成。而且，如图1A所示，每一个单元由一个电容C0和一个晶体管T0(一般是p沟道MOSFET)构成(即，1T1C)，其中晶体管T0的栅极和漏极分别连字线WL0和位线BL0；其中的电容可储存1位(bit)数据量，充放电后电荷的多少(电势高低)分别对应二进制数据0和1。由于电容会有漏电现象，因此过一段时间之后电荷会丢失，导致电势不足而丢失数据，因此必须经常进行充电保持电势，这个充电的动作叫做刷新，因此动态存储器具有刷新特性，这个刷新的操作一直要持续到数据改变或者断电。
除了DRAM以外，近年来出现了几种新型的随机存取存储器，如下述表1所示：
参数/种类 DRAM RRAM PCRAM pSTT-MRAM
容量 8Gb 128Gb 1Gb 32Gb
读取时间 30ns 40ns 50ns 1-10ns
写入时间/消除时间 15ns 50ns 50ns 1-10ns
记忆力 0 >10年 >10年 >20年
元件尺寸(F2) 8 6 6 6
表1
具体地说，提出了将记忆电容用一个可变电阻替代的RRAM，通过控制材料相变的PRAM，特别是采用磁性隧道结(MTJ)的磁性随机存储器(MRAM)。近年来，MRAM被人们认为是未来理想的通用固态非易失性记忆体，它具有高速读写、大容量以及低能耗的特点。铁磁性MTJ通常为三明治结构，其读写中有磁性记忆层它可以改变磁化方向以记录不同的数据；位于中间的绝缘的隧道势垒层；磁性参考层，位于隧道势垒层的另一侧，它的磁化方向不变。为能在这种磁电阻元件中记录信息，建议使用基于自旋动量转移或称自旋转移矩(STT，Spin Transfer Torque)转换技术的写方法，这样的MRAM称为STT-MRAM。根据磁极化方向的不同，STT-MRAM又分为面内STT-MRAM和垂直STT-MRAM(即pSTT-MRAM)，后者有更好的性能。依此方法，即可通过向磁电阻元件提供自旋极化电流来反转磁性记忆层的磁化强度方向。此外，随着磁性记忆层的体积的缩减，写或转换操作需注入的自旋极化电流也越小。因此，这种写方法可同时实现器件微型化和降低电流。
上述各种随机存取存储器(DRAM,RRAM,PRAM,MRAM)的制作过程中，进一步缩小存储器尺寸的关键之一是CMOS场效应三极管(FET)的小型化。对于FET，它的电流曲线与漏-源之间的沟槽(即栅下面的尺寸)成反比，要得到一个较大的电流(例如在MRAM的情况)，沟槽长度需要进一步缩短。而一般常规的的FET结构，漏-源-栅是并排放置在n+/p/n+串联半导体薄膜的同一侧，其尺寸是不可能任意缩小的。所以需要寻找新的FET的结构部局，以达到缩小整个记忆芯片尺寸的目的。
发明内容
有鉴于现有技术的上述缺陷，本发明所要解决的技术问题是提供一种通用随机存储器(RAM)的CMOS场效应三极管(FET)的小型化新型架构制造方法，其中通过使用磁性隧道结(MTJ)替代DRAM中的记忆电容，制作一种高速度、大容量、非忆失型的新型磁性随机存储器MRAM。
为实现上述目的，本发明提供了一种高密度随机存储器制造方法，包括：
第一步骤：在衬底上通过光刻及刻蚀形成第一栅极沟槽和第二栅极沟槽；
第二步骤：在衬底表面、第一栅极沟槽表面和第二栅极沟槽表面形成一层二氧化硅绝缘层；
第三步骤：在第一栅极沟槽和第二栅极沟槽内分别填充导电物，以形成第一栅极和第二栅极；
第四步骤：在衬底、第一栅极和第二栅极上生长一层绝缘层，由此形成氧化物绝缘层；
第五步骤：在绝缘层上生长一层第一掺杂类型的半导体薄膜；
第六步骤：在第一掺杂类型的半导体薄膜上生长一层金属导电膜；
第七步骤：对金属导电膜通过光刻及刻蚀形成依次排列并相互隔开的第一漏极、源极和第二漏极；
第八步骤：通过离子注入对未被第一漏极、源极和第二漏极覆盖的半导体薄膜进行第二掺杂类型的重掺杂以改变半导体导电类型，形成第二区域和第四区域；
第九步骤：生长氧化绝缘层并且对氧化绝缘层进行平坦化处理，以便在第一漏极和源极之间形成第一氧化物隔离区域，并且在源极和第二漏极之间形成第二氧化物隔离区域。
为实现上述目的，本发明还提供了另一种高密度随机存储器制造方法，包括：
第一步骤：在衬底上通过光刻及刻蚀形成第一栅极沟槽和第二栅极沟槽；
第二步骤：在衬底表面、第一栅极沟槽表面和第二栅极沟槽表面形成一层二氧化硅绝缘层；
第三步骤：在第一栅极沟槽和第二栅极沟槽内分别填充导电物，以形成第一栅极和第二栅极；
第四步骤：在衬底、第一栅极和第二栅极上生长一层绝缘层，由此形成氧化物绝缘层；
第五步骤：在绝缘层上生长一层第二掺杂类型的半导体薄膜；
第六步骤：在第二掺杂类型的半导体上生长另一层氧化物绝缘层；
第七步骤：对另一层氧化物绝缘层通过光刻及刻蚀形成第一漏极孔、源极和第二漏极孔；
第八步骤：通过离子注入在第一漏极孔、源极孔和第二漏极孔处对第二掺杂类型的半导体薄膜重掺杂以改变第一漏极孔、源极孔和第二漏极孔下方的第二掺杂类型的半导体薄膜的半导体导电类型，形成第一掺杂半导体类型区域；
第九步骤：在第一漏极、源极和第二漏极开孔处填充金属导电膜，并将金属导电膜表面平整化。
优选地，第一掺杂类型为n+型掺杂类型，第二掺杂类型为p型掺杂类型。
优选地，第一掺杂类型为p+型掺杂类型，第二掺杂类型为n型掺杂类型。
优选地，在第二步骤通过氧化在衬底表面、第一栅极沟槽表面和第二栅极沟槽表面形成一层二氧化硅绝缘层。
优选地，所述导电物是钨或铜。
优选地，半导体薄膜是由IV价半导体掺以V价元素得到n+型的半导体薄膜，或者是由III-V价半导体掺以VI价元素得到n+型的半导体薄膜。
优选地，第二掺杂类型的重掺杂是在半导体薄膜的基础上进行重掺III价元素得到p型的半导体薄膜。。
优选地，所述高密度随机存储器制造方法用于制造DRAM、RRAM、PRAM、FRAM、MRAM、pSTT-MRAM中的任意一种。
以下将结合附图对本发明的构思、具体结构及产生的技术效果作进一步说明，以充分地了解本发明的目的、特征和效果。
附图说明
结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：
图1是根据现有技术的1T1C DRAM的一般电路示意图。
图2是根据本发明优选实施例的共享型的高密度随机存储器架构的截面结构示意图。
图3至图15示出了根据本发明优选实施例的高密度随机存储器制造方法的各个步骤。
需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。
具体实施方式
图2是根据本发明优选实施例的共享型的高密度随机存储器架构的截面结构示意图。
如图2所示，根据本发明优选实施例的共享型的高密度随机存储器架构包括：由第一区域10、第二区域20、第三区域30、第四区域40和第五区域50依次排布形成的串联式半导体薄膜，其中，第一区域10、第三区域30和第五区域50具有第一掺杂类型，第二区域20和第四区域40具有第二掺杂类型。
优选地，第一区域10、第三区域30和第五区域50的掺杂浓度相等。优选地，第二区域20和第四区域40的掺杂浓度相等。
而且，优选地，第二区域20和第四区域40的掺杂类型相同，并且掺杂浓度小于第一区域10、第三区域30和第五区域50的掺杂浓度。
例如，第一掺杂类型为n+型掺杂类型，第二掺杂类型为p型掺杂类型。或者，第一掺杂类型为p+型掺杂类型，第二掺杂类型为n型掺杂类型。
在串联式半导体薄膜的第一区域10上方形成有第一漏极D1，在串联式半导体薄膜的第三区域30上方形成有源极S1，而且在串联式半导体薄膜的第五区域50上方形成有第二漏极D2；在串联式半导体薄膜的第二区域20下方形成有第一栅极G1，在串联式半导体薄膜的第四区域40下方形成有第二栅极G2；而且在串联式半导体薄膜与第一栅极G1和第二栅极G2之间形成有氧化物绝缘层ILD1。
相邻的漏极与源极之间由氧化物隔离区域隔开，所有栅极均有氧化物将其与衬底隔开。例如，第一漏极D1和源极S1之间由第一氧化物隔离区域60隔开，第二漏极D2和源极S1之间由第二氧化物隔离区域70隔开。
其中，所述第一栅极G1连接随机存储器的第一字线WL1，所述第二栅极G2连接随机存储器的第二字线WL2，所述第一漏极D1连接随机存储器的第一位线BL1，所述第二漏极D2连接随机存储器的第二位线BL2，所述源极S1连接随机存储器的源线SL1。
为了制造图1所示的结构，图3至图11示出了根据本发明第一优选实施例的高密度随机存储器制造方法的各个步骤。
如图3至图11所示，根据本发明第一优选实施例的高密度随机存储器制造方法包括：
第一步骤S1：在衬底(例如，硅衬底)上通过光刻及刻蚀形成第一栅极沟槽11和第二栅极沟槽12，如图3所示；
第二步骤S2：在衬底表面、第一栅极沟槽11表面和第二栅极沟槽12表面形成一层二氧化硅绝缘层13，如图4所示；
具体地，可以在第二步骤S2通过氧化在衬底表面、第一栅极沟槽11表面和第二栅极沟槽12表面形成一层二氧化硅绝缘层13。
第三步骤S3：在第一栅极沟槽11和第二栅极沟槽12内分别填充导电物，以形成第一栅极G1和第二栅极G2，如图5所示；
例如，所述导电物是钨或铜。
第四步骤S4：在衬底、第一栅极G1和第二栅极G2上生长一层绝缘层14，由此形成氧化物绝缘层ILD1，如图6所示；
第五步骤S5：在绝缘层14上生长一层第一掺杂类型的半导体薄膜15，如图7所示；
其中，例如，半导体薄膜15是由IV价半导体(例如Si或Ge)掺以V价元素(例如N,P,As,..等)得到的半导体薄膜，或者是由III-V价半导体(例如GaAs，GaN,InP等)掺以VI价元素(例如O,S,Se等)得到的半导体薄膜。
第六步骤S6：在第一掺杂类型的半导体薄膜15上生长一层金属导电膜16，如图8所示；
第七步骤S7：对金属导电膜16通过光刻及刻蚀形成依次排列并相互隔开的第一漏极D1、源极S1和第二漏极D2，如图9所示；
第八步骤S8：通过离子注入对未被第一漏极D1、源极S1和第二漏极D2覆盖的半导体薄膜15进行第二掺杂类型的重掺杂以改变半导体导电类型，形成第二区域20和第四区域40，如图10所示；
其中，第一漏极D1、源极S1和第二漏极D2下面的半导体薄膜区域分别形成第一区域10、第三区域30和第五区域50。
其中，第二掺杂类型的重掺杂是在半导体薄膜15的基础上进行深度重掺具有III价的元素(例如B,Al,Ga,In,..等)。
第九步骤S9：生长氧化绝缘层并且对氧化绝缘层进行平坦化处理，以便在第一漏极D1和源极S1之间形成第一氧化物隔离区域60，并且在源极S1和第二漏极D2之间形成第二氧化物隔离区域70，如图11所示。
在本发明的第二优选实施例中，对于上述的高密度随机存储器制造方法，在第四步骤之后，可执行下述步骤：
第五步骤：在绝缘层14上生长一层第二掺杂类型的半导体薄膜17，如图12所示；
第六步骤：在第二掺杂类型的半导体薄膜17上生长另一层氧化物绝缘层18，如图13所示；
第七步骤：对另一层氧化物绝缘层18通过光刻及刻蚀形成第一漏极孔21、源极孔22和第二漏极孔23，如图14所示；
第八步骤：通过离子注入在第一漏极孔21、源极孔22和第二漏极孔23处对第二掺杂类型的半导体薄膜重掺杂以改变第一漏极孔21、源极孔22和第二漏极孔23下方的第二掺杂类型的半导体薄膜的半导体导电类型，形成第一掺杂半导体类型区域(即，第一区域10、第三区域30和第五区域50)，如图15所示；
第九步骤：在第一漏极、源极和第二漏极开孔处填充金属导电膜，并用化学抛光的方法将金属导电膜表面平整化，最后形成如图11所示的相同结构。
在上述n+/p/n+区域中，与漏源极接着的是重掺杂的n+型半导体材料，与栅极极接着的是n+掺杂的半导体材料。当然CMOS场效应三极管(FET)也可以做成p+/n/p+型的，与漏源极接着就应换成p+型半导体材料，而与栅极极接着的就是n掺杂的半导体材料。为了提高CMOS场效应三极管(FET)的电子(空隙)输运性能，除了Si,Ge,以外，也可以用具有更高电子输运性能的III-V(例如GaAs,InP,GaN,…)或II-VI(例如,CdS,ZnS,CdTe,…)半导体基底材料。
上述CMOS场效应三极管(FET)结构是一种通用随机存储器控制器。如果用电容作为记忆单元，就得到DRAM；将电容换为一个可变电阻，就得到RRAM；换为一种相变材料，就得到PRAM；通过使用磁性隧道结(MTJ)替代DRAM中的记忆电容，就可以制作一种高速度、大容量、非忆失型的新型磁性随机存储器MRAM(又可以叫作mDRAM)，特别是使用垂直型磁电阻材料，就可以做成所谓的pSTT-MRAM芯片。
由此，本发明提供了一种通用随机存储器(RAM)的CMOS场效应三极管(FET)的小型化新型结构制造方法，其中将栅极从与漏-源并排的方式移到n+/p/n+极的另一侧，通过一层氧化物绝缘层将其与p半导体层隔离，在n+的正下方，缩小单个FET的尺寸，然后再配对将FET做成对称式链接，共享源极，从而进一步缩小记忆芯片的尺寸，达到布线最大6F2的密度。这样以来，既解决了存储器尺寸受限于栅极的尺寸，又可以进一步缩短沟道(p型)的尺寸，进而增加FET的输出电流，为记忆单元特别是对MRAM提供足够的写电流，因为FET中流经漏源的电流与栅极下方沟道的尺寸成反比的关系。由于栅极位置的变化，除了上述小尺寸、大电流输出的优点，本发明的对称式FET链接还为随机存储器芯片的生产简化了工艺难度，增加了漏源和栅极工艺灵活性和独立性。
综上所述，本发明提供了一种通用随机存储器(RAM)的CMOS场效应三极管(FET)的小型化新型架构，具体方法是将门栅极从与漏源并排的方式移到n+/p/n+极的另一侧，然后通过将相邻记忆器配对共享一路源极来缩小FET对的尺寸，通过使用磁性隧道结(MTJ)替代DRAM中的记忆电容，制作一种高速度、大容量、非忆失型的新型磁性随机存储器MRAM。
上述说明示出并描述了本发明的优选实施例，如前所述，应当理解本发明并非局限于本文所披露的形式，不应看作是对其他实施例的排除，而可用于各种其他组合、修改和环境，并能够在本文所述发明构想范围内，通过上述教导或相关领域的技术或知识进行改动。而本领域人员所进行的改动和变化不脱离本发明的精神和范围，则都应在本发明所附权利要求的保护范围内。

Claims (9)

1.一种高密度随机存储器制造方法，其特征在于包括：
第一步骤：在衬底上通过光刻及刻蚀形成第一栅极沟槽和第二栅极沟槽；
第二步骤：在衬底表面、第一栅极沟槽表面和第二栅极沟槽表面形成一层二氧化硅绝缘层；
第三步骤：在第一栅极沟槽和第二栅极沟槽内分别填充导电物，以形成第一栅极和第二栅极；
第四步骤：在衬底、第一栅极和第二栅极上生长一层绝缘层，由此形成氧化物绝缘层；
第五步骤：在绝缘层上生长一层第一掺杂类型的半导体薄膜；
第六步骤：在第一掺杂类型的半导体薄膜上生长一层金属导电膜；
第七步骤：对金属导电膜通过光刻及刻蚀形成依次排列并相互隔开的第一漏极、源极和第二漏极；
第八步骤：通过离子注入对未被第一漏极、源极和第二漏极覆盖的半导体薄膜进行第二掺杂类型的重掺杂以改变半导体导电类型，形成第二区域和第四区域；
第九步骤：生长氧化绝缘层并且对氧化绝缘层进行平坦化处理，以便在第一漏极和源极之间形成第一氧化物隔离区域，并且在源极和第二漏极之间形成第二氧化物隔离区域。
2.一种高密度随机存储器制造方法，其特征在于包括：
第一步骤：在衬底上通过光刻及刻蚀形成第一栅极沟槽和第二栅极沟槽；
第二步骤：在衬底表面、第一栅极沟槽表面和第二栅极沟槽表面形成一层二氧化硅绝缘层；
第三步骤：在第一栅极沟槽和第二栅极沟槽内分别填充导电物，以形成第一栅极和第二栅极；
第四步骤：在衬底、第一栅极和第二栅极上生长一层绝缘层，由此形成氧化物绝缘层；
第五步骤：在绝缘层上生长一层第二掺杂类型的半导体薄膜；
第六步骤：在第二掺杂类型的半导体上生长另一层氧化物绝缘层；
第七步骤：对另一层氧化物绝缘层通过光刻及刻蚀形成第一漏极孔、源极和第二漏极孔；
第八步骤：通过离子注入在第一漏极孔、源极孔和第二漏极孔处对第二掺杂类型的半导体薄膜重掺杂以改变第一漏极孔、源极孔和第二漏极孔下方的第二掺杂类型的半导体薄膜的半导体导电类型，形成第一掺杂半导体类型区域；
第九步骤：在第一漏极、源极和第二漏极开孔处填充金属导电膜，并将金属导电膜表面平整化。
3.如权利要求1所述的高密度随机存储器制造方法，其特征在于，第一掺杂类型为n+型掺杂类型，第二掺杂类型为p型掺杂类型。
4.如权利要求1所述的高密度随机存储器制造方法，其特征在于，第一掺杂类型为p+型掺杂类型，第二掺杂类型为n型掺杂类型。
5.如权利要求1至3之一所述的高密度随机存储器制造方法，其特征在于，在第二步骤通过氧化在衬底表面、第一栅极沟槽表面和第二栅极沟槽表面形成一层二氧化硅绝缘层。
6.如权利要求1至3之一所述的高密度随机存储器制造方法，其特征在于，所述导电物是钨或铜。
7.如权利要求1至3之一所述的高密度随机存储器制造方法，其特征在于，半导体薄膜是由IV价半导体掺以V价元素得到n+型的半导体薄膜，或者是由III-V价半导体掺以VI价元素得到n+型的半导体薄膜。
8.如权利要求1至3之一所述的高密度随机存储器制造方法，其特征在于，第二掺杂类型的重掺杂是在半导体薄膜的基础上进行重掺III价元素得到p型的半导体薄膜。
9.如权利要求1或2所述的高密度随机存储器制造方法，其特征在于，所述高密度随机存储器制造方法用于制造DRAM、RRAM、PRAM、FRAM、MRAM、pSTT-MRAM中的任意一种。
CN201710245064.1A 2017-04-14 2017-04-14 一种高密度随机存储器制造方法 Active CN108735742B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710245064.1A CN108735742B (zh) 2017-04-14 2017-04-14 一种高密度随机存储器制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710245064.1A CN108735742B (zh) 2017-04-14 2017-04-14 一种高密度随机存储器制造方法

Publications (2)

Publication Number Publication Date
CN108735742A true CN108735742A (zh) 2018-11-02
CN108735742B CN108735742B (zh) 2020-07-07

Family

ID=63924125

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710245064.1A Active CN108735742B (zh) 2017-04-14 2017-04-14 一种高密度随机存储器制造方法

Country Status (1)

Country Link
CN (1) CN108735742B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101090117A (zh) * 2006-06-12 2007-12-19 中芯国际集成电路制造(上海)有限公司 半导体存储器件及其制造方法
CN101506966A (zh) * 2006-08-21 2009-08-12 美光科技公司 具有凹陷式栅极的动态随机存取存储器晶体管及其制作方法
US20140001525A1 (en) * 2012-06-28 2014-01-02 Kabushiki Kaisha Toshiba Semiconductor memory device and method of manufacturing the same
CN105826318A (zh) * 2014-10-02 2016-08-03 华亚科技股份有限公司 半导体结构
CN105870022A (zh) * 2016-05-31 2016-08-17 上海华虹宏力半导体制造有限公司 屏蔽栅沟槽mosfet的制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101090117A (zh) * 2006-06-12 2007-12-19 中芯国际集成电路制造(上海)有限公司 半导体存储器件及其制造方法
CN101506966A (zh) * 2006-08-21 2009-08-12 美光科技公司 具有凹陷式栅极的动态随机存取存储器晶体管及其制作方法
US20140001525A1 (en) * 2012-06-28 2014-01-02 Kabushiki Kaisha Toshiba Semiconductor memory device and method of manufacturing the same
CN105826318A (zh) * 2014-10-02 2016-08-03 华亚科技股份有限公司 半导体结构
CN105870022A (zh) * 2016-05-31 2016-08-17 上海华虹宏力半导体制造有限公司 屏蔽栅沟槽mosfet的制造方法

Also Published As

Publication number Publication date
CN108735742B (zh) 2020-07-07

Similar Documents

Publication Publication Date Title
US11101318B2 (en) Back-side memory element with local memory select transistor
US10998339B2 (en) One transistor and ferroelectric FET based memory cell
US7195929B2 (en) MRAM including unit cell formed of one transistor and two magnetic tunnel junctions (MTJs) and method for fabricating the same
US11387254B2 (en) Memory cell and methods thereof
CN103633108A (zh) 三维层叠存储器件
US6815783B2 (en) Single transistor type magnetic random access memory device and method of operating and manufacturing the same
EP4270396A2 (en) Memory cell with a ferroelectric capacitor integrated with a transistor gate
CN108735743A (zh) 一种超高密度随机存储器制造方法
CN108807413B (zh) 使用垂直型鳍式场效晶体管的超高密度随机存储器架构
TWI812528B (zh) 包含初級和二級電晶體之儲存單元及其操作方法
CN108807660A (zh) 使用垂直型环绕式场效晶体管的超高密度随机存储器架构
JPH11345485A (ja) 磁気記憶装置
CN108735742A (zh) 一种高密度随机存储器制造方法
CN108735773A (zh) 一种超高密度随机存储器架构
CN108735772A (zh) 一种共享型的高密度随机存储器架构
CN108735894A (zh) 一种高密度随机存储器架构
JP2004297072A (ja) スピントランジスタ磁性ランダムアクセスメモリデバイス
CN108735738A (zh) 一种特殊栅极的随机存储器架构
CN108807452A (zh) 一种超高密度随机存储器架构
CN100364097C (zh) 存储单元、使用该存储单元的存储器、存储单元制造方法和存储器记录/读取方法
US20240147688A1 (en) 3d cells and array structures
US20230065769A1 (en) Memory device, semiconductor die, and method of fabricating the same
CN107845398A (zh) 一种使用杂交mos管的mram芯片
US6849466B2 (en) Method for manufacturing MTJ cell of magnetic random access memory
CN117352031A (zh) 随机存取存储器电路、存储器、存储阵列及数据操作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant