CN108649142A - 一种掩膜版及其制造方法 - Google Patents
一种掩膜版及其制造方法 Download PDFInfo
- Publication number
- CN108649142A CN108649142A CN201810355950.4A CN201810355950A CN108649142A CN 108649142 A CN108649142 A CN 108649142A CN 201810355950 A CN201810355950 A CN 201810355950A CN 108649142 A CN108649142 A CN 108649142A
- Authority
- CN
- China
- Prior art keywords
- layer
- mask
- substrate
- hole
- mask plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/10—Deposition of organic active material
- H10K71/16—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
- H10K71/166—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using selective deposition, e.g. using a mask
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/04—Coating on selected surface areas, e.g. using masks
- C23C14/042—Coating on selected surface areas, e.g. using masks using masks
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
本发明提供一种掩膜版及其制造方法,包括:衬底,具有相背的第一表面和第二表面,所述衬底内具有贯穿所述衬底的多个开口,所述衬底的材料为能够进行半导体刻蚀工艺的材料;位于所述第一表面的掩膜图形层,所述掩膜图形层的材料为能够进行半导体刻蚀工艺的材料;所述掩膜图形层具有图形区和遮挡区,所述图形区具有至少一个通孔,所述开口暴露出所述图形区,每一所述开口与一所述图形区相对且暴露出图形区中的所有通孔,所述遮挡区位于所述图形区的外侧、与所述衬底相对。该掩膜版的质量高,并且精准度更高,在将所述掩膜版用于有机层的蒸镀工艺时,可以提高有机层的沉积质量,提高后期产品的质量。
Description
技术领域
本发明涉及半导体技术领域,具体而言涉及一种掩膜版及其制造方法。
背景技术
有机发光显示器(Organic Light-Emitting Dide,简称OLED)与目前的液晶显示器显示技术相比,具有可视角大,色彩艳丽,功耗低等优点,近几年产业化速度突飞猛进。
当前OLED显示器面板的制作过程中通常采用蒸镀法形成有机发光层,而有机发光层的蒸镀一般会使用到金属掩模板。金属掩模板的开口质量、开口位置精度直接影响有机发光层的沉积质量,进而影响后期产品质量。目前OLED的金属掩膜版加工工艺通常使用因瓦合金(INVAR,又称殷钢)通过化学刻蚀的方法来制备,首先在因瓦合金表面涂覆光刻胶或感光干膜,通过曝光的方式将掩膜版的精细图案转移在感光膜上,再通过显影和化学刻蚀的方式最后制成精细金属掩膜版,通过该方法其精度通常在微米级,因此做出的金属掩模板的质量和精准度不能很好的满足要求。
因此,有必要提出一种新的掩膜版及其制造方法,以解决上述问题。
发明内容
在发明内容部分中引入了一系列简化形式的概念,这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征,更不意味着试图确定所要求保护的技术方案的保护范围。
针对目前存在的问题,本发明一方面提供一种掩膜版,包括:
衬底,具有相背的第一表面和第二表面,所述衬底内具有贯穿所述衬底的多个开口,所述衬底的材料为能够进行半导体刻蚀工艺的材料;
位于所述第一表面的掩膜图形层,所述掩膜图形层的材料为能够进行半导体刻蚀工艺的材料;
所述掩膜图形层具有图形区和遮挡区,每一所述图形区具有至少一个通孔,所述开口暴露出所述图形区,每一所述开口与一所述图形区相对且暴露出图形区中的所有通孔,所述遮挡区位于所述图形区的外侧、与所述衬底相对。
示例性地,还包括:第一支撑层,第一支撑层至少覆盖所述掩膜图形层与所述第一表面相背的表面以及所述通孔的表面,和/或,还包括第二支撑层,所述第二支撑层至少覆盖所述掩膜图形层与所述第一表面相邻的表面。
示例性地,还包括:保护层,其位于所述掩膜版的最顶层,其中,所述保护层内具有贯穿所述保护层的多个凹槽,每一所述凹槽与一所述图形区相对且暴露出图形区中的所有通孔。
示例性地,还包括:第三支撑层,覆盖所述衬底的第二表面、所述开口的表面以及所述通孔的表面。
示例性地,所述衬底的材料包括Si、Ge、SiGe、SiC、SiGeC、InAs、GaAs、InP和InGaAs中的至少一种。
示例性地,支撑层的材料包括金属材料或者绝缘材料,其中,所述金属材料包括Ni、Ag、Au、Cu、Pt、Cr、Mo、Ti、Ta、Sn、W和Al中的至少一种金属;所述绝缘材料包括氮化硅。
示例性地,所述掩膜版用于OLED器件中有机发光层的蒸镀工艺。
示例性地,位于所述通孔侧壁上的支撑层的厚度小于所述通孔的半径。
本发明再一方面提供一种掩膜版的制造方法,包括:
提供衬底,具有相背的第一表面和第二表面,在所述衬底的所述第一表面上形成有掩膜层;
根据预定的图形,利用半导体刻蚀工艺刻蚀所述掩膜层,形成掩膜图形层,所述掩膜图形层具有图形区和遮挡区,每一所述图形区具有至少一个通孔,所述遮挡区位于所述图形区的外侧;
利用半导体刻蚀工艺从所述第二表面刻蚀所述衬底,以形成贯穿所述衬底的多个开口,其中,所述开口暴露出所述图形区。
示例性地,还包括在至少以下其中位置之一形成支撑层:
在所述掩膜图形层的顶面形成支撑层,其中,在形成所述通孔之后,形成支撑层,该支撑层覆盖所述掩膜图形层的顶面以及所述通孔的表面;
在所述衬底的第二表面形成支撑层,其中,在形成所述开口和所述通孔之后,形成支撑层,该支撑层覆盖所述第二表面、所述开口的表面、所述通孔的侧壁;
在所述衬底和所述掩膜图形层之间形成支撑层,其中,在形成所述通孔之后、开口之前刻蚀所述支撑层。
示例性地,在形成所述掩膜层之后形成所述掩膜图形层之前或者之后,还包括:
在所述掩膜层上方形成保护层;
在所述保护层内形成贯穿所述保护层的凹槽,以露出所述掩膜层定义为图形区的区域。
示例性地,形成所述开口的方法包括:
形成牺牲层,以填充所述通孔;
提供支撑衬底,将所述支撑衬底与形成有所述牺牲层的面相接合;
自所述第二表面刻蚀所述衬底,以形成所述开口。
示例性地,位于所述通孔侧壁上的支撑层的厚度小于所述通孔的半径。
示例性地,先形成所述开口,再形成所述通孔;或者,先形成所述通孔,再形成所述开口。
示例性地,支撑层的材料包括金属材料或者绝缘材料,其中,所述金属材料包括Ni、Ag、Au、Cu、Pt、Cr、Mo、Ti、Ta、Sn、W和Al中的至少一种金属;所述绝缘材料包括氮化硅。
本发明所述掩膜版采用沉积、光刻、刻蚀等半导体工艺所制成,与采用金属精细加工所制成的掩膜版相比,半导体工艺的精度可以达到纳米级,而金属掩膜版的精细加工的精度仅在微米级,因此半导体工艺能够提高所述掩膜版图形区开口以及通孔的质量和位置精度,且还有利于减小所述掩膜开口以及通孔的尺寸以及所述掩膜结构的厚度,以满足半导体结构特征尺寸的不断减小,改善所述掩膜开口以及通孔的尺寸和所述掩膜结构厚度对蒸镀工艺的限制;此外,衬底能够作为所述掩膜版的框架(Mask Frame),对所述掩膜结构起到支撑和固定作用,而由于所述掩膜结构通过半导体工艺形成于所述衬底上,与采用金属精细加工所制成的掩膜版相比,能够降低所述掩膜结构和衬底产生位移的问题;所以,本发明所述掩膜版的质量和精度更高,从而有利于提高蒸镀工艺的精度,在将所述掩膜版用于蒸镀工艺时,可以提高蒸镀材料的沉积质量,提高后期产品的质量。
另外,本发明的掩膜版在掩膜图形层上还设置有保护层,该保护层位于掩膜版的顶层,对其下方的膜层起到保护作用,从而增加掩膜版的稳健性,保证掩膜版在使用后进行清洗时的抗腐蚀性,有利于延长掩膜版的使用寿命。
另外,本发明的掩膜版还包括支撑层,该支撑层可以对掩膜版的掩膜图形层起到支撑作用,防止掩膜图形层发生弯曲变形以及断裂等问题,同时还对掩膜版具有保护作用,在蒸镀工艺完成之后通常需要对掩膜版进行清洗,支撑层则能够在清洗过程中对掩膜版起到保护作用,防止其被清洗液腐蚀。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述,用来解释本发明的原理。
附图中:
图1A至图1J示出了本发明一个具体实施方式的方法依次实施所获得掩膜版结构的剖面示意图;
图2示出了本发明另一个具体实施方式的掩膜版结构的剖面示意图;
图3示出了本发明再一个具体实施方式的掩膜版结构的剖面示意图;
图4示出了本发明另一个具体实施方式的掩膜版结构的剖面示意图;
图5示出了本发明再一个具体实施方式的掩膜版结构的剖面示意图;
图6示出了本发明再一个具体实施方式的掩膜版结构的剖面示意图;
图7示出了本发明一个具体实施方式的掩膜版的制造方法的流程图。
具体实施方式
在下文的描述中,给出了大量具体的细节以便提供对本发明更为彻底的理解。然而,对于本领域技术人员而言显而易见的是,本发明可以无需一个或多个这些细节而得以实施。在其他的例子中,为了避免与本发明发生混淆,对于本领域公知的一些技术特征未进行描述。
应当理解的是,本发明能够以不同形式实施,而不应当解释为局限于这里提出的实施例。相反地,提供这些实施例将使公开彻底和完全,并且将本发明的范围完全地传递给本领域技术人员。在附图中,为了清楚,层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白,当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时,其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层,或者可以存在居间的元件或层。相反,当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时,则不存在居间的元件或层。应当明白,尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分,这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此,在不脱离本发明教导之下,下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等,在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白,除了图中所示的取向以外,空间关系术语意图还包括使用和操作中的器件的不同取向。例如,如果附图中的器件翻转,然后,描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此,示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时,单数形式的“一”、“一个”和“所述/该”也意图包括复数形式,除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”,当在该说明书中使用时,确定所述特征、整数、步骤、操作、元件和/或部件的存在,但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时,术语“和/或”包括相关所列项目的任何及所有组合。
为了彻底理解本发明,将在下列的描述中提出详细步骤和结构,以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下,然而除了这些详细描述外,本发明还可以具有其他实施方式。
实施例一
鉴于前述技术问题的存在,本发明提出一种掩膜版,其主要包括:
衬底,具有相背的第一表面和第二表面,所述衬底内具有贯穿所述衬底的多个开口,所述衬底的材料为能够进行半导体刻蚀工艺的材料;
位于所述第一表面的掩膜图形层,所述掩膜图形层的材料为能够进行半导体刻蚀工艺的材料;
所述掩膜图形层具有图形区和遮挡区,每一所述图形区具有至少一个通孔,所述开口暴露出所述图形区,每一所述开口与一所述图形区相对且暴露出图形区中的所有通孔,所述遮挡区位于所述图形区的外侧、与所述衬底相对。
本发明所述掩膜版采用沉积、光刻、刻蚀等半导体工艺所制成,与采用金属精细加工所制成的掩膜版相比,半导体工艺的精度可以达到纳米级,而金属掩膜版的精细加工的精度仅在微米级,因此半导体工艺能够提高所述掩膜版图形区开口以及通孔的质量和位置精度,且还有利于减小所述掩膜开口以及通孔的尺寸以及所述掩膜结构的厚度,以满足半导体结构特征尺寸的不断减小,改善所述掩膜开口以及通孔的尺寸和所述掩膜结构厚度对蒸镀工艺的限制;此外,衬底能够作为所述掩膜版的框架(Mask Frame),对所述掩膜结构起到支撑和固定作用,而由于所述掩膜结构通过半导体工艺形成于所述衬底上,与采用金属精细加工所制成的掩膜版相比,能够降低所述掩膜结构和衬底产生位移的问题;所以,本发明所述掩膜版的质量和精度更高,从而有利于提高蒸镀工艺的精度,在将所述掩膜版用于蒸镀工艺时,可以提高蒸镀材料的沉积质量,提高后期产品的质量。
下面,参考图1J、图2、图3、图4、图5以及图6对本发明的掩膜版做详细描述。
作为示例,如图1J本发明的掩膜版包括衬底101,具有相背的第一表面和第二表面,所述衬底101内具有贯穿所述衬底101的多个开口108(为了便于说明,本发明的附图中仅以具有一个开口的情况作为示例进行解释和说明),所述衬底101的材料为能够进行半导体刻蚀工艺的材料。
示例性地,所述掩膜板还包括位于所述第一表面的掩膜图形层102,所述掩膜图形层102的材料为能够进行半导体刻蚀工艺的材料。
其中,所述掩膜图形层102具有图形区和遮挡区,每一所述图形区具有至少一个通孔103,所述108暴露出所述图形区,每一所述开口108与一所述图形区相对且暴露出图形区中的所有通孔103,所述遮挡区位于所述图形区的外侧、与所述衬底101相对。
示例性地,所述衬底101的材料可以为任意适合的材料,其中,所述衬底101较佳地均包括半导体材料,可以是以下所提到的半导体材料中的至少一种:Si、Ge、SiGe、SiC、SiGeC、InAs、GaAs、InP、InGaAs或者其它III/V化合物半导体,还包括这些半导体构成的多层结构等。但不限于半导体材料,比如可以是氧化硅材料的衬底。示例性地,所述掩膜图形层102的材料可以包括任意适合的绝缘材料,例如氧化物,特别是氧化硅,或者其他的氮化物(例如氮化硅)、碳化物(例如碳化硅)、氮氧化物(例如氮氧化硅)等。
示例性,所述衬底中的开口108的尺寸可以根据实际掩膜版尺寸的需要进行合理设定,在此不做具体限定。
所述开口108的形状可以为矩形、圆形、椭圆形或者其他任意适合的形状。
在一个示例中,所述掩膜版还包括第一支撑层104,如图4所示,第一支撑层104至少覆盖所述掩膜图形层102与所述第一表面相背的表面,其中,所述第一表面是指所述衬底101被所述掩膜图形层覆盖的表面。
在另一个示例中,如图1J所示,所述第一支撑层104至少覆盖所述掩膜图形层102与所述第一表面相背的表面以及所述通孔103的表面。
在一个示例中,所述掩膜版还包括第二支撑层110,如图5所示,第二支撑层110至少覆盖所述掩膜图形层102与所述第一表面相邻的表面,也即所述第二支撑层110设置在所述衬底101和所述掩膜图形层102之间,或者,进一步地,第二支撑层还可以至少覆盖所述掩膜图形层与所述第一表面相邻的表面以及所述通孔的表面。
在一个示例中,如图2所示,所述掩膜版还可以既包括第一支撑层104又包括第二支撑层110,例如,第一支撑层104覆盖所述掩膜图形层102与所述第一表面相背的表面以及所述通孔103的表面,而第二支撑层110覆盖所述掩膜图形层102与所述第一表面相邻的表面。
在一个示例中,如图1J所示,所述掩膜版还包括保护层105,位于所述掩膜版的最顶层,例如,保护层105设置在第一支撑层104的表面上,其中,所述保护层105内具有贯穿所述保护层的多个凹槽106(在此仅以一个凹槽的情况作为示例),每一所述凹槽106与一所述图形区相对且暴露出图形区中的所有通孔103。该保护层位于掩膜版的顶层,对其下方的膜层起到保护作用,从而增加掩膜版的稳健性,保证掩膜版在使用后进行清洗时的抗腐蚀性,有利于延长掩膜版的使用寿命。凹槽的设置避免将掩膜图形层直接贴附在预定形成蒸镀图形的基板上时,蒸镀到基板上的材料不能正常生长的问题,而凹槽的设置能够使基板和掩膜版之间具有距离,便于蒸镀工艺的顺利进行。
可选地,所述保护层105的材料可以是任意适合的材料,包括但不限于绝缘材料,可通过使用诸如氧化硅层、氮化硅层、或氮氧化硅层的无机绝缘层,诸如包含聚乙烯苯酚、聚酰亚胺、或硅氧烷等的层的绝缘层等来形成。
在一个示例中,如图1J、图2和图6所示,所述掩膜版还包括第三支撑层109,覆盖所述衬底101的第二表面以及所述开口108的表面。
在再一个示例中,如图3所示,第三支撑层109覆盖所述衬底101的第二表面、所述开口108的表面以及所述通孔103的表面。
在一个示例中,位于所述通孔侧壁上的支撑层(例如,第一支撑层、第二支撑层、第三支撑层)的厚度小于所述通孔的半径,以保证所述通孔的畅通,也即,前述支撑层的厚度小于所述通孔的半径。
值得一提的是,前述的支撑层(例如,第一支撑层、第二支撑层、第三支撑层)的材料可以是任意适合的材料,例如其可以包括金属材料或者绝缘材料,其中,所述金属材料包括Ni、Ag、Au、Cu、Pt、Cr、Mo、Ti、Ta、Sn、W和Al中的至少一种金属,特别是,所述金属材料可以由镍、钼、铬、铂、锡中的两组分或两组分以上的镍铁合金制成。而绝缘材料可通过使用诸如氧化硅层、氮化硅层、或氮氧化硅层的无机绝缘层,诸如包含聚乙烯苯酚、聚酰亚胺、或硅氧烷等的层的绝缘层等来形成,较佳地,所述绝缘材料包括氮化硅。
示例性地,每个支撑层还可以包括单层金属材料或者多层金属材料。
示例性地,前述的第一支撑层104、所述第二支撑层110、第三支撑层109等可以为相同的材料,也可以为不同的材料。
另外,前述支撑层可以对掩膜版的掩膜图形层起到支撑作用,防止掩膜图形层发生弯曲变形以及断裂等问题,同时还对掩膜版具有保护作用,在蒸镀工艺完成之后通常需要对掩膜版进行清洗,支撑层则能够在清洗过程中对掩膜版起到保护作用,防止其被清洗液腐蚀。
示例性地,OLED的制备技术和方法的主流工艺蒸镀工艺,即在真空腔体内加热有机小分子(有机蒸镀材料),使其升华或者熔融气化成材料蒸汽,通过本发明的掩膜版上的孔沉积在基板(例如玻璃基板)上。这些有机小分子的相对分子量接近2000。常见的有机蒸镀材料包括:芳香族化合物,例如苯、8-羟基喹啉铝(AIQ)、1,2,4-三唑衍生物(TAZ)、以及PBD、Beq2、DPVBi等;芳香脂、芳香多胺类、三苯胺衍生物,又例如:N,N-双(3-甲基苯基)-N,N-二苯基-1,1-二苯基-4,4-二胺(简称TPD)、N,N-双(1-奈基)-N,N-二苯基-1,1-二苯基-4,4-二胺(简称NPD)等)。
OLED器件中的有机层通常包括空穴传输层(Hole Transport Layer;HTL)、电子传输层(Electron Transport Layer;ETL)和有机发光材料等等。
至此,完成了对本发明的掩膜版关键结构的描述,对于完整的掩膜版还可能包括其他的构成部分,在此不做一一赘述。
本发明的掩膜版以衬底为原料,特别是以半导体衬底(例如硅晶圆)为原材料,并通过先进的半导体工艺制作而成,在衬底上形成若干通孔,该些通孔用作蒸镀孔,并利用支撑层覆盖掩膜版露出的各个表面包括通孔的表面,使得本发明的掩膜版具有了金属掩膜版的特性,而本发明的掩膜版相比传统的金属掩膜版又具有更高的质量和精准度,有利于提高蒸镀工艺中有机层的沉积质量,特别是OLED显示器面板的制作过程中有机层的蒸镀沉积质量,进而提高了使用该掩膜版制备获得的OLED显示器面板的性能和质量。
实施例二
本发明还提供一种掩膜版的制造方法,如图7所示,其主要包括以下步骤:
步骤S1,提供衬底,具有相背的第一表面和第二表面,在所述衬底的所述第一表面上形成有掩膜层;
步骤S2,根据预定的图形,利用半导体刻蚀工艺刻蚀所述掩膜层,形成掩膜图形层,所述掩膜图形层具有图形区和遮挡区,每一所述图形区具有至少一个通孔,所述遮挡区位于所述图形区的外侧;
步骤S3,利用半导体刻蚀工艺从所述第二表面刻蚀所述衬底,以形成贯穿所述衬底的多个开口,其中,所述开口暴露出所述图形区。
下面,参考图1A至图1J对本发明的掩膜版的制造方法做详细描述,其中,图1A至图1J示出了本发明一个具体实施方式的方法依次实施所获得掩膜版结构的剖面示意图。
首先,执行步骤一,如图1A所示,提供衬底101,具有相背的第一表面和第二表面,在所述衬底101的所述第一表面上形成有掩膜层102a。
所述掩膜层102a的材料可以包括任意适合的绝缘材料,例如氧化物,特别是氧化硅,或者其他的氮化物(例如氮化硅)、碳化物(例如碳化硅)、氮氧化物(例如氮氧化硅)等。
在一个示例中,所述掩膜层102a还可以是通过例如化学气相沉积、物理气相沉积或原子层沉积等方法依次沉积形成在衬底101上。
示例性地,所述掩膜层102a的厚度根据实际的掩膜版需要进行合理的设定,例如,所述掩膜层102a的厚度范围可以为50到大约200埃的厚度,或者也可以是纳米级或者微米级的厚度,例如100nm至5μm的厚度等。
接着,执行步骤二,如图1B所示,根据预定的图形,利用半导体刻蚀工艺刻蚀所述掩膜层,形成掩膜图形层102,所述掩膜图形层102具有图形区和遮挡区,所述图形区具有至少一个通孔103,所述遮挡区位于所述图形区的外侧。
在一个示例中,在形成所述掩膜图形层102之后,首先,如图1B所示,形成第一支撑层104,以覆盖所述掩膜图形层102的顶面以及所述通孔103的表面;之后,如图1C所示,在所述第一支撑层104的表面形成保护层105,利用刻蚀工艺,在所述保护层105内形成贯穿所述保护层105的凹槽106,以露出图形区。
在本实施例中,根据所述第一支撑层所使用的材料选择合适的方法共形沉积形成所述支撑层,例如,可以使用物理气相沉积方法(PVD)、化学气相沉积方法(CVD)、溅射、电解电镀、无电极电镀工艺、或其它合适的金属沉积工艺形成包括金属材料的支撑层。
在另一个示例中,还可以如图4所示,在所述掩膜层上利用沉积工艺依次形成第一支撑层104和保护层105,在形成所述掩膜图形层之前,还包括:在所述保护层105内形成贯穿所述保护层105的凹槽106,以露出所述掩膜层定义为图形区的区域。其中,可以利用本领域技术人员熟知的光刻工艺和刻蚀工艺刻蚀所述保护层,停止于所述第一支撑层104表面,以形成凹槽106。其中,每一所述凹槽106与一所述图形区相对,然后,再依次刻蚀所述第一支撑层104和所述掩膜层,形成通孔103。
在再一个示例中,如图2和图5所示,在所述衬底和所述掩膜图形层之间形成第二支撑层110,例如通过沉积工艺,依次在衬底的第一表面沉积第二支撑层110和掩膜层,在衬底中形成开口之前,在掩膜层中形成通孔之后,还可以继续刻蚀该第二支撑层110,直到通孔103贯穿该第二支撑层110。
可以使用任何适合的方法形成所述保护层105,包括但不限于化学气相沉积、物理气相沉积等方法。所述保护层105的厚度可以是任意适合的厚度,例如厚度在50埃至1000埃。
可选地,可以通过沉积工艺依次沉积形成掩膜层102a、第一支撑层104以及保护层105,具体的根据预定形成的每个膜层的材料选择适合的沉积工艺,在此不做赘述。
其中,所述凹槽106的尺寸可以根据实际掩膜版尺寸的需要进行合理设定,在此不做具体限定。
所述凹槽106的俯视形状可以为矩形、圆形、椭圆形或者其他任意适合的形状。
该保护层对于其下方的掩膜图形层起到保护作用,从而增加掩膜版的稳健性。
可选地,所述通孔103竖直的设置在所述掩膜图形层102中,其中,所述通孔103的俯视形状可以根据实际器件工艺尺寸的需要进行合理设定,例如所述通孔103的俯视形状可以为圆形、矩形、椭圆形、多边形或其他适合的形状。
示例性地,所述通孔103的数目可以根据实际该掩膜版所应用的工艺需要进行合理选择,例如,所述掩膜版用于蒸镀工艺,特别是用于OLED器件中有机层的蒸镀工艺,所述通孔103作为蒸镀孔。
可以使用本领域技术人员熟知的任何方法形成所述通孔103,在一个示例中,形成所述通孔的方法包括:首先,在所述保护层的表面上和露出的所述第一支撑层104的表面上形成图案化的掩膜层,该掩膜层较佳地可以为光刻胶掩膜材料,也可以是其他适合的硬掩膜材料,该图案化的掩膜层定义了预定形成的通孔的关键尺寸、数量以及位置等参数,接着,以所述图案化的掩膜层为掩膜刻蚀所述第一支撑层104以及掩膜层102a,停止于所述衬底101中,以形成所述通孔103,其中,该刻蚀可以使用干法刻蚀或者湿法刻蚀,较佳地使用干法刻蚀工艺。随后,去除所述掩膜层,例如可以使用灰化的方法去除光刻胶掩膜材料。
接着,执行步骤三,如图1F所示,利用半导体刻蚀工艺从所述第二表面刻蚀所述衬底101,以形成贯穿所述衬底101的多个开口108,其中,所述开口108暴露出所述图形区。
其中,所述开口108的尺寸可以根据实际掩膜版尺寸的需要进行合理设定,在此不做具体限定。
所述开口108的俯视形状可以为矩形、圆形、椭圆形或者其他任意适合的形状。
示例性地,所述凹槽106和所述开口108在俯视平面内具有重叠的区域,其中,所述凹槽106和所述开口108还可以在俯视平面内完全重叠,也可以是部分重叠。
在一个示例中,形成所述开口的步骤包括:首先,如图1D所示,形成牺牲层107,以填充所述通孔103,并使所述牺牲层107的顶面和所述保护层的顶面齐平,其中,在形成有保护层105以及所述凹槽106时,该牺牲层还填充所述凹槽106。
在另一个示例中,在掩膜图形层的表面仅形成有支撑层而未设置保护层时,形成牺牲层,填充所述通孔,并使牺牲层的顶面和支撑层的顶面齐平。
所述牺牲层107的材料可以是任意适合的材料,例如,二氧化硅、锗、或者非晶碳等,可以使用化学气相沉积、物理气相沉积或者原子层沉积等方法形成所述牺牲层107,以填充满所述凹槽106和所述通孔103,还可以选择性地执行化学机械研磨工艺,平坦化所述牺牲层的表面,停止于所述保护层105的表面。
接着,如图1E所示,提供支撑衬底100a,将所述支撑衬底100a与形成有牺牲层107的表面相接合,以便于对衬底101进行操作,也即与牺牲层107以及保护层105的表面接合。
所述支撑衬底100a可以是任意可以起到支撑作用的衬底,包括但限于玻璃衬底、陶瓷衬底或者半导体衬底等,本实施例中,所述支撑衬底可以半导体衬底,例如硅晶圆。
所述支撑衬底100a和所述牺牲层107之间可以使用任何适合的接合方式,例如临时键合或者粘接等,例如使用键合胶层将支撑衬底和所述牺牲层107相接合,键合胶层可以是但不限于是有机高分子材料或可紫外变性的有机材料。
值得一提的是,将牺牲层107和所述支撑衬底100a相接合的步骤均可根据实际工艺需要选择性的执行,例如也可以仅形成牺牲层,而不使用支撑衬底100a,或者也可以两者均执行,或者,也可以不形成牺牲层,而仅将所述支撑衬底100a与保护层或露出的支撑层的表面相接合。
在一个示例中,如图1F所示,形成所述开口108的方法还包括:首先,在所述衬底101的第二表面上形成图案化的掩膜层,例如该图案化的掩膜层定义了预定形成的凹槽的关键尺寸和位置等参数,较佳地,掩模层包括光刻胶掩模材料。然后,以该掩膜层为掩膜刻蚀所述衬底101,直到露出所述掩膜图形层102以及部分所述第一支撑层104,该刻蚀可以使用干法刻蚀或者湿法刻蚀,较佳地使用干法刻蚀工艺。随后,去除所述掩膜层,例如可以使用灰化的方法去除光刻胶掩膜材料。
接着,执行步骤四,如图1G所示,形成第三支撑层109,以覆盖所述第二表面、所述开口108的表面。
形成所述第三支撑层109的方法可以参考前述形成其他支撑层的方法,在此不做赘述。
所述第三支撑层109的厚度可以是本领域技术人员熟知的任意适合的厚度,在此不做具体限定。
值得一提的是,所述第三支撑层109可以使用和前述的支撑层相同的金属材料,也可以是不同的金属材料,具体可以根据实际工艺进行合理选择。
随后,在一个示例中,在形成所述第三支撑层109之后,还包括以下步骤:去除封闭所述通孔的开口的部分支撑层,以使所述通孔连通所述凹槽和所述开口。
在一个示例中,去除封闭所述通孔的开口的部分所述第一支撑层和第三支撑层,以使所述通孔连通所述凹槽和所述开口的步骤包括A1至步骤A3:
首先,执行步骤A1,如图1H所示,将所述支撑衬底从所述衬底101上剥离去除。根据所使用的接合方式选择适合的去除方法,例如,高温或者紫外照射的方式,使键合胶层变性失去粘性,从而将支撑衬底剥离。
接着,执行步骤A2,如图1I所示,依次刻蚀部分所述牺牲层107、封闭所述通孔的开口的部分所述第一支撑层104和所述第三支撑层109,并在所述通孔的侧壁上仍然剩余有部分厚度的所述第一支撑层104和所述第三支撑层109。
随后,执行步骤A3,如图1J所示,去除所述牺牲层。可以使用干法刻蚀或者湿法刻蚀的方法去除所述牺牲层,其中,较佳地使用湿法刻蚀,该湿法刻蚀具有对牺牲层高的刻蚀速率,而对所述第一支撑层104和所述第三支撑层109等材料具有低的刻蚀速率,以保证在刻蚀牺牲层时,而不会对露出的支撑层造成刻蚀损伤。
示例性地,在所述牺牲层的材料包括二氧化硅时,湿蚀刻法能够采用氢氟酸溶液,例如缓冲氧化物蚀刻剂(buffer oxide etchant(BOE))或氢氟酸缓冲溶液(buffersolution of hydrofluoric acid(BHF))。
在另一个示例中,去除封闭所述通孔的开口的部分所述第一支撑层104和所述第三支撑层109,以使所述通孔连通所述凹槽和所述开口的步骤包括B1至步骤B3:
首先,执行步骤B1,将所述支撑衬底从所述衬底上剥离去除;
接着,执行步骤B2,去除所述牺牲层,以暴露出凹槽和通孔中的支撑层;
最后,执行步骤B3,依次蚀刻封闭所述通孔的开口的部分所述支撑层,以使所述通孔连通所述凹槽和所述开口。
值得一提的是,具体的步骤B1至步骤B3实施的方法可以参考步骤A1至A3,为了避免重复,在此不做赘述。
在再一个示例中,去除封闭所述通孔的开口的部分支撑层,以使所述通孔连通所述凹槽和所述开口的步骤包括C1至步骤C3:
首先,执行步骤C1,依次蚀刻封闭所述通孔的开口的部分所述支撑层,停止于所述牺牲层中。接着,执行步骤C2,去除所述牺牲层;
最后,执行步骤C3,将所述支撑衬底从所述衬底上剥离去除。
值得一提的是,还可先执行步骤C3,再执行步骤C2,其中,具体的步骤C1至步骤C3实施的方法可以参考步骤A1至A3,为了避免重复,在此不做赘述。
实施例三
值得一提的是,为了获得实施例一中的掩膜版,还可以通过将该实施例中的方法步骤的顺序进行调换,来制备获得相应的掩膜版,例如,为了获得图3中的掩膜版结构,还可以执行以下步骤:
首先,执行步骤S101,提供衬底101,具有相背的第一表面和第二表面,在所述衬底101的所述第一表面上形成有掩膜层。其中,还以选择性地在所述掩膜层的表面上形成第一支撑层104,本步骤的具体实施方法参考前述方法中的步骤一,在此不做重复描述。
接着,执行步骤S102,利用半导体刻蚀工艺刻蚀所述衬底,以形成贯穿所述衬底101的多个开口108,其中,所述开口108暴露出掩膜层预定用于图形区的区域。
接着,执行步骤S103,根据预定的图形,利用半导体刻蚀工艺刻蚀所述掩膜层,形成掩膜图形层,所述掩膜图形层具有图形区和遮挡区,所述图形区具有至少一个通孔,所述遮挡区位于所述图形区的外侧,其中,在形成第一支撑层104时,所述通孔还贯穿所述第一支撑层104。
接着,执行步骤S104,形成第三支撑层109,以覆盖所述开口108的表面、所述衬底101的第二表面以及所述通孔103的表面(也即侧壁)。
值得一提的是,在本发明中,在至少以下其中位置之一形成支撑层:在所述掩膜图形层的顶面;在所述衬底的第二表面;在所述通孔的表面;在所述衬底和所述掩膜图形层之间。可以通过合理的光刻以及刻蚀的方法,在适当的位置形成支撑层,在此不做重复赘述。
该方法中的多个步骤与前述方法的步骤相同,为了避免重复,在此仅对其中的部分步骤进行介绍。其中,实施例二中主要示出了先形成通孔再形成开口的示例,而实施例三中示出的方法则先形成开口再形成通孔。
至此完成了对本发明的掩膜版的制造方法的关键步骤的介绍,对于完整的掩膜版制备还可能包括其他的步骤,在此不做一一赘述。
综上所述,本发明的制造方法采用沉积、光刻、刻蚀等半导体工艺制作所述掩膜版,与采用金属精细加工所制成的掩膜版相比,半导体工艺的精度可以达到纳米级,而金属掩膜版的精细加工的精度仅在微米级,因此半导体工艺能够提高所述掩膜版图形区开口以及通孔的质量和位置精度,且还有利于减小所述掩膜开口以及通孔的尺寸以及所述掩膜结构的厚度,以满足半导体结构特征尺寸的不断减小,改善所述掩膜开口以及通孔的尺寸和所述掩膜结构厚度对蒸镀工艺的限制;此外,所述衬底能够作为所述掩膜版的框架(MaskFrame),对所述掩膜结构起到支撑和固定作用,而由于所述掩膜结构通过半导体工艺形成于所述衬底上,与采用金属精细加工所制成的掩膜版相比,能够降低所述掩膜结构和所述衬底产生位移的问题;所以,本发明所述掩膜版的质量和精度更高,从而有利于提高蒸镀工艺的精度,在将所述掩膜版用于蒸镀工艺时,可以提高蒸镀材料的沉积质量,提高后期产品的质量。
本发明已经通过上述实施例进行了说明,但应当理解的是,上述实施例只是用于举例和说明的目的,而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是,本发明并不局限于上述实施例,根据本发明的教导还可以做出更多种的变型和修改,这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (15)
1.一种掩膜版,其特征在于,包括:
衬底,具有相背的第一表面和第二表面,所述衬底内具有贯穿所述衬底的多个开口,所述衬底的材料为能够进行半导体刻蚀工艺的材料;
位于所述第一表面的掩膜图形层,所述掩膜图形层的材料为能够进行半导体刻蚀工艺的材料;
所述掩膜图形层具有图形区和遮挡区,每一所述图形区具有至少一个通孔,所述开口暴露出所述图形区,每一所述开口与一所述图形区相对且暴露出图形区中的所有通孔,所述遮挡区位于所述图形区的外侧、与所述衬底相对。
2.如权利要求1所述的掩膜版,其特征在于,还包括:第一支撑层,第一支撑层至少覆盖所述掩膜图形层与所述第一表面相背的表面以及所述通孔的表面,和/或,还包括第二支撑层,所述第二支撑层至少覆盖所述掩膜图形层与所述第一表面相邻的表面。
3.如权利要求2所述的掩膜版,其特征在于,还包括:保护层,其位于所述掩膜版的最顶层,其中,所述保护层内具有贯穿所述保护层的多个凹槽,每一所述凹槽与一所述图形区相对且暴露出图形区中的所有通孔。
4.如权利要求1所述的掩膜版,其特征在于,还包括:第三支撑层,覆盖所述衬底的第二表面、所述开口的表面以及所述通孔的表面。
5.如权利要求1所述的掩膜版,其特征在于,所述衬底的材料包括Si、Ge、SiGe、SiC、SiGeC、InAs、GaAs、InP和InGaAs中的至少一种。
6.如权利要求2所述的掩膜版,其特征在于,支撑层的材料包括金属材料或者绝缘材料,其中,所述金属材料包括Ni、Ag、Au、Cu、Pt、Cr、Mo、Ti、Ta、Sn、W和Al中的至少一种金属;所述绝缘材料包括氮化硅。
7.如权利要求1所述的掩膜版,其特征在于,所述掩膜版用于OLED器件中有机发光层的蒸镀工艺。
8.如权利要求2所述的掩膜版,其特征在于,位于所述通孔侧壁上的支撑层的厚度小于所述通孔的半径。
9.一种掩膜版的制造方法,其特征在于,包括:
提供衬底,具有相背的第一表面和第二表面,在所述衬底的所述第一表面上形成有掩膜层;
根据预定的图形,利用半导体刻蚀工艺刻蚀所述掩膜层,形成掩膜图形层,所述掩膜图形层具有图形区和遮挡区,每一所述图形区具有至少一个通孔,所述遮挡区位于所述图形区的外侧;
利用半导体刻蚀工艺从所述第二表面刻蚀所述衬底,以形成贯穿所述衬底的多个开口,其中,所述开口暴露出所述图形区。
10.如权利要求9所述的制造方法,其特征在于,还包括在至少以下其中位置之一形成支撑层:
在所述掩膜图形层的顶面形成支撑层,其中,在形成所述通孔之后,形成支撑层,该支撑层覆盖所述掩膜图形层的顶面以及所述通孔的表面;
在所述衬底的第二表面形成支撑层,其中,在形成所述开口和所述通孔之后,形成支撑层,该支撑层覆盖所述第二表面、所述开口的表面、所述通孔的侧壁;
在所述衬底和所述掩膜图形层之间形成支撑层,其中,在形成所述通孔之后、开口之前刻蚀所述支撑层。
11.如权利要求9所述的制造方法,其特征在于,在形成所述掩膜层之后形成所述掩膜图形层之前或者之后,还包括:
在所述掩膜层上方形成保护层;
在所述保护层内形成贯穿所述保护层的凹槽,以露出所述掩膜层定义为图形区的区域。
12.如权利要求9所述的制造方法,其特征在于,形成所述开口的方法包括:
形成牺牲层,以填充所述通孔;
提供支撑衬底,将所述支撑衬底与形成有所述牺牲层的面相接合;
自所述第二表面刻蚀所述衬底,以形成所述开口。
13.如权利要求10所述的制造方法,其特征在于,位于所述通孔侧壁上的支撑层的厚度小于所述通孔的半径。
14.如权利要求9所述的制造方法,其特征在于,先形成所述开口,再形成所述通孔;或者,先形成所述通孔,再形成所述开口。
15.如权利要求10所述的制造方法,其特征在于,支撑层的材料包括金属材料或者绝缘材料,其中,所述金属材料包括Ni、Ag、Au、Cu、Pt、Cr、Mo、Ti、Ta、Sn、W和Al中的至少一种金属;所述绝缘材料包括氮化硅。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810355950.4A CN108649142B (zh) | 2018-04-19 | 2018-04-19 | 一种掩膜版及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810355950.4A CN108649142B (zh) | 2018-04-19 | 2018-04-19 | 一种掩膜版及其制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN108649142A true CN108649142A (zh) | 2018-10-12 |
CN108649142B CN108649142B (zh) | 2021-04-06 |
Family
ID=63747001
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810355950.4A Active CN108649142B (zh) | 2018-04-19 | 2018-04-19 | 一种掩膜版及其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN108649142B (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109913804A (zh) * | 2019-03-27 | 2019-06-21 | 京东方科技集团股份有限公司 | 掩膜版及其制造方法 |
CN111199951A (zh) * | 2018-11-20 | 2020-05-26 | 中芯集成电路(宁波)有限公司 | 半导体器件及其制作方法、对位标记的制作方法 |
CN112662994A (zh) * | 2020-12-04 | 2021-04-16 | 合肥维信诺科技有限公司 | 掩膜版及其制备方法 |
CN113415783A (zh) * | 2021-06-22 | 2021-09-21 | 浙江森尼克半导体有限公司 | Mens芯片制造方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4448865A (en) * | 1981-10-30 | 1984-05-15 | International Business Machines Corporation | Shadow projection mask for ion implantation and ion beam lithography |
US20030003739A1 (en) * | 2001-06-28 | 2003-01-02 | Jorg Butschke | Method of producing large-area membrane masks by dry etching |
US20030031939A1 (en) * | 2001-08-08 | 2003-02-13 | Jorg Butschke | Large-area membrane mask and method for fabricating the mask |
JP2003100583A (ja) * | 2001-09-20 | 2003-04-04 | Sony Corp | マスクおよびその製造方法と半導体装置の製造方法 |
US20160141498A1 (en) * | 2014-11-17 | 2016-05-19 | Emagin Corporation | High precision, high resolution collimating shadow mask and method for fabricating a micro-display |
-
2018
- 2018-04-19 CN CN201810355950.4A patent/CN108649142B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4448865A (en) * | 1981-10-30 | 1984-05-15 | International Business Machines Corporation | Shadow projection mask for ion implantation and ion beam lithography |
US20030003739A1 (en) * | 2001-06-28 | 2003-01-02 | Jorg Butschke | Method of producing large-area membrane masks by dry etching |
US20030031939A1 (en) * | 2001-08-08 | 2003-02-13 | Jorg Butschke | Large-area membrane mask and method for fabricating the mask |
JP2003100583A (ja) * | 2001-09-20 | 2003-04-04 | Sony Corp | マスクおよびその製造方法と半導体装置の製造方法 |
US20160141498A1 (en) * | 2014-11-17 | 2016-05-19 | Emagin Corporation | High precision, high resolution collimating shadow mask and method for fabricating a micro-display |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111199951A (zh) * | 2018-11-20 | 2020-05-26 | 中芯集成电路(宁波)有限公司 | 半导体器件及其制作方法、对位标记的制作方法 |
CN111199951B (zh) * | 2018-11-20 | 2021-12-03 | 中芯集成电路(宁波)有限公司 | 半导体器件及其制作方法、对位标记的制作方法 |
CN109913804A (zh) * | 2019-03-27 | 2019-06-21 | 京东方科技集团股份有限公司 | 掩膜版及其制造方法 |
CN112662994A (zh) * | 2020-12-04 | 2021-04-16 | 合肥维信诺科技有限公司 | 掩膜版及其制备方法 |
CN112662994B (zh) * | 2020-12-04 | 2023-04-25 | 合肥维信诺科技有限公司 | 掩膜版及其制备方法 |
CN113415783A (zh) * | 2021-06-22 | 2021-09-21 | 浙江森尼克半导体有限公司 | Mens芯片制造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN108649142B (zh) | 2021-04-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108611592A (zh) | 一种掩膜版及其制造方法 | |
CN108649142A (zh) | 一种掩膜版及其制造方法 | |
TW587274B (en) | Semiconductor device and a method for manufacturing thereof | |
TWI466232B (zh) | 半導體結構與基於該半導體結構之裝置的處理方法 | |
TWI311349B (en) | Solder bump and method of fabricating the same | |
WO2019210618A1 (zh) | 掩膜版及其制作方法 | |
TW201329258A (zh) | 沉積遮罩及其製造方法 | |
JP2009509319A5 (zh) | ||
CN108624841B (zh) | 掩膜版及其制作方法 | |
TW200947519A (en) | Method for separating semiconductor and substrate | |
TWI782559B (zh) | 氮化鎵/鑽石晶圓 | |
CN107978553A (zh) | 一种半导体器件及其制造方法 | |
CN107026117A (zh) | 半导体结构的形成方法 | |
US11444244B2 (en) | Mask plate and fabrication method thereof | |
TW201235290A (en) | Method for MEMS device fabrication and device formed | |
JP2023529668A (ja) | 完全自己整合サブトラクティブエッチング | |
TWI817529B (zh) | 具有鑲嵌結構之半導體元件的製備方法 | |
US20190341265A1 (en) | Mask and fabrication method thereof | |
CN107394056B (zh) | 一种硅基发光器件电极结构及其制备工艺 | |
TW202338981A (zh) | 具有鑲嵌結構之半導體元件的製備方法 | |
JP2012048992A (ja) | 有機エレクトロルミネッセンス表示装置用電極基板の製造方法 | |
TWI345811B (en) | A method of fabricating a semiconductor device | |
GB2605325A (en) | Phase-change memory with no drift | |
WO2014206117A1 (zh) | 降低二维晶体材料接触电阻的方法和设置 | |
CN109585363A (zh) | 一种半导体器件的形成方法及半导体器件 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |