CN109585363A - 一种半导体器件的形成方法及半导体器件 - Google Patents

一种半导体器件的形成方法及半导体器件 Download PDF

Info

Publication number
CN109585363A
CN109585363A CN201811348415.2A CN201811348415A CN109585363A CN 109585363 A CN109585363 A CN 109585363A CN 201811348415 A CN201811348415 A CN 201811348415A CN 109585363 A CN109585363 A CN 109585363A
Authority
CN
China
Prior art keywords
dielectric layer
layer
metal wire
etching stop
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811348415.2A
Other languages
English (en)
Inventor
袁璐月
刘峻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN201811348415.2A priority Critical patent/CN109585363A/zh
Publication of CN109585363A publication Critical patent/CN109585363A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明实施例公开了一种半导体器件的形成方法及半导体器件，其中，所述方法包括：在基底上沉积第一介电层，在所述第一介电层上沉积刻蚀停止层；在所述刻蚀停止层之上沉积第二介电层；刻蚀所述第二介电层、所述刻蚀停止层和所述第一介电层，形成具有倾斜侧壁的至少两个孔隙；在每一所述孔隙内沉积金属材料，形成第一金属线；刻蚀相邻两条第一金属线之间的第二介电层；在所述刻蚀停止层之上沉积第三介电层，以形成位于相邻两条第一金属线之间的空气隙。

Description

一种半导体器件的形成方法及半导体器件
技术领域
本发明实施例涉及半导体技术领域，涉及但不限于一种半导体器件的形成方法及半导体器件。
背景技术
随着计算机闪存设备(NAND)的进一步发展，目前对NAND闪存存储器的性能要求越来越高，例如，电阻-电容(Resistance-Capacitance，RC)延迟。
现有技术中，通常采用具有低介电常数(low-k)的低k氧化物作为线路后端(BackEnd of Line，BEOL)金属互连中的介电层，以减少RC延迟；或者，采用干法刻蚀去除介电层氧化物形成空气隙，由于空气的k值比氧化物的k值低得多(空气k值约为1，氧化物的k值约为3.9)，因此，可以改善金属线的RC延迟。
但是，采用低k氧化物作为介电层，更有可能导致可靠性风险，如经时击穿(TimeDependent Dielectric Breakdown，TDDB)、漏电流、应力迁移(Stress Migration，SM)，且不会提供如空气隙所能带来的那么多的电容降低。而采用干法刻蚀去除介电层氧化物形成空气隙的方案，由于空气隙通常具有垂直侧壁，因此空气隙难以在顶部夹断而形成有效的空气隙。
发明内容
有鉴于此，本申请实施例提供一种半导体器件的形成方法及半导体器件，通过形成具有倾斜侧壁的第一金属线，能够有利于空气隙在顶部夹断而形成有效的空气隙，进而改善半导体器件的RC延迟。
本申请实施例的技术方案是这样实现的：
第一方面，本申请实施例提供一种半导体器件的形成方法，所述方法包括：
在基底上沉积第一介电层，在所述第一介电层上沉积刻蚀停止层；
在所述刻蚀停止层之上沉积第二介电层；
刻蚀所述第二介电层、所述刻蚀停止层和所述第一介电层，形成具有倾斜侧壁的至少两个孔隙；
在每一所述孔隙内沉积金属材料，形成第一金属线；
刻蚀相邻两条第一金属线之间的第二介电层；
在所述刻蚀停止层之上沉积第三介电层，以形成位于相邻两条第一金属线之间的空气隙。
在其他实施例中，每一所述孔隙位于所述第二介电层的孔隙面积大于对应孔隙位于所述刻蚀停止层的孔隙面积；
对应地，所述在每一所述孔隙内沉积金属材料，形成第一金属线，包括：在每一所述孔隙内沉积金属材料，形成预设长度的具有倾斜侧壁的所述第一金属线；
其中，每一所述第一金属线位于所述第二介电层的横截面面积大于对应第一金属线位于所述刻蚀停止层的横截面面积；所述预设长度的数值大于所述第二介电层的厚度值，且所述预设长度的数值等于或大于所述第二介电层的厚度值与所述刻蚀停止层的厚度值之和。
在其他实施例中，所述刻蚀所述第二介电层、所述刻蚀停止层和所述第一介电层，形成具有倾斜侧壁的至少两个孔隙，包括：
沿垂直所述刻蚀停止层的方向，依次刻蚀所述第二介电层、所述刻蚀停止层和预设厚度的所述第一介电层，形成具有倾斜侧壁的至少两个孔隙。
在其他实施例中，所述第一介电层中包括至少两条第二金属线；其中，每条所述第二金属线的延伸方向垂直所述第一介电层；
对应地，所述沿垂直所述刻蚀停止层的方向，依次刻蚀所述第二介电层、所述刻蚀停止层和预设厚度的所述第一介电层，形成具有倾斜侧壁的至少两个孔隙，包括：
根据每条所述第二金属线的位置，沿垂直所述刻蚀停止层的方向，依次刻蚀所述第二介电层、所述刻蚀停止层和预设厚度的第一介电层，形成具有倾斜侧壁的至少两个孔隙，其中，所述预设厚度的数值，等于所述第二金属线远离所述基底的一端与所述第一介电层靠近所述刻蚀停止层的端面之间的距离值。
在其他实施例中，所述在所述刻蚀停止层之上沉积第三介电层，以形成位于相邻两条第一金属线之间的空气隙，包括：
采用化学气相沉积工艺，在所述刻蚀停止层之上沉积具有预设台阶覆盖率的第三介电层，以形成位于相邻两条第一金属线之间的空气隙。
在其他实施例中，所述刻蚀相邻两条第一金属线之间的第二介电层，包括：
采用湿法刻蚀工艺，刻蚀相邻两条第一金属线之间的所述第二介电层。
第二方面，本申请实施例提供一种半导体器件，所述半导体器件包括：
基底；
位于所述基底之上的第一介电层；
位于所述第一介电层之上的刻蚀停止层；
具有倾斜侧壁的至少两个孔隙；
位于每一所述孔隙之内的第一金属线；
沉积于所述刻蚀停止层之上的第三介电层；
位于相邻两条第一金属线之间的空气隙。
在其他实施例中，所述第一金属线具有预设长度，且所述第一金属线具有倾斜侧壁。
在其他实施例中，所述第一介电层中包括至少两条第二金属线；其中，每条所述第二金属线的延伸方向垂直所述第一介电层；
所述第二金属线远离所述基底的一端与所述第一金属线靠近所述第一介电层的一端连接。
在其他实施例中，所述第三介电层具有预设台阶覆盖率。
本申请实施例提供一种半导体器件的形成方法及半导体器件，其中，所述方法包括：在基底上沉积第一介电层，在所述第一介电层上沉积刻蚀停止层；在所述刻蚀停止层之上沉积第二介电层；刻蚀所述第二介电层、所述刻蚀停止层和所述第一介电层，形成具有倾斜侧壁的至少两个孔隙；在每一所述孔隙内沉积金属材料，形成第一金属线；刻蚀相邻两条第一金属线之间的第二介电层；在所述刻蚀停止层之上沉积第三介电层，以形成位于相邻两条第一金属线之间的空气隙。这样，由于刻蚀所形成的孔隙具有倾斜侧壁，那么在孔隙中沉积金属材料所形成的第一金属线也具有倾斜侧壁，因此，具有第一金属线的倾斜侧壁能够利于第三介电层在两相邻第一金属线的顶部位置封口，进而形成空气隙，以改善半导体器件的RC延迟。
附图说明
在附图(其不一定是按比例绘制的)中，相似的附图标记可在不同的视图中描述相似的部件。具有不同字母后缀的相似附图标记可表示相似部件的不同示例。附图以示例而非限制的方式大体示出了本文中所讨论的各个实施例。
图1A为现有技术所形成的空气隙的TEM图像；
图1B为现有技术所形成的空气隙的结构示意图；
图2为本申请实施例所提供的半导体器件的形成方法的实现流程示意图；
图3A为本申请实施例在基底上沉积第一介电层、刻蚀停止层和第二介电层的过程示意图；
图3B为本申请实施例半导体器件形成孔隙的过程示意图；
图3C为本申请实施例半导体器件形成第一金属线的过程示意图；
图3D为本申请实施例半导体器件刻蚀剩余第一介电层的过程示意图；
图3E为本申请实施例半导体器件形成空气隙的过程示意图；
图4为本申请实施例所提供的半导体器件的形成方法的实现流程示意图；
图5A为本申请实施例半导体器件在基底上沉积第一介电层的过程示意图；
图5B为本申请实施例半导体器件沉积刻蚀停止层和第二介电层的过程示意图；
图5C为本申请实施例半导体器件形成硬掩膜层、芯轴薄膜和光刻胶层的过程示意图；
图5D为本申请实施例半导体器件形成芯轴孔的过程示意图；
图5E为本申请实施例半导体器件形成间隔壁的过程示意图；
图5F为本申请实施例半导体器件形成孔隙的过程示意图；
图5G为本申请实施例半导体器件形成第一金属线的过程示意图；
图5H为本申请实施例半导体器件刻蚀剩余第二介电层的过程示意图；
图5I为本申请实施例半导体器件形成空气隙的过程示意图；
图6为本申请实施例所提供的半导体器件的结构示意图；
图7A为本申请实施例所提供的半导体器件的TEM图像；
图7B为本申请实施例所提供的半导体器件的结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对发明的具体技术方案做进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。
如本申请和权利要求书中所示，除非上下文明确提示例外情形，“一”、“一个”、“一种”和/或“该”等词并非特指单数，也可包括复数。一般来说，术语“包括”与“包含”仅提示包括已明确标识的步骤和元素，而这些步骤和元素不构成一个排他性的罗列，方法或者装置也可能包含其他的步骤或元素。
空间关系术语例如“在……上”、“在……下面”、“下面的”、“在……之下”、“在……之上”、“上面的”等，在这里可为了方便描述而被使用，从而描述图中所示的一个元件或特征与其他元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。当元件或层被称为“在……上”、“与……相邻”或“连接到”其他元件或层时，其可以直接地在其他元件或层上、与之相邻或连接到其他元件或层，或者可以存在居间的元件或层。
在详述本申请实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
相关技术中，半导体器件的形成方法通常采用低k氧化物作为介电层，以减少RC延迟；或者，通过形成空气隙，以改善金属线的RC延迟。
但是，低k氧化物更有可能导致可靠性风险。而形成空气隙的方法，通常难以通过双重图形化(Double Patterning，DP)工艺(20nm线)建立空气隙结构，且在建立空气隙结构时，金属线易产生剥离或倾倒。另外，现有技术中由于为了防止金属线的剥离或倾倒，采用干法刻蚀形成空气隙，所形成的空气隙通常是垂直的，如图1A所示，为现有技术所形成的空气隙的透射电子显微镜(Transmission Electron Microscope，TEM)图像，其中，图1A中黑色区域11为金属线(钨)，白色区域12为所形成的空气隙；图1B为现有技术所形成的空气隙的结构示意图，其中，空气隙21位于两相邻的金属线22之间，且空气隙21呈长方形，即空气隙21的侧壁是垂直于半导体器件的基底的；金属线22也呈长方形，即金属线22的侧壁也是垂直于半导体器件的基底的；且空气隙21与金属线22互相平行。
那么，同时参照图1A和图1B，可以看出，由于空气隙的侧壁垂直于半导体器件的基底，因此，空气隙21的顶部211和底部212的面积是基本相同的，这样，由于空气隙21的顶部211面积较大，则使得空气隙21很难在顶部211处封口断开，进而较难形成有效的空气隙。
实施例一
基于相关技术中所存在的上述问题，本实施例提供一种半导体器件的形成方法，所述半导体器件的形成方法通过形成具有倾斜侧壁的第一金属线，能够有利于空气隙在顶部夹断而形成有效的空气隙，进而改善半导体器件的RC延迟。
图2为本申请实施例所提供的半导体器件的形成方法的实现流程示意图，如图2所示，所述方法包括以下步骤：
步骤S201，在基底上沉积第一介电层，在所述第一介电层上沉积刻蚀停止层；在所述刻蚀停止层之上沉积第二介电层。
如图3A所示，为在基底30上沉积第一介电层31，在所述第一介电层31上沉积刻蚀停止层32；在所述刻蚀停止层32之上沉积第二介电层33。
这里，所述基底30的材料可以选择硅(Si)、硅锗合金(SiGe)、碳化硅(SiC)、氧化铝(Al2O3)、氮化铝(AlN)、氧化锌(ZnO)、氧化镓(Ga2O3)、铝酸锂(LiAlO2)等中的一种。由于Si衬底价格低廉，且易于掺杂，同时易于发生反应生成异质的隔离层，因此本实施例中可以选择Si作为基底30。
所述第一介电层31位于基底30之上，所述第一介电层31可以采用化学气相沉积(Chemical Vapor Deposition，CVD)形成于所述基底30之上。所述第一介电层31可以为氧化物层，例如氧化硅层。
所述刻蚀停止层32可以通过CVD、物理气相沉积(Physical Vapor Deposition，PVD)、原子层气相沉积(Atomic Layer Deposition，ALD)等方法形成。所述刻蚀停止层32可以为氮化物层，例如氮化硅层，或者，所述刻蚀停止层32也可以包含一介电材料，例如含硅材料、含氮材料、含碳材料等。本实施例中，所述停止层还可以选用碳氮化硅(SiCN)、氮化硅(SiN)、碳化硅(SiC)、氧氟化硅(SiOF)、氮氧化硅(SiON)等材料。
所述第二介电层33位于所述刻蚀停止层32之上，所述第二介电层33可以采用CVD形成于所述刻蚀停止层32之上。所述第二介电层33可以为氧化物层，例如氧化硅层。
步骤S202，刻蚀所述第二介电层、所述刻蚀停止层和所述第一介电层，形成具有倾斜侧壁的至少两个孔隙。
如图3B所示，刻蚀所述第二介电层33、所述刻蚀停止层32和所述第一介电层31，形成贯穿所述第二介电层33和刻蚀停止层32的孔隙311。
本实施例中，对所述第二介电层33、所述刻蚀停止层32和所述第一介电层31进行刻蚀，可以采用任意一种刻蚀工艺进行，例如，干法刻蚀、湿法刻蚀或者光刻等。
在图3B中，可以通过在第二介电层33上形成硬掩膜层和芯轴薄膜(图中未示出)，并通过光刻工艺在芯轴薄膜上形成图形化的光刻胶层(图中未示出)，该光刻胶层所覆盖的区域对应形成核心图案的区域。在刻蚀时，以图形化的光刻胶层为掩模，依次刻蚀芯轴薄膜和硬掩膜层，再去除剩余的芯轴薄膜和硬掩膜层，继续刻蚀第一介电层，直至刻蚀到刻蚀停止层，并刻穿所述刻蚀停止层。这样，所形成的孔隙311贯穿所述第二介电层33和所述刻蚀停止层32的。
需要说明的是，本实施例中，在刻蚀得到所述孔隙311时，并不是采用垂直刻蚀，形成具有垂直侧壁的孔隙311，本实施例所形成的孔隙311具有倾斜侧壁，且所述孔隙311具有上大下小的的倒梯形结构，也就是说，所述孔隙311靠近所述第二介电层33的第一端(上端)的横截面面积大于靠近所述刻蚀停止层32的第二段(下端)的横截面面积。
步骤S203，在每一所述孔隙内沉积金属材料，形成第一金属线。
如图3C所示，为在所述孔隙311内沉积金属材料，形成与所述刻蚀孔隙具有相同结构的第一金属线312。
本实施例中，所述第一金属线312也具有上大下小的倒梯形结构，也就是说，所述第一金属线312靠近所述第二介电层33的第一端(上端)的横截面面积大于靠近所述刻蚀停止层32的第二端(下端)的横截面面积。
所述第一金属线312位于所述孔隙311之内，且所述第一金属线312的上端表面与第二介电层的表面平齐。
形成所述第一金属线312的方法，可以采用蒸镀法、溅射法、CVD、PVD等沉积工艺在所述刻蚀孔隙内沉积金属材料，以形成所述第一金属线312。
所述第一金属线312所选用的金属材料可以为具有导电性能的铜(Cu)、铝(Al)、钨(W)、银(Ag)中的一种或多种，其中，由于钨的性能较佳，本实施例中所述第一金属线312可以为钨线。
步骤S204，刻蚀相邻两条第一金属线之间的第二介电层。
如图3D所示，为刻蚀两相邻第一金属线312之间的剩余第二介电层。
这里，所述剩余第二介电层是指位于任意两相邻第一金属线之间的，且在上述步骤S202中未刻蚀到而剩余的第二介电层。
本实施例中，可以采用预设刻蚀工艺刻蚀相邻两条第一金属线之间的第二介电层，其中，所述预设刻蚀工艺可以为湿法刻蚀工艺，本实施例中采用湿法刻蚀工艺刻蚀所述剩余第一介电层，这样，不仅易于实现，并且不用添加任何多余的光刻和刻蚀工艺。
在完成对所述剩余第二介电层的刻蚀之后，在任意两相邻第一金属线之间即形成了一个孔隙313。由于所述第一金属线312具有上大下小的倒梯形结构，所述位于两相邻第一金属线之间的孔隙313与所述第一金属线的上表面形成了具有上小下大的正梯形结构。
需要说明的是，本实施例在刻蚀剩余第二介电层时，以所述剩余第二介电层底部的刻蚀停止层为刻蚀的最终位置，当刻蚀到所述刻蚀停止层时即停止刻蚀，或者当刻蚀到刻蚀停止层时可以继续刻蚀一定厚度的刻蚀停止层之后停止刻蚀，这样，由于还刻蚀了一定厚度的停止层，可以使得所形成的孔隙313的深度更大，更有益于后续形成较大的空气隙而进一步提高半导体期间的性能。
步骤S205，在所述刻蚀停止层之上沉积第三介电层，以形成位于相邻两条第一金属线之间的空气隙。
如图3E所示，为在所述第一金属线312的上表面沉积第三介电层34，形成位于相邻两条第一金属线312之间的空气隙314。
这里，所述第三介电层34具有低台阶覆盖率，所述第三介电层34覆盖在所述第一金属线312以及孔隙313的上表面，并对所述孔隙313与所述第一金属线312上表面所形成的孔隙顶进行封口。
所述第三介电层34可以通过等离子化学气相沉积法、热化学气相沉积(thermalCVD)制造工艺或高密度等离子体(High Density Plasma，HDP)制造工艺形成。所述第三介电层34可以为氧化硅层，包括有掺杂或未掺杂的氧化硅的材料层。
本实施例中，由于位于两相邻第一金属线之间的孔隙313与所述第一金属线的上表面形成了具有上小下大的正梯形结构，即所述孔隙313的开口较小，并且，由于所述第三介电层34具有低台阶覆盖率，那么，在第一金属线的上表面沉积所述第三介电层34时，第三介电层材料容易在孔隙313的顶部夹断而形成封口，以形成所述空气隙314。也就是说，在第一金属线的上表面沉积所述第三介电层34时，第三介电层材料不容易流入孔隙313中，不易沉积在孔隙313中，从而不容易堵住任意两第一金属线312之间的孔隙313，进而有利于空气隙314的形成。
本实施例提供的半导体器件的形成方法，首先，在基底上沉积第一介电层，在所述第一介电层上沉积刻蚀停止层；在所述刻蚀停止层之上沉积第二介电层；然后，刻蚀所述第二介电层、所述刻蚀停止层和所述第一介电层，形成具有倾斜侧壁的至少两个孔隙；在每一所述孔隙内沉积金属材料，形成第一金属线；刻蚀相邻两条第一金属线之间的第二介电层；最后，在所述刻蚀停止层之上沉积第三介电层，以形成位于相邻两条第一金属线之间的空气隙。这样，通过形成具有倾斜侧壁的第一金属线，能够有利于空气隙在顶部夹断而形成有效的空气隙，而且，由于空气的K值比氧化物的K值低得多，因此空气隙的形成可以降低金属线之间的电容，进而降低金属线间的耦合噪声，并改善半导体器件的RC延迟。
实施例二
本实施例提供一种半导体器件的形成方法，所述半导体器件的形成方法通过形成具有倾斜侧壁的第一金属线，能够有利于空气隙在顶部夹断而形成有效的空气隙，进而改善半导体器件的RC延迟。
图4为本申请实施例所提供的半导体器件的形成方法的实现流程示意图，如图4所示，所述方法包括以下步骤：
步骤S401，提供基底，在所述基底上沉积第一介电层。
如图5A所示，在基底51之上沉积第一介电层52，所述第一介电层52中具有至少两条第二金属线521，每条所述第二金属线521的延伸方向垂直所述第一介电层52。
其中，基底51的材料可以选择Si、SiGe、SiC、Al2O3、AlN、ZnO、Ga2O3、LiAlO2等中的一种。由于Si衬底价格低廉，且易于掺杂，同时易于发生反应生成异质的隔离层，因此本实施例中可以选择Si作为基底51。
所述第一介电层52位于基底51之上，所述第一介电层52可以采用CVD形成于所述基底51之上。所述第一介电层52可以为氧化物层，例如氧化硅层。
所述第二金属线521可以具有垂直侧壁或者倾斜侧壁，所述第二金属线521的上端位于所述第一介电层52的上表面之下，这样，可以在后续形成第一金属线时，还需要对第一介电层52进行一定深度的刻蚀，以实现第一金属线与第二金属线的连接。
本实施例中，具有第二金属线521的第一介电层52的形成过程为(请继续参见图5A)：首先形成第一层第一介电层52a；然后，刻蚀第一层第一介电层52a，形成刻蚀孔隙，在所述刻蚀孔隙内沉积金属材料形成所述第二金属线；之后，在形成有第一金属线的第一层第一介电层52a之上沉积形成第二层第一介电层52b，从而形成具有第二金属线521的第一介电层52。
所述第二金属线521所选用的金属材料可以为具有导电性能的Cu、Al、W、Ag中的一种或多种，其中，由于钨的性能较佳，本实施例中所述第二金属线521可以为钨线。
步骤S402，在第一介电层上依次沉积刻蚀停止层和第二介电层。
如图5B所示，在第一介电层52上依次沉积刻蚀停止层53和第二介电层54。
这里，所述刻蚀停止层53位于所述第一介电层52之上，所述刻蚀停止层53可以通过CVD、PVD、ALD等方法形成。所述刻蚀停止层53可以为氮化物层，例如氮化硅层，或者，所述刻蚀停止层53也可以包含一介电材料，例如含硅材料、含氮材料、含碳材料等。
所述第二介电层54位于所述刻蚀停止层53之上，所述第二介电层54可以采用CVD形成于所述刻蚀停止层53之上。所述第二介电层54可以为氧化物层，例如氧化硅层。
本实施例中，所述第一介电层52、刻蚀停止层53和第二介电层54，形成氧化硅-氮化硅-氧化硅(ONO)结构。
步骤S403，在所述第二介电层之上依次形成硬掩膜层、芯轴薄膜和光刻胶层。
如图5C所示，在所述第二介电层54上依次形成硬掩膜层55、芯轴薄膜56和光刻胶层57。
其中，所述硬掩膜层55可以通过等离子化学气相沉积等方法形成，所述硬掩膜层55的材料可以选用氧化物、氮化物或者金属等。
所述芯轴薄膜56位于所述硬掩膜层55之上，在所述芯轴薄膜56之上覆盖有图形化的光刻胶层57，该光刻胶层所覆盖的区域对应形成核心图案的区域。
步骤S404，刻蚀所述芯轴薄膜，形成芯轴孔。
如图5D所示，刻蚀所述芯轴薄膜56，形成芯轴孔561。
这里，对所述芯轴薄膜56进行刻蚀，可以采用光刻工艺，以所述光刻胶层所覆盖的区域为刻蚀区域进行刻蚀，进而形成所述芯轴孔561，所述芯轴孔561即对应所述核心图案。
步骤S405，在所述芯轴孔的侧壁上形成间隔壁。
如图5E所示，在所述芯轴孔561的侧壁上形成间隔壁562。
这里，所述间隔壁562可以通过ALD工艺沉积得到。所述间隔壁562的材料可以为氧化物、氮化物、氧氮化物或其组合。
步骤S406，依次刻蚀去除所述芯轴薄膜、间隔壁和硬掩膜层。
这里，可以首先刻蚀剩余的所述芯轴薄膜56，然后以所述间隔壁562为掩膜刻蚀所述硬掩膜层55，刻蚀停止于所述第二介电层54上且形成若干刻蚀缺口，再去除所述间隔壁562、所述间隔壁562之下的硬掩膜层55，以形成具有图案化的第二介电层54。
步骤S407，沿垂直所述刻蚀停止层的方向，依次刻蚀所述第二介电层、所述刻蚀停止层和预设厚度的第一介电层，形成具有倾斜侧壁的至少两个孔隙。
如图5F所示，刻蚀所述第二介电层54、所述刻蚀停止层53和预设厚度的第一介电层52，形成贯穿所述第二介电层54和所述刻蚀停止层53的具有倾斜侧壁的所述孔隙541。
本实施例中，步骤S407沿垂直所述刻蚀停止层的方向，依次刻蚀所述第二介电层、所述刻蚀停止层和预设厚度的第一介电层，形成具有倾斜侧壁的至少两个孔隙，可以通过以下步骤实现：
步骤S4071，采用等离子体刻蚀工艺依次刻蚀所述第二介电层、位于所述第二介电层底部的所述停止层和位于所述停止层底部的预设厚度的第一介电层，形成贯穿所述第二介电层和所述停止层的具有倾斜侧壁的所述孔隙541。
由于等离子刻蚀工艺在刻蚀的过程中，会形成硬度较高的聚合物而沉积在刻蚀孔隙的底部，这样，会使得在进一步向下刻蚀时，所需要的刻蚀力增大，但实际上刻蚀的力度时不变的，因此，会逐渐减小刻蚀面积，进而形成具有倾斜侧壁的孔隙541，使得所述孔隙541具有上大下小的的倒梯形结构。
本实施例中，每一所述孔隙位于所述第二介电层54的孔隙面积大于对应孔隙位于所述刻蚀停止层53的孔隙面积。
刻蚀预设厚度的第一介电层52可以根据所述第一介电层52中的第二金属线521的高度决定。也就是说，第一介电层52的刻蚀厚度，可以等于第一介电层52表面至所述第二金属线521顶端之间的垂直距离。此时，所述预设厚度的数值，等于所述第二金属线521远离所述基底51的一端与所述第一介电层52靠近所述刻蚀停止层53的端面之间的距离值。
步骤S408，在每一所述孔隙内沉积金属材料，形成第一金属线。
如图5G所示，为在所述孔隙541内沉积金属材料，形成具有倾斜侧壁的第一金属线542。
本实施例中，所述第一金属线542也具有上大下小的倒梯形结构。所述第一金属线542位于所述孔隙541之内，且所述第一金属线542的上端表面与第二介电层的表面平齐。
所述第一金属线542所选用的金属材料可以为具有导电性能的铜Cu、Al、W、Ag中的一种或多种，其中，由于钨的性能较佳，本实施例中所述第一金属线542可以为钨线。
需要说明的是，在本申请一实施例中，在每一所述孔隙内沉积金属材料，形成第一金属线之前，所述方法还包括：
步骤S4081，在每一所述孔隙内沉积一层隔离材料层(图5G中未示出)。
这里，所述隔离材料层为钛(Ti)或者氮化钛(TiN)。
步骤S409，采用预设刻蚀工艺刻蚀相邻两条第一金属线之间的剩余第一介电层。
如图5H所示，为采用预设刻蚀工艺刻蚀相邻两条第一金属线542之间的剩余第二介电层54。
在其他实施例中，步骤S409可以通过以下步骤实现：
步骤S4091，采用湿法刻蚀工艺刻蚀相邻两条第一金属线之间的所述剩余第二介电层。
这里，可以以氢氟酸为刻蚀电解液对剩余第二介电层进行腐蚀，以实现对所述剩余第二介电层的刻蚀。采用湿法刻蚀剩余第二介电层，不仅易于实现，而且不用添加任何多余的光刻和刻蚀工艺，使得流程更加简化。
步骤S410，采用化学气相沉积工艺，在所述刻蚀停止层之上沉积具有预设台阶覆盖率的第三介电层，以形成位于相邻两条第一金属线之间的空气隙。
如图5I所示，为在所述刻蚀停止层之上沉积第三介电层58，以形成位于相邻两条第一金属线之间的空气隙543。
本实施例中，由于第一金属线542的顶端位置最高，伸出所述刻蚀停止层，因此，步骤S410实际为：在所述第一金属线542的上表面沉积第三介电层58，以形成位于两相邻第一金属线之间的空气隙543。
这里，采用CVD在所述第一金属线542的上表面沉积第三介电层58，所述第三介电层58具有预设台阶覆盖率，例如，低台阶覆盖率。其中，所述低台阶覆盖率可以根据CVD沉积过程中的制程工艺进行调节。
由于所述第三介电层58具有低台阶覆盖率，因此，当所述第三介电层58沉积在所述第一金属线542的上表面时，能够对两相邻第一金属线542之间的孔隙进行封口，容易形成所述空气隙543。
本实施例提供的半导体器件的形成方法，通过形成具有倾斜侧壁的第一金属线，能够有利于空气隙在顶部夹断而形成有效的空气隙，而且，由于空气的K值比氧化物的K值低得多，因此空气隙的形成可以降低金属线之间的电容，进而降低金属线间的耦合噪声，并改善半导体器件的RC延迟。
实施例三
本申请实施例提供一种半导体器件，本实施例中，所述半导体器件可以为NAND闪存。
图6为本申请实施例所提供的半导体器件的结构示意图，如图6所示，所述半导体器件包括：
基底60；
位于所述基底之上的第一介电层61；
位于所述第一介电层之上的刻蚀停止层62；
具有倾斜侧壁的至少两个孔隙611；
位于每一所述孔隙之内的第一金属线612；
沉积于所述刻蚀停止层之上的第三介电层63；
位于相邻两条第一金属线之间的空气隙613。
这里，基底60，位于整个半导体器件的最底端，基底60的材料可以选择Si、SiGe、SiC、Al2O3、AlN、ZnO、Ga2O3、LiAlO2等中的一种。由于Si衬底价格低廉，且易于掺杂，同时易于发生反应生成异质的隔离层，因此本实施例中可以选择Si作为基底60。
第一介电层61，位于基底60之上，所述第一介电层61可以采用CVD形成于所述基底60之上。所述第一介电层61可以为氧化物层，例如氧化硅层。
刻蚀停止层62，位于所述第一介电层61之上，可以通过CVD、PVD、ALD等方法形成。所述刻蚀停止层62可以为氮化物层，例如氮化硅层，或者，所述刻蚀停止层62也可以包含一介电材料，例如含硅材料、含氮材料、含碳材料等。本实施例中，所述刻蚀停止层62还可以选用SiCN、SiN、SiC、SiOF、SiON等材料。
孔隙611，贯穿所述刻蚀停止层62，具有倾斜侧壁，且所述孔隙611具有上大下小的倒梯形结构。每一所述孔隙611的一端面位于所述第一介电层，另一端面位于所述刻蚀停止层之上。所述孔隙611是通过以下步骤得到的：通过在第一介电层上形成硬掩膜层和芯轴薄膜，并通过光刻工艺在芯轴薄膜上形成图形化的光刻胶层，该光刻胶层所覆盖的区域对应形成核心图案的区域。在刻蚀时，以图形化的光刻胶层为掩模，依次刻蚀芯轴薄膜和硬掩膜层，再去除剩余的芯轴薄膜和硬掩膜层，继续刻蚀第一介电层，直至刻蚀到停止层，并刻穿所述停止层，以得到所述孔隙611。
第一金属线612，也具有上大下小的倒梯形结构。所述第一金属线612位于所述孔隙611之内，且所述第一金属线612的上端表面与第二介电层的表面平齐。所述第一金属线612所选用的金属材料可以为具有导电性能的Cu、Al、W、Ag中的一种或多种，其中，由于钨的性能较佳，本实施例中所述第一金属线612可以为钨线。
第三介电层63，具有低台阶覆盖率，所述第三介电层63覆盖在所述第一金属线612的上表面，并对两相邻第一金属线612所形成的孔隙的孔隙顶进行封口。所述第三介电层63可以通过等离子化学气相沉积法、thermal CVD制造工艺或HDP制造工艺形成。所述第三介电层63可以为氧化硅层，包括有掺杂或未掺杂的氧化硅的材料层。
空气隙613，位于两相邻第一金属线612之间，是通过对两相邻第一金属线进行封口而得到的。
本申请实施例所提供的半导体器件，由于第一金属线具有倾斜侧壁，因此能够有利于空气隙在顶部夹断而形成有效的空气隙；并且，由于存在空气隙，空气的K值比氧化物的K值低得多，因此空气隙的形成可以降低金属线之间的电容，进而降低金属线间的耦合噪声，并改善半导体器件的RC延迟。
实施例四
本申请实施例提供一种半导体器件，本实施例中，所述半导体器件可以为NAND闪存。
图7A为本申请实施例所提供的半导体器件的TEM图像，其中，图7A中黑色区域701为金属线(钨)，白色区域702为所形成的空气隙。
图7B为本申请实施例所提供的半导体器件的结构示意图，如图7B所示，所述半导体器件包括：
基底71；
位于所述基底之上的第一介电层72；
位于所述第一介电层之内的第二金属线721；
位于所述第一介电层之上的刻蚀停止层73；
具有倾斜侧壁的孔隙731；
位于每一所述孔隙之内的第一金属线732；
沉积于所述刻蚀停止层之上的第三介电层74；
位于相邻两条第一金属线732之间的空气隙733。
这里，基底71的材料可以选择Si、SiGe、SiC、Al2O3、AlN、ZnO、Ga2O3、LiAlO2等中的一种。由于Si衬底价格低廉，且易于掺杂，同时易于发生反应生成异质的隔离层，因此本实施例中可以选择Si作为基底71。
第一介电层72，位于基底71之上，所述第一介电层72可以采用CVD形成于所述基底71之上。所述第一介电层72可以为氧化物层，例如氧化硅层。
第二金属线721，可以具有垂直侧壁或者倾斜侧壁，所述第二金属线721的上端位于所述第一介电层72的上表面之下，这样，可以在后续形成第一金属线时，还需要对第一介电层72进行一定深度的刻蚀，以实现第一金属线与第二金属线的连接。所述第二金属线721所选用的金属材料可以为具有导电性能的Cu、Al、W、Ag中的一种或多种，其中，由于钨的性能较佳，本实施例中所述第二金属线721可以为钨线。
刻蚀停止层73，位于所述第一介电层72之上，所述刻蚀停止层可以通过CVD、PVD、ALD等方法形成。所述刻蚀停止层73可以为氮化物层，例如氮化硅层，或者，所述刻蚀停止层73也可以包含一介电材料，例如含硅材料、含氮材料、含碳材料等。
孔隙731，贯穿所述刻蚀停止层73，具有倾斜侧壁，且所述孔隙731具有上大下小的的倒梯形结构。每一所述孔隙731的一端面位于所述第一介电层，另一端面位于所述刻蚀停止层之上所述孔隙731是通过以下步骤得到的：在第一介电层72上依次沉积刻蚀停止层73和第二介电层；在所述第二介电层之上依次形成硬掩膜层、芯轴薄膜和光刻胶层；刻蚀所述芯轴薄膜，形成芯轴孔；在所述芯轴孔的侧壁上形成间隔壁；依次刻蚀去除所述芯轴薄膜、间隔壁和硬掩膜层；刻蚀所述第二介电层、所述刻蚀停止层和预设厚度的第一介电层，形成贯穿所述第二介电层和所述刻蚀停止层的具有倾斜侧壁的所述孔隙731。
第一金属线732，也具有上大下小的倒梯形结构，是在所述孔隙731内沉积金属材料所形成的。所述第一金属线732位于所述孔隙731之内，且所述第一金属线732的上端表面与第二介电层的表面平齐。所述第一金属线732所选用的金属材料可以为具有导电性能的Cu、Al、W、Ag中的一种或多种，其中，由于钨的性能较佳，本实施例中所述第一金属线612可以为钨线。所述第二金属线721的上端与所述第一金属线732的下端连接。
第三介电层74，具有预设台阶覆盖率，例如，低台阶覆盖率。其中，所述低台阶覆盖率可以根据CVD沉积过程中的制程工艺进行调节。所述第三介电层74覆盖在所述第一金属线732的上表面，并对两相邻第一金属线732所形成的孔隙的孔隙顶进行封口。所述第三介电层74可以为氧化硅层，包括有掺杂或未掺杂的氧化硅的材料层。
空气隙733，位于两相邻第一金属线732之间，是通过对相邻两条第一金属线进行封口而得到的。
本申请实施例所提供的半导体器件，由于第一金属线具有倾斜侧壁，因此能够有利于空气隙在顶部夹断而形成有效的空气隙；并且，由于存在空气隙，空气的K值比氧化物的K值低得多，因此空气隙的形成可以降低金属线之间的电容，进而降低金属线间的耦合噪声，并改善半导体器件的RC延迟。
本领域内的技术人员应明白，本发明实施例的半导体器件及其形成方法的其他构成以及作用，对于本领域的技术人员而言都是已知的，为了减少冗余，本发明实施例不做赘述。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”“具体示例”或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
尽管已经示出和描述了本发明的实施例，本领域的普通技术人员可以理解：在不脱离本发明的原理和宗旨的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由权利要求及其等同限定。

Claims (10)

1.一种半导体器件的形成方法，其特征在于，所述方法包括：
在基底上沉积第一介电层，在所述第一介电层上沉积刻蚀停止层；
在所述刻蚀停止层之上沉积第二介电层；
刻蚀所述第二介电层、所述刻蚀停止层和所述第一介电层，形成具有倾斜侧壁的至少两个孔隙；
在每一所述孔隙内沉积金属材料，形成第一金属线；
刻蚀相邻两条第一金属线之间的第二介电层；
在所述刻蚀停止层之上沉积第三介电层，以形成位于相邻两条第一金属线之间的空气隙。
2.根据权利要求1所述的方法，其特征在于，每一所述孔隙位于所述第二介电层的孔隙面积大于对应孔隙位于所述刻蚀停止层的孔隙面积；
对应地，所述在每一所述孔隙内沉积金属材料，形成第一金属线，包括：在每一所述孔隙内沉积金属材料，形成预设长度的具有倾斜侧壁的所述第一金属线；
其中，每一所述第一金属线位于所述第二介电层的横截面面积大于对应第一金属线位于所述刻蚀停止层的横截面面积；所述预设长度的数值大于所述第二介电层的厚度值，且所述预设长度的数值等于或大于所述第二介电层的厚度值与所述刻蚀停止层的厚度值之和。
3.根据权利要求1所述的方法，其特征在于，所述刻蚀所述第二介电层、所述刻蚀停止层和所述第一介电层，形成具有倾斜侧壁的至少两个孔隙，包括：
沿垂直所述刻蚀停止层的方向，依次刻蚀所述第二介电层、所述刻蚀停止层和预设厚度的所述第一介电层，形成具有倾斜侧壁的至少两个孔隙。
4.根据权利要求3所述的方法，其特征在于，所述第一介电层中包括至少两条第二金属线；其中，每条所述第二金属线的延伸方向垂直所述第一介电层；
对应地，所述沿垂直所述刻蚀停止层的方向，依次刻蚀所述第二介电层、所述刻蚀停止层和预设厚度的所述第一介电层，形成具有倾斜侧壁的至少两个孔隙，包括：
根据每条所述第二金属线的位置，沿垂直所述刻蚀停止层的方向，依次刻蚀所述第二介电层、所述刻蚀停止层和预设厚度的第一介电层，形成具有倾斜侧壁的至少两个孔隙，其中，所述预设厚度的数值，等于所述第二金属线远离所述基底的一端与所述第一介电层靠近所述刻蚀停止层的端面之间的距离值。
5.根据权利要求1所述的方法，其特征在于，所述在所述刻蚀停止层之上沉积第三介电层，以形成位于相邻两条第一金属线之间的空气隙，包括：
采用化学气相沉积工艺，在所述刻蚀停止层之上沉积具有预设台阶覆盖率的第三介电层，以形成位于相邻两条第一金属线之间的空气隙。
6.根据权利要求1所述的方法，其特征在于，所述刻蚀相邻两条第一金属线之间的第二介电层，包括：
采用湿法刻蚀工艺，刻蚀相邻两条第一金属线之间的所述第二介电层。
7.一种半导体器件，其特征在于，所述半导体器件包括：
基底；
位于所述基底之上的第一介电层；
位于所述第一介电层之上的刻蚀停止层；
具有倾斜侧壁的至少两个孔隙；其中，每一所述孔隙的一端面位于所述第一介电层，另一端面位于所述刻蚀停止层之上；
位于每一所述孔隙之内的第一金属线；
沉积于所述刻蚀停止层之上的第三介电层；
位于相邻两条第一金属线之间的空气隙。
8.根据权利要求7所述的半导体器件，其特征在于，
所述第一金属线具有预设长度，且所述第一金属线具有倾斜侧壁。
9.根据权利要求7所述的半导体器件，其特征在于，
所述第一介电层中包括至少两条第二金属线；其中，每条所述第二金属线的延伸方向垂直所述第一介电层；
所述第二金属线远离所述基底的一端与所述第一金属线靠近所述第一介电层的一端连接。
10.根据权利要求7所述的半导体器件，其特征在于，所述第三介电层具有预设台阶覆盖率。
CN201811348415.2A 2018-11-13 2018-11-13 一种半导体器件的形成方法及半导体器件 Pending CN109585363A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811348415.2A CN109585363A (zh) 2018-11-13 2018-11-13 一种半导体器件的形成方法及半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811348415.2A CN109585363A (zh) 2018-11-13 2018-11-13 一种半导体器件的形成方法及半导体器件

Publications (1)

Publication Number Publication Date
CN109585363A true CN109585363A (zh) 2019-04-05

Family

ID=65922409

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811348415.2A Pending CN109585363A (zh) 2018-11-13 2018-11-13 一种半导体器件的形成方法及半导体器件

Country Status (1)

Country Link
CN (1) CN109585363A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112582335A (zh) * 2019-09-29 2021-03-30 芯恩（青岛）集成电路有限公司 一种半导体器件及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1790666A (zh) * 2004-11-18 2006-06-21 台湾积体电路制造股份有限公司 半导体装置及内连线的制造方法
US20090121356A1 (en) * 2007-11-12 2009-05-14 Rohm Co., Ltd. Semiconductor device and method of manufacturing semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1790666A (zh) * 2004-11-18 2006-06-21 台湾积体电路制造股份有限公司 半导体装置及内连线的制造方法
US20090121356A1 (en) * 2007-11-12 2009-05-14 Rohm Co., Ltd. Semiconductor device and method of manufacturing semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112582335A (zh) * 2019-09-29 2021-03-30 芯恩（青岛）集成电路有限公司 一种半导体器件及其制备方法
CN112582335B (zh) * 2019-09-29 2023-08-11 芯恩（青岛）集成电路有限公司 一种半导体器件及其制备方法

Similar Documents

Publication Publication Date Title
US11011421B2 (en) Semiconductor device having voids and method of forming same
CN101924095B (zh) 集成电路的内连线结构及其制作方法
TWI420590B (zh) 積體電路結構與其形成方法
CN104241249B (zh) 硅通孔互连结构及其制作方法
US20070231750A1 (en) Method of forming damascene structure
CN105830211A (zh) 使用光刻-冷冻-光刻-蚀刻工艺的细长接触件
TWI229411B (en) Method of manufacturing a semiconductor device
CN109712990A (zh) 一种三维存储器及其制备方法
CN109585363A (zh) 一种半导体器件的形成方法及半导体器件
US11776849B2 (en) Through silicon via fabrication
CN111199956A (zh) 一种半导体器件及其形成方法
KR100193897B1 (ko) 반도체 소자의 플러그 형성 방법
US20020142605A1 (en) Method for forming metal line of Al/Cu structure
TW449818B (en) Semiconductor device and the manufacturing method thereof
CN104681483B (zh) 一种半导体器件的制造方法
CN113948493A (zh) 半导体存储器件及其制造方法
CN111383913A (zh) 一种刻蚀方法
TWI638440B (zh) 用於ｂｅｏｌ之犧牲非晶矽硬遮罩
US20200239303A1 (en) Microelectromechanical component and method for producing same
CN107346743B (zh) 半导体结构及其制造方法
US6992393B2 (en) Interconnect structure and method for fabricating the same
US10777522B2 (en) Semiconductor structure and method of manufacturing the same
US20070026663A1 (en) A semiconductor device and method for manufacturing the semiconductor device
US11798806B2 (en) Pattern forming method and method for manufacturing semiconductor device
WO2023134331A1 (zh) 半导体结构的制备方法及半导体结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20190405