CN111199951A - 半导体器件及其制作方法、对位标记的制作方法 - Google Patents
半导体器件及其制作方法、对位标记的制作方法 Download PDFInfo
- Publication number
- CN111199951A CN111199951A CN201811384953.7A CN201811384953A CN111199951A CN 111199951 A CN111199951 A CN 111199951A CN 201811384953 A CN201811384953 A CN 201811384953A CN 111199951 A CN111199951 A CN 111199951A
- Authority
- CN
- China
- Prior art keywords
- substrate
- alignment
- semiconductor device
- manufacturing
- bonding film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 85
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 67
- 239000000758 substrate Substances 0.000 claims abstract description 284
- 238000000034 method Methods 0.000 claims abstract description 79
- 239000013078 crystal Substances 0.000 claims abstract description 45
- 238000005520 cutting process Methods 0.000 claims abstract description 29
- 239000010408 film Substances 0.000 claims description 89
- 229920002120 photoresistant polymer Polymers 0.000 claims description 54
- 239000000463 material Substances 0.000 claims description 46
- 238000005530 etching Methods 0.000 claims description 16
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 7
- 239000000853 adhesive Substances 0.000 claims description 6
- 230000001070 adhesive effect Effects 0.000 claims description 6
- 239000011651 chromium Substances 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 6
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 5
- 229910052804 chromium Inorganic materials 0.000 claims description 5
- 239000010409 thin film Substances 0.000 claims description 5
- 239000010949 copper Substances 0.000 claims description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 3
- 229910017052 cobalt Inorganic materials 0.000 claims description 3
- 239000010941 cobalt Substances 0.000 claims description 3
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 229910010272 inorganic material Inorganic materials 0.000 claims description 3
- 239000011147 inorganic material Substances 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- 239000011368 organic material Substances 0.000 claims description 3
- 238000003825 pressing Methods 0.000 claims description 3
- 229920001169 thermoplastic Polymers 0.000 claims description 3
- 229920001187 thermosetting polymer Polymers 0.000 claims description 3
- 239000004416 thermosoftening plastic Substances 0.000 claims description 3
- 235000012431 wafers Nutrition 0.000 description 26
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 238000004380 ashing Methods 0.000 description 6
- 229910052732 germanium Inorganic materials 0.000 description 6
- 239000012212 insulator Substances 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 4
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 4
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 4
- 238000005240 physical vapour deposition Methods 0.000 description 4
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 150000002736 metal compounds Chemical class 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- 229910003811 SiGeC Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 230000008014 freezing Effects 0.000 description 1
- 238000007710 freezing Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000007731 hot pressing Methods 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000006116 polymerization reaction Methods 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 238000005096 rolling process Methods 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
本发明提供了一种半导体器件及其制作方法、对位标记的制作方法，包括：提供第一基底，在第一基底上形成多个对位标记，切割第一基底，形成多个用于对位的对位晶粒，每个对位晶粒包括切割后的第一基底以及形成于切割后的第一基底上的至少一个对位标记，提供一需要对位的第二基底，并在第二基底上形成键合薄膜，采用晶粒贴附工艺将对位晶粒贴附于第二基底的对位区域的键合薄膜上。本发明在将对位晶粒贴附于第二基底之前，在第二基底上形成键合薄膜，对位晶粒形成于键合薄膜之上，从而避免对所述键合薄膜的切割，节省了工艺步骤，并节省了键合薄膜，同时提高了第二基底的可用面积。
Description
技术领域
本发明涉及集成电路制造技术领域，具体涉及一种半导体器件及其制作方法、对位标记的制作方法。
背景技术
在半导体的制作过程中，经常会进行两个晶圆的对位与键合，在晶圆对位与键合之前，首先需要在承载晶圆(Carrier Wafer)上制作至少两颗对位标记(Mark)，用于承载晶圆与另一晶圆的对位，然后在承载晶圆上形成键合薄膜(Lamination)，用于承载晶圆与另一晶圆的键合，所述键合薄膜覆盖所述对位标记，最后才根据对位标记进行晶圆的对位，并通过键合薄膜进行键合。
然而键合薄膜的透光率低，键合薄膜覆盖对位标记，会影响后续设备对位标记的抓取，所以进行对位之前，需要将盖住对位标记的键合薄膜去除，由于贴膜机能力原因，必须要割除以对位标记为中心的一定区域内的键合薄膜。由此，会造成键合薄膜单片浪费大约6％，同时单片承载晶圆的可用面积也会随之下降大约6％，并且每一个机种均需制造一张掩模板，用于在承载晶圆上形成对位标记，由此提高了生产成本，并且对位标记的形成也会占用生产资源，每片承载晶圆上对位标记的生产周期是48小时。
发明内容
本发明的目的在于提供一种半导体器件及其制作方法、对位标记的制作方法，提高基底的可用面积，降低生产成本。
为实现上述目的，本发明提供一种半导体器件的制作方法，包括以下步骤：
提供第一基底，并在所述第一基底上形成多个对位标记；
切割所述第一基底，以形成多个用于对位的对位晶粒，每个所述对位晶粒包括切割后的第一基底以及形成于所述切割后的第一基底上的至少一个对位标记；
提供一需要对位的第二基底，并在所述第二基底上形成键合薄膜；
采用晶粒贴附工艺将所述对位晶粒贴附于所述第二基底的对位区域的所述键合薄膜上。
可选的，还包括：将所述第二基底贴附有所述对位晶粒的一面与一第三基底进行对位与键合。
可选的，所述键合为临时键合，所述第二基底与所述第三基底分离之后，能够再次在所述第二基底上形成键合薄膜并贴附对位晶粒以进行对位与键合。
可选的，还包括：在所述第二基底贴附有所述对位晶粒的一面上粘贴芯片。
可选的，所述晶粒贴附工艺包括：将所述对位晶粒放置于所述第二基底的对位区域的所述键合薄膜上并施加压力完成贴附。
可选的，施加的压力为0.1N～5N，施加压力时的温度为23℃～80℃，施加压力的时间为0.1s～5s。
可选的，所述第一基底为半导体材料基底；所述键合薄膜的材料为：热塑或热固型有机材料、含有铜、镍、铬或钴成分的无机材料、粘片膜或干膜。
可选的，在所述第一基底上形成多个对位标记的方法包括：
依次形成遮光层与第一光刻胶层在所述第一基底上；
图形化所述第一光刻胶层；
以图形化的所述第一光刻胶层为掩膜，刻蚀所述遮光层，以形成多个对位标记；
去除图形化的所述第一光刻胶层。
可选的，切割道与所述对位标记在同一工艺过程中形成；刻蚀所述遮光层以形成多个对位标记的过程中，同时刻蚀切割道区域内的所述遮光层，形成凹槽以构成切割道。
可选的，在形成所述对位标记之前或之后，还包括：
形成第二光刻胶层在所述第一基底上；
图形化所述第二光刻胶层，暴露出切割道区域内的所述第一基底；
以图形化的所述第二光刻胶层为掩膜，刻蚀所述第一基底，形成凹槽以构成切割道；
去除图形化的所述第二光刻胶层。
可选的，所述第二基底上设置有至少两个对位区域，两个所述对位区域位于所述第二基底的相对两侧。
可选的，所述对位晶粒的贴附精度小于等于3μm。
可选的，所述对位标记的形状包含：十字型、米字型、圆形、椭圆形、长方形、正方形中的一种或多种。
可选的，所述对位标记的最大尺寸介于0.5mm*0.5mm～10mm*10mm之间。
相应的，本发明还提供一种半导体器件，采用如上所述的方法形成，包括：
第二基底，所述第二基底上形成有键合薄膜；
用于所述第二基底对位的对位晶粒，位于所述第二基底的对位区域的所述键合薄膜之上，所述对位晶粒包含切割后的第一基底以及形成于所述切割后的第一基底上的至少一个对位标记，所述切割后的第一基底贴附于所述键合薄膜上。
可选的，所述第一基底为半导体材料基底；所述第二基底上设置有至少两个对位区域，两个所述对位区域位于所述第二基底的相对两侧。
可选的，所述对位标记的形状包含：十字型、米字型、圆形、椭圆形、长方形、正方形中的一种或多种。
可选的，所述对位标记的最大尺寸介于0.5mm*0.5mm～10mm*10mm之间。
相应的，本发明还提供一种对位标记的制作方法，包括：
提供半导体材料基底；
在所述半导体材料基底上形成多个对位标记，所述多个对位标记遍布所述半导体材料基底。
可选的，还包括：形成多个对位标记后，切割所述半导体材料基底，以形成多个用于对位的对位晶粒。
可选的，形成多个对位标记的方法包括：
依次形成遮光层与光刻胶层在所述半导体材料基底上；
图形化所述光刻胶层；
以图形化的所述光刻胶层为掩膜，刻蚀所述遮光层，以形成多个对位标记；
去除图形化的所述光刻胶层。
本发明提供的半导体器件及其制作方法、对位标记的制作方法中，先制作多个包含对位标记的对位晶粒，在第二基底需要对位时，只需将对位晶粒贴附于第二基底上即可，并不需要每次都在第二基底上采用掩模板制作对位标记，节省了工艺步骤，降低了生产成本，提高了生产效率。并且，在将对位晶粒贴附于所述第二基底之前，在所述第二基底上形成键合薄膜，对位晶粒形成于所述键合薄膜之上，从而避免对所述键合薄膜的切割，节省了工艺步骤，并节省了键合薄膜，同时提高了第二基底的可用面积。
附图说明
图1为一半导体器件的结构示意图。
图2为本发明一实施例所提供的半导体器件的制作方法的流程图。
图3～5为本发明一实施例所提供的半导体器件的制作方法的各步骤结构示意图。
图6a～6d为本发明一实施例所提供的对位标记的示意图。
具体实施方式
图1为一半导体器件的结构示意图，请参考图1所示，所述半导体器件包含承载晶圆10，所述承载晶圆10上形成有两个对位标记20，这两个对位标记20形成于所述承载晶圆10一相对的两侧，以实现承载晶圆10与另一晶圆的对位。在所述承载晶圆10以及所述对位标记20上还覆盖有键合薄膜30，以在晶圆键合工艺中，实现承载晶圆10与另一晶圆的键合。
然而，发明人发现，键合薄膜30的透光率通常都比较低，为了保证后续对位时设备能够抓取到对位标记，必须将覆盖住所述对位标记20的这部分键合薄膜去除，但由于贴膜机能力原因(贴膜机切割的精度不高)，在切割所述键合薄膜30时难以保证恰好切掉对位标记20上方的键合薄膜，实践发现，切割时往往会切掉对位标记20周边的部分键合薄膜，从而形成一个包围所述对位标记20的空白区域30’，这样会导致这些区域的键合薄膜被浪费，并且承载晶圆10的可用面积也会随之降低。
另外，每片所述承载晶圆在对位之前，均需要通过掩模板在所述承载晶圆上制作所述对位标记，每片承载晶圆上对位标记的生产周期是48小时，即对位标记的形成也会占用生产资源。
基于上述发现，本发明提供一种半导体器件的制作方法，包括：提供第一基底，并在所述第一基底上形成多个对位标记；切割所述第一基底，以形成多个用于对位的对位晶粒，每个所述对位晶粒包括切割后的第一基底以及形成于所述切割后的第一基底上的至少一个对位标记；提供一需要对位的第二基底，并在所述第二基底上形成键合薄膜；采用晶粒贴附工艺将所述对位晶粒贴附于所述第二基底的对位区域的所述键合薄膜上。
相应的，本发明还提供一种半导体器件，包括：第二基底，所述第二基底上形成有键合薄膜；用于所述第二基底对位的对位晶粒，位于所述第二基底的对位区域的所述键合薄膜之上，所述对位晶粒包含切割后的第一基底以及形成于所述切割后的第一基底上的至少一个对位标记，所述切割后的第一基底贴附于所述键合薄膜上。
本发明还提供一种对位标记的制作方法，包括：提供半导体材料基底，在所述半导体材料基底上形成多个对位标记，所述多个对位标记遍布所述半导体材料基底。
本发明提供的半导体器件及其制作方法、对位标记的制作方法中，先制作多个包含对位标记的对位晶粒，在第二基底需要对位时，只需将对位晶粒贴附于第二基底上即可，并不需要每次都在基底上采用掩模板制作对位标记，节省了工艺步骤，降低了生产成本，提高了生产效率。并且，在将对位晶粒贴附于所述第二基底之前，在所述第二基底上形成键合薄膜，对位晶粒形成于所述键合薄膜之上，从而避免对所述键合薄膜的切割，节省了工艺步骤，并节省了键合薄膜，同时提高了第二基底的可用面积。
为使本发明的内容更加清楚易懂，以下结合说明书附图，对本发明的内容做进一步说明。当然本发明并不局限于该具体实施例，本领域的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。
显然，所描述的实施例仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。其次，本发明利用示意图进行了详细的表述，在详述本发明实例时，为了便于说明，示意图不依照一般比例局部放大，不应对此作为本发明的限定。
请参考图2，其为本发明一实施例所提供的半导体器件的制作方法的流程图。如图2所示，本发明提供一种半导体器件的制作方法，包括以下步骤：
步骤S100：提供第一基底，并在所述第一基底上形成多个对位标记；
步骤S200：切割所述第一基底，以形成多个用于对位的对位晶粒，每个所述对位晶粒包括切割后的第一基底以及形成于所述切割后的第一基底上的至少一个对位标记；
步骤S300：提供一需要对位的第二基底，并在所述第二基底上形成键合薄膜；
步骤S400：采用晶粒贴附工艺将所述对位晶粒贴附于所述第二基底的对位区域的所述键合薄膜上。
图3～5为本发明一实施例所提供的半导体器件的制作方法的各步骤结构示意图，下文将结合图3～5详细说明本发明提出的半导体器件的制作方法。
首先，提供一第一基底100。所述第一基底100为半导体材料基底，所述第一基底100可以为硅基底，也可以是锗、锗硅、砷化镓基底或绝缘体上硅基底，本领域技术人员可以根据需要选择第一基底100的材料，因此第一基底100的类型不应限制本发明的保护范围。所述第一基底100例如为平板状结构，进一步的，所述第一基底100的俯视形状可以为圆形、矩形或其他形状，本发明不对所述第一基底100的形状进行特别限定。本实施例中，所述第一基底100为硅基底，所述第一基底100的形状为圆形。所述第一基底100主要用于承载对位标记，后续被切割形成包含对位标记的对位晶粒以用于对位，其上并不需要形成任何的半导体器件结构。
接着，在所述第一基底100上形成多个对位标记200，形成如图3所示的结构。具体的，可以先在所述第一基底100上形成由不透光材料所形成的遮光层，例如，可采用PVD(Physical Vapor Deposition，物理气相沉积)等方法在所述第一基底100上形成由所述不透光材料所形成的遮光层。其中，所述不透光材料(即所述遮光层)通常可以为金属材料，如可以为铝层、钨层、铬层，所述不透光材料(即所述遮光层)也可以是金属化合物导电层。然后在所述遮光层上形成第一光刻胶层，并利用掩膜板对所述第一光刻胶层进行曝光与显影以形成图形化的第一光刻胶层，再以图形化的第一光刻胶层为掩膜对所述遮光层进行刻蚀，以在所述第一基底100上形成多个对位标记200。最后，可以通过灰化工艺去除图形化的所述第一光刻胶层。
在一实施例中，在形成所述对位标记200之前或之后，还可以在所述第一基底100上形成切割道(未图示)，以方便后续对所述第一基底100的切割。具体的，在所述第一基底100上形成第二光刻胶层，利用掩膜板对所述第二光刻胶层进行曝光与显影以形成图形化的第二光刻胶层，暴露出切割道区域内的所述第一基底100。接着，以图形化的第二光刻胶层为掩膜对所述第一基底100进行刻蚀，以形成凹槽，所述凹槽即为切割道。最后，可以通过灰化工艺去除图形化的所述第二光刻胶层。
在另一实施例中，也可以在形成所述对位标记200的过程中形成所述切割道，即所述切割道与所述对位标记200在同一工艺过程中形成。具体的，利用掩膜板对所述第一光刻胶层进行曝光与显影以形成图形化的第一光刻胶层，图形化的所述第一光刻胶层不仅暴露出预定形成所述对位标记的区域，还暴露出切割道区域。接着，以图形化的所述第一光刻胶层为掩膜对所述遮光层进行刻蚀，刻蚀预定形成对位标记的区域内的所述遮光层，以在所述第一基底100上形成多个对位标记200，同时刻蚀切割道区域内的所述遮光层，形成凹槽以构成切割道。最后，通过灰化工艺去除图形化的所述的第一光刻胶层。
这些对位标记200的形状可以相同，也可以不同。优选方案中，可以用一张掩模板形成多个形状不同的对位标记200，由此可以减少制作掩模板的成本，也有利于简化工艺。
所述对位标记的形状可以是十字型、米字型、圆形、椭圆形、长方形、正方形中的一种或多种的任意组合。请参看图6a所示，所述对位标记200的形状可以为十字型，其中，该十字型的横条和竖条的尺寸优选是相同的。请参考图6b所示，所述对位标记200的形状也可以为米字型，即为十字型与椭圆形的组合，其中，该十字型的横条和竖条的尺寸优选是相同的，以及，该米字型中的四个椭圆形的尺寸亦优选是相同的。请参考图6c所示，所述对位标记200的形状为圆形。请参考图6d所示，所述对位标记200的形状为正方形与圆形的组合，例如是一个正方形中均匀分布四个尺寸相同的圆形。以上结合图6a-6d介绍了几种形状的标记，在具体实施例时并不限于上述举例，所述对位标记200可以是同一种形状多种数量的组合，也可以是不同形状的组合。
所述对位标记200的最大尺寸介于0.5mm*0.5mm～10mm*10mm之间，例如，当所述对位标记200为如图6a所示的形状时，十字型中横条与竖条的尺寸均介于0.5mm*0.5mm～10mm*10mm之间。当所述对位标记200为如图6d所示的形状时，正方形的尺寸介于0.5mm*0.5mm～10mm*10mm之间。
所述对比标记200均匀分布于所述第一基底100上，以便于后续对所述第一基底100的切割。在其他实施例中，所述第一基底100上，也可以将不同形状的所述对位标记200进行排版，最大程度的利用所述第一基底100，当然，要以后续可以切割所述第一基底100以分离相邻所述对位标记200为前提。
在所述第一基底100上形成多个对位标记200之后，切割所述第一基底100，以形成多个用于对位的对位晶粒300，每个所述对位晶粒300包括切割后的第一基底100以及形成于所述切割后的第一基底100上的至少一个对位标记200。其中，每一对位晶粒300包含至少一个对位标记200，作为优选实施例，每一对位晶粒300中包含一个对位标记200，具体如图4所示。切割后的所述第一基底100的形状例如是方形，所述对位标记200的形状例如是十字形。
接着，提供一需要对位的第二基底400，所述第二基底400可以为硅基底，也可以是锗、锗硅、砷化镓基底或绝缘体上硅基底。本领域技术人员可以根据需要选择第二基底，因此第二基底的类型不应限制本发明的保护范围。优选的，所述第二基底400为硅基底。所述第二基底400可以是需要完成对位的任意基底，在所述第二基底400上可以形成有任意的半导体器件，例如可以包括存储器、逻辑电路、功率器件、双极器件、单独的MOS晶体管、微机电系统(MEMS)等有源器件，甚至也可以包括发光二极管等光电器件，其也可以包括无源器件，例如电阻、电容等，本发明对此不做限定。当然，所述第二基底400也可以是裸基底，后续完成对位与键合之后，可以剥离并重复使用。
然后，如图5所示，在所述第二基底400上形成键合薄膜500。可以采用滚压、旋涂、喷涂、印刷、非旋转涂覆、热压、真空压合、浸泡、压力贴合等方法在所述第二基底400上形成键合薄膜500。所述键合薄膜500可以为临时键合薄膜，例如可以为热塑或热固型有机材料，也可以是含有Cu(铜)、Ni(镍)、Cr(铬)、Co(钴)等成分的无机材料，可以通过加热、机械、化学、激光、冷冻等方式拆除。所述键合薄膜500也可以为永久键合薄膜，例如可以为粘片膜(Die Attach Film，DAF)或干膜(dry film)。所述粘片膜例如可以是树脂胶，特别是高导热的树脂胶，以起到粘接作用。所述干膜是一种高分子的化合物，它通过紫外线的照射后能够产生一种聚合反应形成一种稳定的物质附着于所述第二基底400的待键合表面，以起到粘接作用。
接着，请继续参考图5所示，采用晶粒贴附(die attach)工艺将所述对位晶粒300贴附于所述第二基底400的对位区域的所述键合薄膜500上。本实施例中，所述晶粒贴附工艺包括：将所述对位晶粒300放置于所述第二基底400的对位区域的所述键合薄膜500上并施加压力完成贴附。在贴附过程中，施加的压力为0.1N～5N，施加压力时的温度为23℃～80℃，施加压力的时间为0.1s～5s，以使所述对位晶粒300完全贴附于所述第二基底400的所述键合薄膜500上，提高贴附的成功率。
所述第二基底400上设置有至少两个对位区域，优选为两个对位区域，两个所述对位区域位于所述第二基底400的相对两侧。每个所述对位晶粒300贴附于一个对位区域内，较佳方案中，所述对位晶粒300的贴附精度小于等于3μm。所述贴附精度是指实际贴附位置相对于理想贴附位置的偏移量，从而可以保证所述对位晶粒300精确的贴附于所述对位区域内，以完成所述的第二基底400与后续基底的对位，使得对位精度提高，以提高半导体器件的性能。
在一实施例中，还包括：将所述第二基底400贴附有所述对位晶粒300的一面与一第三基底进行对位与键合。利用所述对位晶粒300完成所述第二基底400与所述第三基底的对位，利用所述键合薄膜500完成所述第二基底400与所述第三基底的键合。所述键合可以是临时键合与永久键合，若是临时键合，则所述第二基底400能够重复使用。即完成对位与临时键合，并完成后续工艺制程后，将所述第二基底400与所述第三基底分离，并剥离所述第二基底400上剩余的键合薄膜500与对位晶粒300，然后可以在所述第二基底上再次形成键合薄膜并贴附对位晶粒以再次进行对位与键合。
所述第三基底可以是以下所提到的半导体材料中的至少一种：Si、Ge、SiGe、SiC、SiGeC、InAs、GaAs、InP、InGaAs或者其它III/V化合物半导体，还包括这些半导体构成的多层结构等，或者为绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。所述第三基底为需要完成对位与键合的基底，所述第三基底上可以形成有任意的半导体器件，所述第三基底也可以为裸基底，本发明对此不作限定。
在另一实施例中，还包括：在所述第二基底400贴附有所述对位晶粒300的一面上粘贴芯片。利用所述对位晶粒300完成所述第二基底400与所述芯片底的对位，利用所述键合薄膜500完成所述第二基底400与所述芯片的粘贴。
将图1与图5进行比较可知，在图1中，键合薄膜30形成于所述对位标记20之上，需要对所述键合薄膜30进行切割，由此形成空白区域30’，而在图5中，对位晶粒300形成于所述键合薄膜500之上，并不需要对键合薄膜500进行切割，节省了工艺步骤与工艺时间，并节省了键合薄膜500，同时提高了第二基底400的可用面积。并且若所述键合为临时键合，针对图1所示的结构，承载晶圆10被剥离之后，若其上的对位标记20还保留在所述承载晶圆10上，则该承载晶圆10仅能用于相同类型的对位与键合，若其上的对位标记20被从承载晶圆10上剥离时，则需要在所述承载晶圆10上重新制作对位标记，即要么受限于对位与键合的类型，要么重新制作对位标记。而针对图5所示的结构，所述第二基底400被剥离之后，由于对位晶粒300形成于所述键合薄膜500之上，所述对位晶粒300同样会被剥离，则只需要在所述第二基底400上重新贴附对位晶粒300即可，并且，可以贴附具有不同形状的对位标记的对位晶粒300，即仅需要贴附对位晶粒300即可，并不受对位与键合的类型的限制，也无需增加制作对位标记的工艺步骤。因此，与图1所记载的方法相比，本实施例所提供的半导体器件的制作方法，提高了第二基底的利用率，并进一步节省了工艺步骤，降低了生产成本，提高了生产效率。
需要说明的是，在本发明实施例中，需要将包含有切割后的第一基底以及形成于所述切割后的第一基底上的对位标记的对位晶粒贴附于第二基底上，而现有技术是直接在对位基底上形成对位标记，本申请实施例中所述对位晶粒的厚度要大于现有技术中对位标记的厚度，因此，所述承载基底的厚度不应该太厚，否则所述对位晶粒的厚度太厚会对后续的对位造成影响，另一方面，所述承载基底的厚度也不应该太薄，否则会影响在其上形成对位标记的步骤。因此所述承载基底的厚度需要根据实际情况来确定。
综上所述，本发明实施例提供的半导体器件的制作方法中，提供一第一基底100，并在所述第一基底100上形成多个对位标记200，然后切割所述第一基底100，以形成多个用于对位的对位晶粒300，每个所述对位晶粒300包括切割后的第一基底100以及形成于所述切割后的第一基底100上的至少一个对位标记200，接着提供一需要对位的第二基底400，并在所述第二基底400上形成键合薄膜500；采用晶粒贴附工艺将所述对位晶粒300贴附于所述第二基底400的对位区域的所述键合薄膜500上。本发明先制作多个包含对位标记200的对位晶粒300，在第二基底400需要对位时，只需将对位晶粒300贴附于第二基底400上即可，并不需要每次都在第二基底400上采用掩模板制作对位标记，节省了工艺步骤，降低了生产成本，提高了生产效率。并且，在将对位晶粒300贴附于所述第二基底400之前，在所述第二基底400上形成键合薄膜500，对位晶粒300形成于所述键合薄膜500之上，从而避免对所述键合薄膜500的切割，节省了工艺步骤，并节省了键合薄膜500，同时提高了第二基底400的可用面积。
相应的，本发明还提供一种半导体器件，采用如上所述的方法制造而成，请参考图4与图5所示，所述半导体器件包括：
第二基底400，所述第二基底400上形成有键合薄膜500；
用于所述第二基底400对位的对位晶粒300，位于所述第二基底400的对位区域的所述键合薄膜500之上，所述对位晶粒300包含切割后的第一基底100以及形成于所述切割后的第一基底100上的至少一个对位标记200，所述切割后的第一基底100贴附于所述键合薄膜500上。
在图4与图5中，所述对位标记200的形状均采用十字型，所述对位标记200的形状还可以采用米字型、圆形、椭圆形、长方形、正方形中的一种或多种的任意组合。请参看图6a所示，所述对位标记200的形状可以为十字型，其中，该十字型的横条和竖条的尺寸优选是相同的。请参考图6b所示，所述对位标记200的形状也可以为米字型，即为十字型与椭圆形的组合，其中，该十字型的横条和竖条的尺寸优选是相同的，以及，该米字型中的四个椭圆形的尺寸亦优选是相同的。请参考图6c所示，所述对位标记200的形状为圆形。请参考图6d所示，所述对位标记200的形状为正方形与圆形的组合，例如是一个正方形中均匀分布四个尺寸相同的圆形。以上结合图6a-6d介绍了几种形状的标记，在具体实施例时并不限于上述举例，所述对位标记200可以是同一形状多种数量的组合，也可以是多种形状的组合。
所述对位标记200的最大尺寸介于0.5mm*0.5mm～10mm*10mm之间。例如，当所述对位标记200为如图6a所示的形状时，十字型中横条与竖条的尺寸均介于0.5mm*0.5mm～10mm*10mm之间。当所述对位标记200为如图6d所示的形状时，正方形的尺寸介于0.5mm*0.5mm～10mm*10mm之间。
进一步的，所述第一基底100为半导体材料基底，所述第一基底100可以为硅基底，也可以是锗、锗硅、砷化镓基底或绝缘体上硅基底，本领域技术人员可以根据需要选择第一基底100的材料，因此第一基底100的类型不应限制本发明的保护范围。本实施例中，所述第一基底100为硅基底。
所述第二基底400上设置有至少两个对位区域，两个所述对位区域位于所述的第二基底400的相对两侧。在图5中，所述第二基底400呈圆形，两个所述对位区域位于所述对位基底400的直径的任意两点上，两个所述对位晶粒30分别位于两个所述对位区域内。
进一步的，所述半导体器件还包括第三基底，所述第三基底与所述第二基底400贴附有所述对位晶粒300的一面对位键合。或者，所述半导体器件还包括芯片，粘贴于所述第二基底400贴附有所述对位晶粒300的一面上。
相应的，本发明还提供一种对位标记的制作方法，包括：提供半导体材料基底，在所述半导体材料基底上形成多个对位标记，所述多个对位标记遍布所述半导体材料基底。
具体的，在所述半导体材料基底上形成由不透光材料所形成的遮光层，例如，可采用PVD(Physical Vapor Deposition，物理气相沉积)等方法在所述半导体材料基底上形成由所述不透光材料所形成的遮光层。其中，所述不透光材料(即所述遮光层)通常可以为金属材料，如可以为铝层、钨层、铬层，所述不透光材料(即所述遮光层)也可以是金属化合物导电层。然后在所述遮光层上形成第一光刻胶层，并利用掩膜板对所述第一光刻胶层进行曝光与显影以形成图形化的第一光刻胶层，再以图形化的第一光刻胶层为掩膜对所述遮光层进行刻蚀，以在所述半导体材料基底上形成多个对位标记，所述多个对位标记遍布所述半导体材料基底。最后，可以通过灰化工艺去除图形化的所述第一光刻胶层。
在一实施例中，在形成所述对位标记之前或之后，还可以在所述半导体材料基底上形成切割道，以方便后续对所述半导体材料基底的切割。具体的，在所述半导体材料基底上形成第二光刻胶层，利用掩膜板对所述第二光刻胶层进行曝光与显影以形成图形化的第二光刻胶层，暴露出切割道区域内的所述半导体材料基底。接着，以图形化的第二光刻胶层为掩膜对所述半导体材料基底进行刻蚀，以形成凹槽，所述凹槽即为切割道。最后，可以通过灰化工艺去除图形化的所述第二光刻胶层。
在另一实施例中，也可以在形成所述对位标记的过程中形成所述切割道，即所述切割道与所述对位标记在同一工艺过程中形成。具体的，利用掩膜板对所述第一光刻胶层进行曝光与显影以形成图形化的第一光刻胶层，图形化的所述第一光刻胶层不仅暴露出预定形成所述对位标记的区域，还暴露出切割道区域。接着，以图形化的所述第一光刻胶层为掩膜对所述遮光层进行刻蚀，刻蚀预定形成对位标记的区域内的所述遮光层，以在所述半导体材料基底上形成多个对位标记，同时刻蚀切割道区域内的所述遮光层，形成凹槽以构成切割道。最后，通过灰化工艺去除图形化的所述的第一光刻胶层。
所述对位标记的制作方法还包括：形成多个对位标记后，切割所述半导体材料基底，以形成多个用于对位的对位晶粒。在后续需要进行对位与键合时，在需要对位键合的基底上形成键合薄膜之后，可以直接将所述对位晶粒贴附于所述基底的对位区域上，采用对位晶粒即可以完成基底的对位，并不需要每次都在基底上采用掩模板制作对位标记，节省了工艺步骤，降低了生产成本，提高了生产效率，并且由于对位晶粒位于所述键合薄膜上，可以避免对所述键合薄膜的切割，节省了工艺步骤，并节省了键合薄膜，同时提高了基底的可用面积。
综上所述，本发明提供的半导体器件及其制作方法、对位标记的制作方法中，先制作多个包含对位标记的对位晶粒，在第二基底需要对位时，只需将对位晶粒贴附于第二基底上即可，并不需要每次都在第二基底上采用掩模板制作对位标记，节省了工艺步骤，降低了生产成本，提高了生产效率。并且，在将对位晶粒贴附于所述第二基底之前，在所述第二基底上形成键合薄膜，对位晶粒形成于所述键合薄膜之上，从而避免对所述键合薄膜的切割，节省了工艺步骤，并节省了键合薄膜，同时提高了第二基底的可用面积。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (21)
1.一种半导体器件的制作方法，其特征在于，包括以下步骤：
提供第一基底，并在所述第一基底上形成多个对位标记；
切割所述第一基底，以形成多个用于对位的对位晶粒，每个所述对位晶粒包括切割后的第一基底以及形成于所述切割后的第一基底上的至少一个对位标记；
提供一需要对位的第二基底，并在所述第二基底上形成键合薄膜；
采用晶粒贴附工艺将所述对位晶粒贴附于所述第二基底的对位区域的所述键合薄膜上。
2.如权利要求1所述的半导体器件的制作方法，其特征在于，还包括：将所述第二基底贴附有所述对位晶粒的一面与一第三基底进行对位与键合。
3.如权利要求2所述的半导体器件的制作方法，其特征在于，所述键合为临时键合，所述第二基底与所述第三基底分离之后，能够再次在所述第二基底上形成键合薄膜并贴附对位晶粒以进行对位与键合。
4.如权利要求1所述的半导体器件的制作方法，其特征在于，还包括：在所述第二基底贴附有所述对位晶粒的一面上粘贴芯片。
5.如权利要求1所述的半导体器件的制作方法，其特征在于，所述晶粒贴附工艺包括：将所述对位晶粒放置于所述第二基底的对位区域的所述键合薄膜上并施加压力。
6.如权利要求5所述的半导体器件的制作方法，其特征在于，施加的压力为0.1N～5N，施加压力时的温度为23℃～80℃，施加压力的时间为0.1s～5s。
7.如权利要求1所述的半导体器件的制作方法，其特征在于，所述第一基底为半导体材料基底；所述键合薄膜的材料为：热塑或热固型有机材料，含有铜、镍、铬或钴成分的无机材料，粘片膜或干膜。
8.如权利要求1所述的半导体器件的制作方法，其特征在于，在所述第一基底上形成多个对位标记的方法包括：
依次形成遮光层与第一光刻胶层在所述第一基底上；
图形化所述第一光刻胶层；
以图形化的所述第一光刻胶层为掩膜，刻蚀所述遮光层，以形成多个对位标记；
去除图形化的所述第一光刻胶层。
9.如权利要求8所述的半导体器件的制作方法，其特征在于，切割道与所述对位标记在同一工艺过程中形成；刻蚀所述遮光层以形成多个对位标记的过程中，同时刻蚀切割道区域内的所述遮光层，形成凹槽以构成切割道。
10.如权利要求8所述的半导体器件的制作方法，其特征在于，在形成所述对位标记之前或之后，还包括：
形成第二光刻胶层在所述第一基底上；
图形化所述第二光刻胶层，暴露出切割道区域内的所述第一基底；
以图形化的所述第二光刻胶层为掩膜，刻蚀所述第一基底，形成凹槽以构成切割道；
去除图形化的所述第二光刻胶层。
11.如权利要求1所述的半导体器件的制作方法，其特征在于，所述第二基底上设置有至少两个对位区域，两个所述对位区域位于所述第二基底的相对两侧。
12.如权利要求1所述的半导体器件的制作方法，其特征在于，所述对位晶粒的贴附精度小于等于3μm。
13.如权利要求1所述的半导体器件的制作方法，其特征在于，所述对位标记的形状包含：十字型、米字型、圆形、椭圆形、长方形、正方形中的一种或多种。
14.如权利要求1所述的半导体器件的制作方法，其特征在于，所述对位标记的最大尺寸介于0.5mm*0.5mm～10mm*10mm之间。
15.一种半导体器件，其特征在于，包括：
第二基底，所述第二基底上形成有键合薄膜；
用于所述第二基底对位的对位晶粒，位于所述第二基底的对位区域的所述键合薄膜之上，所述对位晶粒包含切割后的第一基底以及形成于所述切割后的第一基底上的至少一个对位标记，所述切割后的第一基底贴附于所述键合薄膜上。
16.如权利要求15所述的半导体器件，其特征在于，所述第一基底为半导体材料基底；所述第二基底上设置有至少两个对位区域，两个所述对位区域位于所述第二基底的相对两侧。
17.如权利要求15所述的半导体器件，其特征在于，所述对位标记的形状包含：十字型、米字型、圆形、椭圆形、长方形、正方形中的一种或多种。
18.如权利要求17所述的半导体器件，其特征在于，所述对位标记的最大尺寸介于0.5mm*0.5mm～10mm*10mm之间。
19.一种对位标记的制作方法，其特征在于，包括：
提供半导体材料基底；
在所述半导体材料基底上形成多个对位标记，所述多个对位标记遍布所述半导体材料基底。
20.如权利要求19所述的对位标记的制作方法，其特征在于，还包括：形成多个对位标记后，切割所述半导体材料基底，以形成多个用于对位的对位晶粒。
21.如权利要求19所述的对位标记的制作方法，其特征在于，形成多个对位标记的方法包括：
依次形成遮光层与光刻胶层在所述半导体材料基底上；
图形化所述光刻胶层；
以图形化的所述光刻胶层为掩膜，刻蚀所述遮光层，以形成多个对位标记；
去除图形化的所述光刻胶层。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811384953.7A CN111199951B (zh) | 2018-11-20 | 2018-11-20 | 半导体器件及其制作方法、对位标记的制作方法 |
| PCT/CN2018/120714 WO2020103226A1 (zh) | 2018-11-20 | 2018-12-12 | 半导体器件及其制作方法、对位标记的制作方法 |
| US16/236,568 US11049816B2 (en) | 2018-11-20 | 2018-12-30 | Alignment mark and semiconductor device, and fabrication methods thereof |
| US17/330,767 US20210280527A1 (en) | 2018-11-20 | 2021-05-26 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811384953.7A CN111199951B (zh) | 2018-11-20 | 2018-11-20 | 半导体器件及其制作方法、对位标记的制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111199951A true CN111199951A (zh) | 2020-05-26 |
| CN111199951B CN111199951B (zh) | 2021-12-03 |
Family
ID=70747437
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811384953.7A Active CN111199951B (zh) | 2018-11-20 | 2018-11-20 | 半导体器件及其制作方法、对位标记的制作方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN111199951B (zh) |
| WO (1) | WO2020103226A1 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114236983A (zh) * | 2021-12-30 | 2022-03-25 | 北海惠科半导体科技有限公司 | 光刻机对位标记的制作方法及晶圆 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113451274B (zh) * | 2020-10-28 | 2022-08-05 | 重庆康佳光电技术研究院有限公司 | Led芯片组件、显示面板及制备方法 |
| CN113206033A (zh) * | 2021-04-29 | 2021-08-03 | 武汉新芯集成电路制造有限公司 | 晶圆键合方法、晶圆及晶圆键合结构 |
| CN115172192B (zh) * | 2022-09-09 | 2023-07-21 | 之江实验室 | 一种多芯粒晶圆级集成的混合键合方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070066044A1 (en) * | 2005-06-01 | 2007-03-22 | Yoshiyuki Abe | Semiconductor manufacturing method |
| CN101964338A (zh) * | 2009-07-24 | 2011-02-02 | 日月光半导体制造股份有限公司 | 半导体封装件、其制造方法及重布芯片封胶体 |
| US8496767B2 (en) * | 2009-02-25 | 2013-07-30 | Seiko Instruments Inc. | Anodic bonding method, anodic bonding jig and anodic bonding apparatus |
| CN203831940U (zh) * | 2014-05-23 | 2014-09-17 | 晋江市深沪键升印刷有限公司 | 一种柯式热转印商标标识的成型设备 |
| CN107093579A (zh) * | 2017-03-20 | 2017-08-25 | 通富微电子股份有限公司 | 半导体圆片级封装方法、器件及封装用刀具 |
| US20180233419A1 (en) * | 2017-02-15 | 2018-08-16 | United Microelectronics Corp. | Overlay mark and method for evaluating stability of semiconductor manufacturing process |
| CN108649142A (zh) * | 2018-04-19 | 2018-10-12 | 中芯集成电路（宁波）有限公司 | 一种掩膜版及其制造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007294575A (ja) * | 2006-04-24 | 2007-11-08 | Seiko Epson Corp | 半導体装置の製造方法 |
| CN102263039B (zh) * | 2010-05-24 | 2013-08-14 | 日月光半导体制造股份有限公司 | 晶粒总成的制造方法 |
| CN105244307B (zh) * | 2015-09-01 | 2017-10-27 | 华进半导体封装先导技术研发中心有限公司 | 扇出型封装结构的制作方法 |
-
2018
- 2018-11-20 CN CN201811384953.7A patent/CN111199951B/zh active Active
- 2018-12-12 WO PCT/CN2018/120714 patent/WO2020103226A1/zh active Application Filing
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070066044A1 (en) * | 2005-06-01 | 2007-03-22 | Yoshiyuki Abe | Semiconductor manufacturing method |
| US8496767B2 (en) * | 2009-02-25 | 2013-07-30 | Seiko Instruments Inc. | Anodic bonding method, anodic bonding jig and anodic bonding apparatus |
| CN101964338A (zh) * | 2009-07-24 | 2011-02-02 | 日月光半导体制造股份有限公司 | 半导体封装件、其制造方法及重布芯片封胶体 |
| CN203831940U (zh) * | 2014-05-23 | 2014-09-17 | 晋江市深沪键升印刷有限公司 | 一种柯式热转印商标标识的成型设备 |
| US20180233419A1 (en) * | 2017-02-15 | 2018-08-16 | United Microelectronics Corp. | Overlay mark and method for evaluating stability of semiconductor manufacturing process |
| CN107093579A (zh) * | 2017-03-20 | 2017-08-25 | 通富微电子股份有限公司 | 半导体圆片级封装方法、器件及封装用刀具 |
| CN108649142A (zh) * | 2018-04-19 | 2018-10-12 | 中芯集成电路（宁波）有限公司 | 一种掩膜版及其制造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114236983A (zh) * | 2021-12-30 | 2022-03-25 | 北海惠科半导体科技有限公司 | 光刻机对位标记的制作方法及晶圆 |
| CN114236983B (zh) * | 2021-12-30 | 2024-03-22 | 北海惠科半导体科技有限公司 | 光刻机对位标记的制作方法及晶圆 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111199951B (zh) | 2021-12-03 |
| WO2020103226A1 (zh) | 2020-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111199951B (zh) | 半导体器件及其制作方法、对位标记的制作方法 | |
| CN105514038A (zh) | 切割半导体晶片的方法 | |
| US8383460B1 (en) | Method for fabricating through substrate vias in semiconductor substrate | |
| US7727818B2 (en) | Substrate process for an embedded component | |
| US8846499B2 (en) | Composite carrier structure | |
| US8637953B2 (en) | Wafer scale membrane for three-dimensional integrated circuit device fabrication | |
| TWI534999B (zh) | 影像感測晶片封裝體及其形成方法 | |
| TW201633491A (zh) | 標記一半導體封裝之方法 | |
| US8643070B2 (en) | Chip package and method for forming the same | |
| JP2002100588A (ja) | 半導体装置の製造方法 | |
| TWI509753B (zh) | 晶片封裝體及其形成方法 | |
| CN117374063A (zh) | 具微半导体结构的目标基板 | |
| CN107107600B (zh) | 设置便于组装的超小或超薄分立元件 | |
| CN104934374A (zh) | 电子管芯单体化方法 | |
| US20210280527A1 (en) | Semiconductor device | |
| US4980002A (en) | Method of fabricating a layered electronic assembly having compensation for chips of different thickness and different I/O lead offsets | |
| US10910342B2 (en) | Method for transferring and placing a semiconductor device on a substrate | |
| TWI808417B (zh) | 在基板系統之間轉移對準標記的方法和系統 | |
| US7192842B2 (en) | Method for bonding wafers | |
| JP5223215B2 (ja) | ウェハー構造体及びその製造方法 | |
| CN111834295A (zh) | 光学晶片封装体及其制造方法 | |
| US11329021B2 (en) | Method for fabricating a semiconductor device comprising a paste layer and semiconductor device | |
| CN112820655B (zh) | 半导体器件的封装方法 | |
| JP5948069B2 (ja) | 半導体素子の製造方法 | |
| CN111180382A (zh) | 一种晶圆级器件集成方法及集成结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |