CN108630157B - 显示装置以及驱动显示装置的方法 - Google Patents

显示装置以及驱动显示装置的方法 Download PDF

Info

Publication number
CN108630157B
CN108630157B CN201711381653.9A CN201711381653A CN108630157B CN 108630157 B CN108630157 B CN 108630157B CN 201711381653 A CN201711381653 A CN 201711381653A CN 108630157 B CN108630157 B CN 108630157B
Authority
CN
China
Prior art keywords
gate
voltage
signal
line
timing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711381653.9A
Other languages
English (en)
Other versions
CN108630157A (zh
Inventor
片奇铉
申升运
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN108630157A publication Critical patent/CN108630157A/zh
Application granted granted Critical
Publication of CN108630157B publication Critical patent/CN108630157B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/13606—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit having means for reducing parasitic capacitance
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/15—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on an electrochromic effect
    • G02F1/163—Operation of electrochromic cells, e.g. electrodeposition cells; Circuit arrangements therefor
    • G02F2001/1635—Operation of electrochromic cells, e.g. electrodeposition cells; Circuit arrangements therefor the pixel comprises active switching elements, e.g. TFT
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/36—Micro- or nanomaterials
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0219—Reducing feedthrough effects in active matrix panels, i.e. voltage changes on the scan electrode influencing the pixel voltage due to capacitive coupling
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0257—Reduction of after-image effects

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Abstract

公开了显示装置和驱动显示装置的方法，显示装置包括显示面板、数据驱动部和栅极驱动部。栅极驱动部分别向栅极线输出栅极信号，使栅极信号从第一栅极截止电压增加至栅极导通电压，使栅极信号从栅极导通电压降低至第一栅极截止电压，使栅极信号在栅极线中的P条栅极线被驱动的P个(P为自然数)水平时间期间以比栅极信号从栅极导通电压降低至第一栅极截止电压的斜率小的斜率从第一栅极截止电压降低至第二栅极截止电压，以及使栅极信号从第二栅极截止电压增加至第一栅极截止电压。

Description

显示装置以及驱动显示装置的方法
技术领域
本发明的示例性实施方式涉及图像显示器，并且更具体地涉及显示装置和驱动显示装置的方法。
背景技术
显示装置包括显示面板和显示面板驱动装置。
显示面板包括栅极线、数据线和由栅极线和数据线限定的像素。像素包括薄膜晶体管(“TFT”)、液晶电容器和存储电容器。TFT电连接到栅极线和数据线。液晶电容器和存储电容器还电连接到TFT。
显示面板驱动装置包括栅极驱动部和数据驱动部。栅极驱动部向栅极线输出栅极信号。数据驱动部向数据线输出数据信号。
当栅极信号从栅极截止电压增加至栅极导通电压时，数据信号作为像素电压充电至像素。
发明内容
当栅极信号从栅极导通电压降低至栅极截止电压时，数据信号由于跳变电压而降低，并且因此充电至像素的数据信号的充电速率降低。因此，在显示面板上显示的图像的显示质量降低。
本发明的示例性实施方式提供了能够改善显示质量的显示装置。
本发明的示例性实施方式还提供了驱动上述显示装置的方法。
根据本发明的示例性实施方式，显示装置包括显示面板、数据驱动部和栅极驱动部。显示面板显示图像，并且包括栅极线、数据线和像素。数据驱动部分别向数据线输出数据信号。栅极驱动部将多个栅极信号分别输出至栅极线、使所述多个栅极信号中的栅极信号从第一栅极截止电压增加至栅极导通电压、使所述栅极信号从栅极导通电压降低至第一栅极截止电压、使所述栅极信号在栅极线中的P条栅极线被驱动的P个(P为自然数)水平时间期间以比栅极信号从栅极导通电压降低至第一栅极截止电压的斜率小的斜率从第一栅极截止电压降低至第二栅极截止电压、以及使所述栅极信号从第二栅极截止电压增加至第一栅极截止电压。
在示例性实施方式中，栅极驱动部可在栅极线中的两条栅极线被驱动的两个水平时间期间使栅极信号从第一栅极截止电压降低至第二栅极截止电压。
在示例性实施方式中，栅极线可包括第N(N为等于或大于2的自然数)栅极线和第(N-1)栅极线，并且显示面板还可包括薄膜晶体管(“TFT”)、液晶电容器和存储电容器，其中，薄膜晶体管(“TFT”)电连接到数据线和第N栅极线，液晶电容器电连接到TFT，存储电容器电连接到TFT和第(N-1)栅极线。
在示例性实施方式中，栅极驱动部可包括跳变补偿部，跳变补偿部响应于第一栅极控制信号、第二栅极控制信号和第三栅极控制信号依照栅极导通电压、第一栅极截止电压和第二栅极截止电压控制多个栅极信号中的栅极信号。
在示例性实施方式中，跳变补偿部可包括第一开关、第二开关、可变电阻器和第三开关，其中，第一开关设置在栅极线和施加有栅极导通电压的栅极导通电压线之间，并且响应于第一栅极控制信号使栅极线电连接到栅极导通电压线或使栅极线与栅极导通电压线电断开，第二开关设置在栅极线和施加有第一栅极截止电压的第一栅极截止电压线之间，并且响应于第二栅极控制信号使栅极线电连接到第一栅极截止电压线或使栅极线与第一栅极截止电压线电断开，可变电阻器设置在栅极线和施加有第二栅极截止电压的第二栅极截止电压线之间，第三开关设置在可变电阻器和栅极线之间，并且响应于第三栅极控制信号使可变电阻器电连接到栅极线或使可变电阻器与栅极线电断开。
在示例性实施方式中，在第一时间周期期间，第一栅极控制信号可激活，第二栅极控制信号可失效，并且第三栅极控制信号可失效，在第一时间周期之后的第二时间周期期间，第一栅极控制信号可失效，第二栅极控制信号可激活，并且第三栅极控制信号可失效，在第二时间周期之后的第三时间周期期间，第一栅极控制信号可失效，第二栅极控制信号可失效，并且第三栅极控制信号可激活，以及在第三时间周期之后的第四时间周期期间，第一栅极控制信号可失效，第二栅极控制信号可激活，并且第三栅极控制信号可失效。
在示例性实施方式中，在第一时间周期期间，栅极信号可对应于栅极导通电压，在第二时间周期期间，栅极信号可对应于第一栅极截止电压，在对应于P个水平时间的第三时间周期期间，栅极信号可从第一栅极截止电压降低至第二栅极截止电压，并且在第四时间周期期间，栅极信号可对应于第一栅极截止电压。
在示例性实施方式中，跳变补偿部可包括第一开关、第二开关、低通滤波器和第三开关，其中，第一开关设置在栅极线和施加有栅极导通电压的栅极导通电压线之间，并且响应于第一栅极控制信号使栅极线电连接到栅极导通电压线或使栅极线与栅极导通电压线电断开，第二开关设置在栅极线和施加有第一栅极截止电压的第一栅极截止电压线之间，并且响应于第二栅极控制信号使栅极线电连接到第一栅极截止电压线或使栅极线与第一栅极截止电压线电断开，低通滤波器设置在栅极线和施加有第二栅极截止电压的第二栅极截止电压线之间，第三开关设置在栅极线和低通滤波器之间，并且响应于第三栅极控制信号使栅极线电连接到低通滤波器或使栅极线与低通滤波器电断开。
在示例性实施方式中，所述多个栅极信号可包括施加到第N栅极线的第N栅极信号和施加到第(N-1)栅极线的第(N-1)栅极信号，在第一时序处，第(N-1)栅极信号可从第一栅极截止电压增加至栅极导通电压，在第一时序之后的第二时序处，第(N-1)栅极信号可从栅极导通电压降低至第一栅极截止电压，并且第N栅极信号可从第一栅极截止电压增加至栅极导通电压，在第二时序之后的第三时序处，第N栅极信号可从栅极导通电压降低至第一栅极截止电压，在与第二时序和在第三时序之后的第四时序之间的时间对应的两个水平时间期间，第(N-1)栅极信号可从第一栅极截止电压降低至第二栅极截止电压，在第四时序处，第(N-1)栅极信号可从第二栅极截止电压增加至第一栅极截止电压，在与第三时序和在第四时序之后的第五时序之间的时间对应的两个水平时间期间，第N栅极信号可从第一栅极截止电压降低至第二栅极截止电压，以及在第五时序处，第N栅极信号可从第二栅极截止电压增加至第一栅极截止电压。
在示例性实施方式中，在第二时序处，充电在显示面板的像素中的像素电压可从第一电平增加至第二电平，在第三时序处，可由于跳变电压而从第二电平降低至第一电平和第二电平之间的第三电平，在第四时序处，可通过第一跳变补偿电压从第三电平增加至第三电平和第二电平之间的第四电平，以及在第五时序处，可通过第二跳变补偿电压从第四电平增加至第二电平。
在示例性实施方式中，第一跳变补偿电压可通过
Figure BDA0001515751620000041
来计算(‘Vkb_C1’可表示第一跳变补偿电压，‘Clc’可表示液晶电容器的电容，‘Cst’可表示存储电容器的电容，‘Cgd’可表示TFT的栅极电极和漏极电极之间的电容，‘Cds’可表示TFT的漏极电极和源极电极之间的电容，‘VOFF2’可表示第二栅极截止电压，并且‘VOFF1’可表示第一栅极截止电压)。
在示例性实施方式中，第二跳变补偿电压可通过
Figure BDA0001515751620000042
来计算(‘Vkb_C2’可表示第二跳变补偿电压，‘Clc’可表示液晶电容器的电容，‘Cst’可表示存储电容器的电容，‘Cgd’可表示TFT的栅极电极和漏极电极之间的电容，‘Cds’可表示TFT的漏极电极和源极电极之间的电容，‘VOFF2’可表示第二栅极截止电压，并且‘VOFF1’可表示第一栅极截止电压。)
在示例性实施方式中，跳变补偿部可包括第一开关、第二开关、电流源和第三开关，其中，第一开关设置在栅极线和施加有栅极导通电压的栅极导通电压线之间，并且响应于第一栅极控制信号使栅极线电连接到栅极导通电压线或使栅极线与栅极导通电压线电断开，第二开关设置在栅极线和施加有第一栅极截止电压的第一栅极截止电压线之间，并且响应于第二栅极控制信号使栅极线电连接到第一栅极截止电压线或使栅极线与第一栅极截止电压线电断开，电流源设置在栅极线和施加有接地电压的接地电压端子之间，第三开关设置在栅极线和电流源之间，并且响应于第三栅极控制信号使栅极线电连接到电流源或使栅极线与电流源电断开。
在示例性实施方式中，在第一时间周期期间，第一栅极控制信号可激活，第二栅极控制信号可失效，并且第三栅极控制信号可失效，在第一时间周期之后的第二时间周期期间，第一栅极控制信号可失效，第二栅极控制信号可激活，并且第三栅极控制信号可激活，以及在第二时间周期之后的第三时间周期期间，第一栅极控制信号可失效，第二栅极控制信号可激活，并且第三栅极控制信号可失效。
在示例性实施方式中，在第一时间周期期间，栅极信号可对应于栅极导通电压，在对应于P个水平时间的第二时间周期期间，栅极信号可从第一栅极截止电压降低至第二栅极截止电压，以及在第三时间周期期间，栅极信号可对应于第一栅极截止电压。
在示例性实施方式中，第二栅极截止电压可根据电流源的电流和第二栅极控制信号的脉冲宽度确定。
根据本发明的示例性实施方式，驱动显示装置的方法包括：向显示图像并且包括栅极线、数据线和像素的显示面板的数据线输出数据信号，其中，栅极线包括第(N-1)栅极线和第N栅极线(N为等于或大于2的自然数)；使施加到第(N-1)栅极线的第(N-1)栅极信号从第一栅极截止电压增加至栅极导通电压；使第(N-1)栅极信号从栅极导通电压降低至第一栅极截止电压；使施加到第N栅极线的第N栅极信号从第一栅极截止电压增加至栅极导通电压；使第N栅极信号从栅极导通电压降低至第一栅极截止电压；使第(N-1)栅极信号在P条栅极线被驱动的P个(P为自然数)水平时间期间以比第(N-1)栅极信号从栅极导通电压降低至第一栅极截止电压的斜率小的斜率从第一栅极截止电压降低至第二栅极截止电压；使第(N-1)栅极信号从第二栅极截止电压增加至第一栅极截止电压；使第N栅极信号在P个水平时间期间以比第N栅极信号从栅极导通电压降低至第一栅极截止电压的斜率小的斜率从第一栅极截止电压降低至第二栅极截止电压；使第N栅极信号从第二栅极截止电压增加至第一栅极截止电压。
在示例性实施方式中，使第(N-1)栅极信号从第一栅极截止电压降低至第二栅极截止电压可包括使第(N-1)栅极信号在栅极线中的两条栅极线被驱动的两个水平时间期间从第一栅极截止电压降低至第二栅极截止电压，以及使第N栅极信号从第一栅极截止电压降低至第二栅极截止电压可包括使第N栅极信号在栅极线中的两条栅极线被驱动的两个水平时间期间从第一栅极截止电压降低至第二栅极截止电压。
在示例性实施方式中，使第(N-1)栅极信号从第一栅极截止电压增加至栅极导通电压可包括使第(N-1)栅极信号在第一时序处从第一栅极截止电压增加至栅极导通电压，使第(N-1)栅极信号从栅极导通电压降低至第一栅极截止电压可包括使第(N-1)栅极信号在第一时序之后的第二时序处从栅极导通电压降低至第一栅极截止电压，使第N栅极信号从第一栅极截止电压增加至栅极导通电压可包括使第N栅极信号在第二时序处从第一栅极截止电压增加至栅极导通电压，使第N栅极信号从栅极导通电压降低至第一栅极截止电压可包括使第N栅极信号在第二时序之后的第三时序处从栅极导通电压降低至第一栅极截止电压，使第(N-1)栅极信号从第一栅极截止电压降低至第二栅极截止电压可包括使第(N-1)栅极信号在与第二时序和在第三时序之后的第四时序之间的时间对应的两个水平时间期间从第一栅极截止电压降低至第二栅极截止电压，使第(N-1)栅极信号从第二栅极截止电压增加至第一栅极截止电压可包括在第四时序处使第(N-1)栅极信号从第二栅极截止电压增加至第一栅极截止电压，使第N栅极信号从第一栅极截止电压降低至第二栅极截止电压可包括使第N栅极信号在与第三时序和在第四时序之后的第五时序之间的时间对应的两个水平时间期间从第一栅极截止电压降低至第二栅极截止电压，以及使第N栅极信号从第二栅极截止电压增加至第一栅极截止电压可包括使第N栅极信号在第五时序处从第二栅极截止电压增加至第一栅极截止电压。
在示例性实施方式中，充电在显示面板的像素中的像素电压可在第二时序处从第一电平增加至第二电平，可在第三时序处由于跳变电压而从第二电平降低至第一电平和第二电平之间的第三电平，可在第四时序处通过第一跳变补偿电压从第三电平增加至第三电平和第二电平之间的第四电平，以及可在第五时序处通过第二跳变补偿电压从第四电平增加至第二电平。
根据本发明，由于跳变电压而降低的像素电压可通过第一跳变补偿电压和第二跳变补偿电压补偿。因此可防止像素的充电速率降低，并且因此可改善显示装置的显示质量。
附图说明
通过参考附图详细描述本发明的示例性实施方式，本发明的以上及其他特征和优点将变得更显而易见，在附图中：
图1是示出根据本发明的显示装置的示例性实施方式的框图；
图2是示出图1的像素的电路图；
图3是示出图1的跳变补偿部的电路图；
图4是示出图3的栅极信号、第一栅极控制信号、第二栅极控制信号和第三栅极控制信号的时序图；
图5是示出通过图1的显示装置施加到图2的第(N-1)栅极线的第(N-1)栅极信号、施加到图2的第N栅极线的第N栅极信号和在图2的像素中充电的像素电压的时序图；
图6A是示出用于描述图5的跳变电压的图2的像素的电路图；
图6B是示出用于描述图5的第一跳变补偿电压的图2的像素的电路图；
图6C是示出用于描述图5的第二跳变补偿电压的图2的像素的电路图；
图7是示出驱动图1的显示装置的方法的流程图；
图8是示出根据本发明的跳变补偿部的示例性实施方式的电路图；
图9是示出根据本发明的显示装置的示例性实施方式的框图；
图10是示出图9的跳变补偿部的电路图；
图11是示出图10的栅极信号、第一栅极控制信号、第二栅极控制信号和第三栅极控制信号的时序图；
图12是示出通过图9的显示装置施加到图2的第(N-1)栅极线的第(N-1)栅极信号、施加到图2的第N栅极线的第N栅极信号和在图2的像素中充电的像素电压的时序图；
图13是示出根据本发明的像素的示例性实施方式的电路图；
图14是示出施加到图13的第N栅极线的第N栅极信号和在图13的像素中充电的像素电压的时序图；
图15A是示出用于描述图14的跳变电压的图13的像素的电路图；
图15B是示出用于描述图14的跳变补偿电压的图13的像素的电路图；
图16是示出驱动包括图13的像素的显示装置的方法的流程图；以及
图17是示出根据本发明的第N栅极信号和像素电压的示例性实施方式的时序图。
具体实施方式
在下文中，本发明将参考附图进行详细说明。然而，本发明可以以许多不同的形式体现，并且不应被解释为限于本文阐述的实施方式。更确切地说，提供这些实施方式使得本发明将是彻底的和完整的，并且将向本领域的技术人员充分地传达本发明的范围。在全文中，相同的附图标记指代相同的元件。
将理解的是，当元件被称为在另一元件“上”时，元件可以直接地在另一元件上或中间元件可在所述元件之间。与此相反，当元件被称为“直接”在另一元件“上”时，不存在中间元件。
将理解的是，虽然术语“第一”、“第二”、“第三”等可在本文中使用来描述多种元件、组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部分不应由这些术语限制。这些术语仅用来区分一个元件、组件、区域、层或部分与另一元件、组件、区域、层或部分。因此，在不偏离本文的教导的情况下，下文讨论的“第一元件”、“第一部件”、“第一区域”、“第一层”、或“第一部分”可被称为第二元件、第二部件、第二区域、第二层、或第二部分。
本文使用的术语仅是用于描述特定实施方式的目的，并且不旨在限制。如本文中使用的，除非上下文清楚地另有指示，否则单数形式“一(a)”、“一(an)”、和“该(the)”旨在包括复数形式，复数形式包括“至少一个”。“或”意味着“和/或”。如本文中使用的，术语“和/或”包括相关列出项目中的一个或多个的任一和所有组合。还将理解的是，当在本说明书中使用时，术语“包含”和/或“包含有”、或“包括”和/或“包括有”表示所述特征、区域、整体、步骤、操作、元件和/或组件的存在，但是不排除一个或多个其他特征、区域、整体、步骤、操作、元件、组件、和/或它们的组合的存在或添加。
此外，诸如“下部”或“底部”和“上部”或“顶部”的相对术语可在本文中使用来描述如附图中示出的一个元件与另一元件的关系。将理解的是，除了附图中描绘的定向外，相对术语旨在包含设备的不同定向。在示例性实施方式中，当附图中的一幅附图中的设备翻转时，描述为在其他元件的“下部”侧上的元件将被定向在该其他元件的“上部”侧上。因此，根据附图的具体定向，示例性术语“下部”可以包含“下部”和“上部”两个定向。类似地，当附图中的一幅附图中的设备翻转时，描述为在其他元件“下方”或“下面”的元件将被定向在该其他元件的“上方”。因此，示例性术语“下方”或“下面”可以包含上方和下方两个定向。
考虑到所讨论的测量和与具体数量的测量相关的误差(例如，测量系统的限制)，如本文中使用的“约”或“近似”包括处于如由本领域普通技术人员确定的具体值的偏差的可接受范围内的所述值和平均值。例如，“约”可以意味着在一个或多个标准偏差内，或在所述值的±30％、20％、10％、5％内。
除非另有限定，否则本文使用的所有术语(包括技术术语和科学术语)具有与本发明所属技术领域的普通技术人员的通常理解相同的含义。还将理解的是，除非在本文中明确地如此限定，否则术语(诸如在常用词典中限定的术语)应被解释为具有与其在相关领域和本发明的语境中的含义一致的含义，并且将不以理想化或过度正式的含义进行解释。
示例性实施方式在本文中参考剖视图进行描述，其中，所述剖视图是理想化实施方式的示意图。因此，由于例如制造技术和/或公差引起的图例的形状的变化是将被预期到的。因此，本文描述的实施方式不应被解释为限于如本文示出的区域的具体形状，而是将包括例如由制造引起的形状的偏差。在示例性实施方式中，示出或描述为平坦的区域通常可具有粗糙的和/或非线性的特征。此外，示出的锐角可为圆化的。因此，附图中示出的区域本质上是示意性的，并且它们的形状不旨在示出区域的精确形状，并且不旨在限制权利要求的范围。
图1是示出根据本发明的示例性实施方式的显示装置的框图。
参考图1，根据示出的示例性实施方式的显示装置100包括显示面板110、栅极驱动部130、数据驱动部140、时序控制部150、电压提供部160和光源部170。
显示面板110从数据驱动部140接收数据信号DS来显示图像。显示面板110包括第一至第K栅极线GL1、GL2、…、GL(K-1)和GLK、数据线DL和像素120。第一至第K栅极线GL1、GL2、…、GL(K-1)和GLK在第一方向D1上延伸，并且布置在基本上垂直于第一方向D1的第二方向D2上。数据线DL在第二方向D2上延伸，并且布置在第一方向D1上。在这里，第一方向D1可平行于显示面板110的长边，并且第二方向D2可平行于显示面板110的短边。在示例性实施方式中，例如，显示面板110可为包括液晶的液晶显示面板。在另一示例性实施方式中，例如，显示面板110可为包括量子点的量子点显示面板。
图2是示出图1的像素120的电路图。
参考图1和图2，像素120中的每个由第一至第K栅极线GL1、GL2、…、GL(K-1)和GLK中的每条栅极线和数据线DL中的每条数据线限定。像素120中的每个设置在第(N-1)栅极线GL(N-1)和第N栅极线GLN之间(N为等于或大于2的自然数)。在示例性实施方式中，例如当N为2时，第一至第K栅极线GL1、GL2、…、GL(K-1)和GLK中的第一栅极线GL1可为第(N-1)栅极线GL(N-1)，并且第一至第K栅极线GL1、GL2、…、GL(K-1)和GLK中的第二栅极线GL2可为第N栅极线GLN。以相同的方式，例如当N为K时，第一至第K栅极线GL1、GL2、…、GL(K-1)和GLK中的第(K-1)栅极线GL(K-1)可为第(N-1)栅极线GL(N-1)，并且第一至第K栅极线GL1、GL2、…、GL(K-1)和GLK中的第K栅极线GLK可为第N栅极线GLN。
像素120可包括TFT 121、液晶电容器123和存储电容器125。TFT 121电连接到第N栅极线GLN和数据线DL。具体地，TFT 121包括电连接到第N栅极线GLN的栅极电极、电连接到数据线DL的源极电极和电连接到液晶电容器123以及存储电容器125的漏极电极。液晶电容器123电连接到TFT 121。具体地，液晶电容器123电连接到TFT 121的漏极电极。存储电容器125电连接在TFT 121和第(N-1)栅极线GL(N-1)之间。具体地，存储电容器125的第一端子电连接到TFT 121的漏极电极和液晶电容器123，并且存储电容器125的第二端子电连接到第(N-1)栅极线GL(N-1)。因此，第(N-1)栅极线GL(N-1)可用作存储电极。
返回参考图1，栅极驱动部130、数据驱动部140和时序控制部150可限定为用于驱动显示面板110的显示面板驱动装置。
栅极驱动部130响应于从时序控制部150提供的垂直开始信号STV和第一时钟信号CLK1产生第一至第K栅极信号GS1、GS2、…、GS(K-1)和GSK，并分别向第一至第K栅极线GL1、GL2、…、GL(K-1)和GLK输出第一至第K栅极信号GS1、GS2、…、GS(K-1)和GSK。在示例性实施方式中，例如，栅极驱动部130可包括栅极驱动器或栅极驱动电路。
栅极驱动部130包括跳变补偿部200。跳变补偿部200可从电压提供部160接收栅极导通电压VON、第一栅极截止电压VOFF1和第二栅极截止电压VOFF2，并可使用栅极导通电压VON、第一栅极截止电压VOFF1和第二栅极截止电压VOFF2产生第一至第K栅极信号GS1、GS2、…、GS(K-1)和GSK中的每个。具体地，跳变补偿部200响应于第一栅极控制信号GCS1、第二栅极控制信号GCS2和第三栅极控制信号GCS3依照栅极导通电压VON、第一栅极截止电压VOFF1和第二栅极截止电压VOFF2控制第一至第K栅极信号GS1、GS2、…、GS(K-1)和GSK中的每个。
数据驱动部140从时序控制部150接收图像数据DATA、使用图像数据DATA产生数据信号DS、并且响应于从时序控制部150提供的水平开始信号STH和第二时钟信号CLK2向数据线DL输出数据信号DS。数据驱动部140可包括产生数据信号DS和向数据线DL输出数据信号DS的多个数据驱动集成电路141。在示例性实施方式中，例如，数据驱动部140可包括数据驱动器或数据驱动电路。
时序控制部150从外部接收输入图像数据IDATA和控制信号CON。在示例性实施方式中，例如，用于红色像素(R)、绿色像素(G)和蓝色像素(B)的输入图像数据IDATA(R、G、B)可施加到时序控制部150，但是本发明不限于此。在另一示例性实施方式中，输入图像数据IDATA可包括多种其他颜色图像数据。控制信号CON可包括水平同步信号Hsync、垂直同步信号Vsync和时钟信号CLK。时序控制部150使用水平同步信号Hsync产生水平开始信号STH并向数据驱动部140输出水平开始信号STH。此外，时序控制部150使用垂直同步信号Vsync产生垂直开始信号STV并向栅极驱动部130输出垂直开始信号STV。此外，时序控制部150使用时钟信号CLK产生第一时钟信号CLK1和第二时钟信号CLK2，向栅极驱动部130输出第一时钟信号CLK1，并向数据驱动部140输出第二时钟信号CLK2。在示例性实施方式中，例如，时序控制部150可包括时序控制器或时序控制电路。
电压提供部160产生栅极导通电压VON、第一栅极截止电压VOFF1和第二栅极截止电压VOFF2，并向栅极驱动部130输出栅极导通电压VON、第一栅极截止电压VOFF1和第二栅极截止电压VOFF2。
光源部170向显示面板110输出光L。在示例性实施方式中，例如，光源部170可包括产生光L的发光二极管(“LED”)。
图3是示出图1的跳变补偿部200的电路图。
参考图1和图3，跳变补偿部200可包括第一开关210、第二开关220、第三开关230和可变电阻器240。
从电压提供部160输出的栅极导通电压VON施加至栅极导通电压线VONL。从电压提供部160输出的第一栅极截止电压VOFF1施加至第一栅极截止电压线VOFFL1。从电压提供部160输出的第二栅极截止电压VOFF2施加至第二栅极截止电压线VOFFL2。栅极信号GS施加至栅极线GL。在这里，栅极线GL可为第一至第K栅极线GL1、GL2、…、GL(K-1)和GLK中的任一个。此外，栅极信号GS可为施加至第一至第K栅极线GL1、GL2、…、GL(K-1)和GLK中的任一个的栅极信号。
第一开关210设置在栅极导通电压线VONL和栅极线GL之间。第一开关210响应于第一栅极控制信号GCS1闭合或打开。因此，第一开关210响应于第一栅极控制信号GCS1使栅极导通电压线VONL电连接到栅极线GL或使栅极导通电压线VONL与栅极线GL电断开。
第二开关220设置在第一栅极截止电压线VOFFL1和栅极线GL之间。第二开关220响应于第二栅极控制信号GCS2闭合或打开。因此，第二开关220响应于第二栅极控制信号GCS2使第一栅极截止电压线VOFFL1电连接到栅极线GL或使第一栅极截止电压线VOFFL1与栅极线GL电断开。
可变电阻器240设置在第二栅极截止电压线VOFFL2和第三开关230之间。
第三开关230设置在可变电阻器240和栅极线GL之间。第三开关230响应于第三栅极控制信号GCS3闭合或打开。因此，第三开关230使可变电阻器240电连接到栅极线GL或使可变电阻器240与栅极线GL电断开。
图4是示出图3的栅极信号GS、第一栅极控制信号GCS1、第二栅极控制信号GCS2和第三栅极控制信号GCS3的时序图。
参考图1、图3和图4，在第一时间周期P1期间，第一栅极控制信号GCS1激活，第二栅极控制信号GCS2失效，并且第三栅极控制信号GCS3失效。具体地，在第一时间周期P1期间，第一栅极控制信号GCS1具有高电平，第二栅极控制信号GCS2具有低电平，并且第三栅极控制信号GCS3具有低电平。
因此，在第一时间周期P1期间，第一开关210响应于第一栅极控制信号GCS1闭合，第二开关220响应于第二栅极控制信号GCS2打开，并且第三开关230响应于第三栅极控制信号GCS3打开。因此，在第一时间周期P1期间，栅极信号GS具有栅极导通电压VON。
在第一时间周期P1之后的第二时间周期P2期间，第一栅极控制信号GCS1失效，第二栅极控制信号GCS2激活，并且第三栅极控制信号GCS3失效。具体地，在第二时间周期P2期间，第一栅极控制信号GCS1具有低电平，第二栅极控制信号GCS2具有高电平，并且第三栅极控制信号GCS3具有低电平。
因此，在第二时间周期P2期间，第一开关210响应于第一栅极控制信号GCS1打开，第二开关220响应于第二栅极控制信号GCS2闭合，并且第三开关230响应于第三栅极控制信号GCS3打开。因此，在第二时间周期P2期间，栅极信号GS具有第一栅极截止电压VOFF1。
在第二时间周期P2之后的第三时间周期P3期间，第一栅极控制信号GCS1失效，第二栅极控制信号GCS2失效，并且第三栅极控制信号GCS3激活。具体地，在第三时间周期P3期间，第一栅极控制信号GCS1具有低电平，第二栅极控制信号GCS2具有低电平，并且第三栅极控制信号GCS3具有高电平。
因此，在第三时间周期P3期间，第一开关210响应于第一栅极控制信号GCS1打开，第二开关220响应于第二栅极控制信号GCS2打开，并且第三开关230响应于第三栅极控制信号GCS3闭合。因此，在第三时间周期P3期间，栅极信号GS从第一栅极截止电压VOFF1逐渐降低至第二栅极截止电压VOFF2。在示例性实施方式中，例如，栅极信号GS从第一栅极截止电压VOFF1逐渐降低至第二栅极截止电压VOFF2的第三时间周期P3可为P条栅极线被驱动的P个(P为自然数)水平时间。在示例性实施方式中，例如，第三时间周期P3可对应于两条栅极线被驱动并且因此两个栅极信号被激活的两个水平时间。然而，本发明不限于此，并且在另一示例性实施方式中，用于使栅极信号GS从第一栅极截止电压VOFF1逐渐降低至第二栅极截止电压VOFF2的水平时间的数量可与两个不同。
栅极信号GS在第三时间周期P3期间从第一栅极截止电压VOFF1逐渐降低至第二栅极截止电压VOFF2的栅极信号GS的斜率小于栅极信号GS从栅极导通电压VON降低至第一栅极截止电压VOFF1的栅极信号GS的斜率。具体地，栅极驱动部130以比栅极驱动部130将栅极信号GS从栅极导通电压VON降低至第一栅极截止电压VOFF1的斜率小的斜率将栅极信号GS从第一栅极截止电压VOFF1降低至第二栅极截止电压VOFF2。由于栅极信号GS从第一栅极截止电压VOFF1逐渐降低至第二栅极截止电压VOFF2，所以根据从第一栅极截止电压VOFF1到第二栅极截止电压VOFF2的电平变化的电荷耦合效应可被降低。
从第一栅极截止电压VOFF1逐渐降低至第二栅极截止电压VOFF2的栅极信号GS的斜率可通过可变电阻器240的电阻控制。
在第三时间周期P3之后的第四时间周期P4期间，第一栅极控制信号GCS1无效，第二栅极控制信号GCS2激活，并且第三栅极控制信号GCS3无效。具体地，在第四时间周期P4期间，第一栅极控制信号GCS1具有低电平，第二栅极控制信号GCS2具有高电平，并且第三栅极控制信号GCS3具有低电平。
因此，在第四时间周期P4期间，第一开关210响应于第一栅极控制信号GCS1打开，第二开关220响应于第二栅极控制信号GCS2闭合，并且第三开关230响应于第三栅极控制信号GCS3打开。因此，在第四时间周期P4期间，栅极信号GS具有第一栅极截止电压VOFF1。
图5是示出通过图1的显示装置100施加到图2的第(N-1)栅极线GL(N-1)的第(N-1)栅极信号GS(N-1)、施加到图2的第N栅极线GLN的第N栅极信号GSN、以及在图2的像素120中充电的像素电压PV的时序图。
在示例性实施方式中，例如，第一至第K栅极信号GS1、GS2、…、GS(K-1)和GSK之中的第一栅极信号GS1和第二栅极信号GS2可分别为第(N-1)栅极信号GS(N-1)和第N栅极信号GSN。以相同的方式，第(K-1)栅极信号GS(K-1)和第K栅极信号GSK可分别为第(N-1)栅极信号GS(N-1)和第N栅极信号GSN。
参考图1至图5，在第一时序T1处，第(N-1)栅极信号GS(N-1)从第一栅极截止电压VOFF1增加至栅极导通电压VON。
在第一时序T1之后的第二时序T2处，第(N-1)栅极信号GS(N-1)从栅极导通电压VON降低至第一栅极截止电压VOFF1。此外，在第二时序T2处，第N栅极信号GSN从第一栅极截止电压VOFF1增加至栅极导通电压VON。因此，电连接到第N栅极线GLN的TFT 121导通，并且因此像素电压PV从第一电平LV1增加至第二电平LV2。第一电平LV1可称为低电平，并且第二电平LV2可称为高电平。
在第二时序T2之后的第三时序T3处，第N栅极信号GSN从栅极导通电压VON降低至第一栅极截止电压VOFF1。因此，像素电压PV由于跳变(kickback)电压Vkb从第二电平LV2降低至第三电平LV3。在这里，第三电平LV3是第一电平LV1和第二电平LV2之间的电平。
在第二时序T2和在第三时序T3之后的第四时序T4之间，第(N-1)栅极信号GS(N-1)从第一栅极截止电压VOFF1逐渐降低至第二栅极截止电压VOFF2。在示例性实施方式中，例如，第(N-1)栅极信号GS(N-1)可在两条栅极线被驱动的两个水平时间期间从第一栅极截止电压VOFF1逐渐降低至第二栅极截止电压VOFF2。然而，本发明不限于此，并且在另一示例性实施方式中，用于使栅极信号GS从第一栅极截止电压VOFF1逐渐降低至第二栅极截止电压VOFF2的水平时间的数量可与两个不同。由于第(N-1)栅极信号GS(N-1)从第一栅极截止电压VOFF1逐渐降低至第二栅极截止电压VOFF2，所以可防止根据从第一栅极截止电压VOFF1到第二栅极截止电压VOFF2的电平变化的电荷耦合效应，并且可防止由电荷耦合效应引起的像素电压PV的降低。
在第四时序T4处，第(N-1)栅极信号GS(N-1)从第二栅极截止电压VOFF2增加至第一栅极截止电压VOFF1。因此，像素电压PV由于电荷耦合效应而通过第一跳变补偿电压Vkb_1从第三电平LV3增加至第四电平LV4。在这里，第四电平LV4为第二电平LV2和第三电平LV3之间的电平。
在第三时序T3和在第四时序T4之后的第五时序T5之间，第N栅极信号GSN从第一栅极截止电压VOFF1逐渐降低至第二栅极截止电压VOFF2。在示例性实施方式中，例如，第N栅极信号GSN可在两条栅极线被驱动的两个水平时间期间从第一栅极截止电压VOFF1逐渐降低至第二栅极截止电压VOFF2。然而，本发明不限于此，并且在另一示例性实施方式中，用于使栅极信号GS从第一栅极截止电压VOFF1逐渐降低至第二栅极截止电压VOFF2的水平时间的数量可与两个不同。由于第N栅极信号GSN从第一栅极截止电压VOFF1逐渐降低至第二栅极截止电压VOFF2，所以可防止根据从第一栅极截止电压VOFF1到第二栅极截止电压VOFF2的电平变化的电荷耦合效应，并且可防止由电荷耦合效应引起的像素电压PV的降低。
在第五时序T5处，第N栅极信号GSN从第二栅极截止电压VOFF2增加至第一栅极截止电压VOFF1。因此，像素电压PV由于电荷耦合效应而通过第二跳变补偿电压Vkb_2从第四电平LV4增加至第二电平LV2。
因此，由于跳变电压Vkb而降低的像素电压PV可通过第一跳变补偿电压Vkb_1和第二跳变补偿电压Vkb_2补偿。
图6A是示出用于描述图5的跳变电压Vkb的图2的像素120的电路图。
参考图1至图6A，在第三时序T3处，施加到第N栅极线GLN的第N栅极信号GSN从栅极导通电压VON降低至第一栅极截止电压VOFF1。因此，TFT 121中的栅极电极的电压从栅极导通电压VON降低至第一栅极截止电压VOFF1。因此，TFT 121和存储电容器125之间的像素电压PV由于跳变电压Vkb而降低。
跳变电压Vkb可通过【等式1】计算。
【等式1】
Figure BDA0001515751620000171
在【等式1】中，‘Vkb’表示跳变电压，‘Clc’表示液晶电容器123的电容，‘Cst’表示存储电容器125的电容，‘Cgd’表示TFT 121的栅极电极和漏极电极之间的电容，‘Cds’表示TFT 121的漏极电极和源极电极之间的电容，‘VON’表示栅极导通电压VON，并且‘VOFF1’表示第一栅极截止电压VOFF1。
图6B是示出用于描述图5的第一跳变补偿电压Vkb_1的图2的像素120的电路图。
参考图1至图5以及图6B，在第四时序T4处，施加到第(N-1)栅极线GL(N-1)的第(N-1)栅极信号GS(N-1)从第二栅极截止电压VOFF2增加至第一栅极截止电压VOFF1。因此，TFT121和存储电容器125之间的像素电压PV通过第一跳变补偿电压Vkb_1增加。
第一跳变补偿电压Vkb_1可通过【等式2】计算。
【等式2】
Figure BDA0001515751620000172
在【等式2】中，‘Vkb_C1’表示第一跳变补偿电压Vkb_1，‘Clc’表示液晶电容器123的电容，‘Cst’表示存储电容器125的电容，‘Cgd’表示TFT 121的栅极电极和漏极电极之间的电容，‘Cds’表示TFT 121的漏极电极和源极电极之间的电容，‘VOFF2’表示第二栅极截止电压VOFF2，并且‘VOFF1’表示第一栅极截止电压VOFF1。
图6C是示出用于描述图5的第二跳变补偿电压Vkb_2的图2的像素120的电路图。
参考图1至图5以及图6C，在第五时序T5处，施加到第N栅极线GLN的第N栅极信号GSN从第二栅极截止电压VOFF2增加至第一栅极截止电压VOFF1。因此，TFT 121中的栅极电极的电压从第二栅极截止电压VOFF2增加至第一栅极截止电压VOFF1。因此，TFT 121和存储电容器125之间的像素电压PV通过第二跳变补偿电压Vkb_2增加。
第二跳变补偿电压Vkb_2可通过【等式3】计算。
【等式3】
Figure BDA0001515751620000181
在【等式3】中，‘Vkb_C2’表示第二跳变补偿电压Vkb_2，‘Clc’表示液晶电容器123的电容，‘Cst’表示存储电容器125的电容，‘Cgd’表示TFT 121的栅极电极和漏极电极之间的电容，‘Cds’表示TFT 121的漏极电极和源极电极之间的电容，‘VOFF2’表示第二栅极截止电压VOFF2，并且‘VOFF1’表示第一栅极截止电压VOFF1。
在示出的示例性实施方式中，第二栅极截止电压VOFF2可根据第一栅极截止电压VOFF1确定。在示例性实施方式中，例如，第二栅极截止电压VOFF2可通过【等式4】、【等式5】和【等式6】计算。
【等式4】
Vkb＝Vkb_C1+Vkb_C2
【等式5】
(VON-VOFF1)×Cgd＝(VOFF2-VOFF1)×(Cgd+Cst)
【等式6】
VOFF2-VOFF1＝(VON-VOFF1)*(Cgd/(Cgd+Cst))
在【等式4】、【等式5】和【等式6】中，‘Vkb’表示跳变电压Vkb，‘Vkb_C1’表示第一跳变补偿电压Vkb_1，‘Vkb_C2’表示第二跳变补偿电压Vkb_2，‘VON’表示栅极导通电压VON，‘VOFF1’表示第一栅极截止电压VOFF1，‘Cgd’表示TFT 121的栅极电极和漏极电极之间的电容，‘VOFF2’表示第二栅极截止电压VOFF2，并且‘Cst’表示存储电容器125的电容。
图7是示出驱动图1的显示装置100的方法的流程图。
参考图1至图7，数据信号DS输出到显示面板110的数据线DL(操作S110)。具体地，数据驱动部140从时序控制部150接收图像数据DATA，使用图像数据DATA产生数据信号DS，并响应于从时序控制部150提供的水平开始信号STH和第二时钟信号CLK2向数据线DL输出数据信号DS。
第(N-1)栅极信号GS(N-1)从第一栅极截止电压VOFF1增加至栅极导通电压VON(操作S120)。具体地，在第一时序T1处，栅极驱动部130使第(N-1)栅极信号GS(N-1)从第一栅极截止电压VOFF1增加至栅极导通电压VON。
第(N-1)栅极信号GS(N-1)从栅极导通电压VON降低至第一栅极截止电压VOFF1(操作S130)。具体地，在第一时序T1之后的第二时序T2处，栅极驱动部130使第(N-1)栅极信号GS(N-1)从栅极导通电压VON降低至第一栅极截止电压VOFF1。
第N栅极信号GSN从第一栅极截止电压VOFF1增加至栅极导通电压VON(操作S140)。具体地，在第二时序T2处，栅极驱动部130使第N栅极信号GSN从第一栅极截止电压VOFF1增加至栅极导通电压VON。因此，电连接到第N栅极线GLN的TFT 121导通，并且因此像素电压PV从第一电平LV1增加至第二电平LV2。第一电平LV1可被称为低电平，并且第二电平LV2可被称为高电平。
第N栅极信号GSN从栅极导通电压VON降低至第一栅极截止电压VOFF1(操作S150)。具体地，在第二时序T2之后的第三时序T3处，栅极驱动部130使第N栅极信号GSN从栅极导通电压VON降低至第一栅极截止电压VOFF1。因此，像素电压PV由于跳变电压Vkb而从第二电平LV2降低至第三电平LV3。在这里，第三电平LV3为第一电平LV1和第二电平LV2之间的电平。
第(N-1)栅极信号GS(N-1)从第一栅极截止电压VOFF1逐渐降低至第二栅极截止电压VOFF2(操作S160)。具体地，在第二时序T2和第四时序T4之间，栅极驱动部130使第(N-1)栅极信号GS(N-1)逐渐降低。在示例性实施方式中，例如，在两条栅极线被驱动的两个水平时间期间，栅极驱动部130可使第(N-1)栅极信号GS(N-1)从第一栅极截止电压VOFF1逐渐降低至第二栅极截止电压VOFF2。由于栅极驱动部130使第(N-1)栅极信号GS(N-1)从第一栅极截止电压VOFF1逐渐降低至第二栅极截止电压VOFF2，所以可防止根据从第一栅极截止电压VOFF1至第二栅极截止电压VOFF2的电平变化的电荷耦合效应，并且可防止由电荷耦合效应引起的像素电压PV的降低。
第(N-1)栅极信号GS(N-1)从第二栅极截止电压VOFF2增加至第一栅极截止电压VOFF1(操作S170)。具体地，在第四时序T4处，栅极驱动部130使第(N-1)栅极信号GS(N-1)从第二栅极截止电压VOFF2增加至第一栅极截止电压VOFF1。因此，像素电压PV由于电荷耦合效应而通过第一跳变补偿电压Vkb_1从第三电平LV3增加至第四电平LV4。在这里，第四电平LV4为第二电平LV2和第三电平LV3之间的电平。
第N栅极信号GSN从第一栅极截止电压VOFF1逐渐降低至第二栅极截止电压VOFF2(操作S180)。具体地，在第三时序T3和第五时序T5之间，栅极驱动部130使第N栅极信号GSN从第一栅极截止电压VOFF1逐渐降低至第二栅极截止电压VOFF2。在示例性实施方式中，栅极驱动部130使第N栅极信号GSN在两条栅极线被驱动的两个水平时间期间从第一栅极截止电压VOFF1逐渐降低至第二栅极截止电压VOFF2。然而，本发明不限于此，并且在另一示例性实施方式中，用于使栅极信号GS从第一栅极截止电压VOFF1逐渐降低至第二栅极截止电压VOFF2的水平时间的数量可与两个不同。由于栅极驱动部130使第N栅极信号GSN从第一栅极截止电压VOFF1逐渐降低至第二栅极截止电压VOFF2，所以可防止根据从第一栅极截止电压VOFF1至第二栅极截止电压VOFF2的电平变化的电荷耦合效应，并且可防止由电荷耦合效应引起的像素电压PV的降低。
第N栅极信号GSN从第二栅极截止电压VOFF2增加至第一栅极截止电压VOFF1(操作S190)。具体地，在第五时序T5处，栅极驱动部130使第N栅极信号GSN从第二栅极截止电压VOFF2增加至第一栅极截止电压VOFF1。因此，像素电压PV由于电荷耦合效应而通过第二跳变补偿电压Vkb_2从第四电平LV4增加至第二电平LV2。
因此，由于跳变电压Vkb而降低的像素电压PV可通过第一跳变补偿电压Vkb_1和第二跳变补偿电压Vkb_2补偿。
根据示出的示例性实施方式，由于跳变电压Vkb而降低的像素电压PV可通过第一跳变补偿电压Vkb_1和第二跳变补偿电压Vkb_2补偿。因此，可防止像素120的充电速率降低，并且因此可改善显示装置100的显示质量。
图8是示出根据本发明的示例性实施方式的跳变补偿部300的电路图。
在图8中示出的根据示例性实施方式的跳变补偿部300可包括在在图1中示出的根据前述示例性实施方式的栅极驱动部130中。此外，除了跳变补偿部300外，包括在图8中示出的根据示例性实施方式的跳变补偿部300的显示装置可与在图1中示出的根据前述示例性实施方式的显示装置100基本上相同。因此，相同的附图标记将用来指代与前述示例性实施方式中描述的部分的相同或相似的部分，并且关于以上元件的任何进一步的重复性说明将被省略。
参考图1和图8，跳变补偿部300可包括第一开关310、第二开关320、第三开关330和低通滤波器340。
从电压提供部160输出的栅极导通电压VON施加至栅极导通电压线VONL。从电压提供部160输出的第一栅极截止电压VOFF1施加至第一栅极截止电压线VOFFL1。从电压提供部160输出的第二栅极截止电压VOFF2施加至第二栅极截止电压线VOFFL2。栅极信号GS施加至栅极线GL。在这里，栅极线GL可为第一至第K栅极线GL1、GL2、…、GL(K-1)和GLK中的任一个。此外，栅极信号GS可为第一至第K栅极信号GS1、GS2、…、GS(K-1)和GSK中的任一个。
第一开关310设置在栅极导通电压线VONL和栅极线GL之间。第一开关310响应于第一栅极控制信号GCS1闭合或打开。因此，第一开关310响应于第一栅极控制信号GCS1使栅极导通电压线VONL电连接到栅极线GL或使栅极导通电压线VONL与栅极线GL电断开。
第二开关320设置在第一栅极截止电压线VOFFL1和栅极线GL之间。第二开关320响应于第二栅极控制信号GCS2闭合或打开。因此，第二开关320响应于第二栅极控制信号GCS2使第一栅极截止电压线VOFFL1电连接到栅极线GL或使第一栅极截止电压线VOFFL1与栅极线GL电断开。
低通滤波器340可包括电阻器350和电容器360。电阻器350设置在第二栅极截止电压线VOFFL2和第三开关330之间。电阻器350可为可变电阻器。电容器360连接到栅极线GL。在示例性实施方式中，例如，电容器360可为在栅极线GL中产生的寄生电容。在可选示例性实施方式中，例如，电容器360可为在栅极线GL中额外地安装的电容器。
第三开关330设置在栅极线GL和低通滤波器340的电阻器350之间。第三开关330响应于第三栅极控制信号GCS3闭合或打开。因此，第三开关330响应于第三栅极控制信号GCS3使电阻器350电连接到栅极线GL或使电阻器350与栅极线GL电断开。
示出图8的栅极信号GS、第一栅极控制信号GCS1、第二栅极控制信号GCS2和第三栅极控制信号GCS3的时序图可与图4的示出栅极信号GS、第一栅极控制信号GCS1、第二栅极控制信号GCS2和第三栅极控制信号GCS3的时序图相同。
因此，参考图1、图4和图8，在第一时间周期P1期间，第一栅极控制信号GCS1激活，第二栅极控制信号GCS2失效，并且第三栅极控制信号GCS3失效。具体地，在第一时间周期P1期间，第一栅极控制信号GCS1具有高电平，第二栅极控制信号GCS2具有低电平，并且第三栅极控制信号GCS3具有低电平。
因此，在第一时间周期P1期间，第一开关310响应于第一栅极控制信号GCS1闭合，第二开关320响应于第二栅极控制信号GCS2打开，并且第三开关330响应于第三栅极控制信号GCS3打开。因此，在第一时间周期P1期间，栅极信号GS具有栅极导通电压VON。
在第一时间周期P1之后的第二时间周期P2期间，第一栅极控制信号GCS1失效，第二栅极控制信号GCS2激活，并且第三栅极控制信号GCS3失效。具体地，在第二时间周期P2期间，第一栅极控制信号GCS1具有低电平，第二栅极控制信号GCS2具有高电平，并且第三栅极控制信号GCS3具有低电平。
因此，在第二时间周期P2期间，第一开关310响应于第一栅极控制信号GCS1打开，第二开关320响应于第二栅极控制信号GCS2闭合，并且第三开关330响应于第三栅极控制信号GCS3打开。因此，在第二时间周期P2期间，栅极信号GS具有第一栅极截止电压VOFF1。
在第二时间周期P2之后的第三时间周期P3期间，第一栅极控制信号GCS1失效，第二栅极控制信号GCS2失效，并且第三栅极控制信号GCS3激活。具体地，在第三时间周期P3期间，第一栅极控制信号GCS1具有低电平，第二栅极控制信号GCS2具有低电平，并且第三栅极控制信号GCS3具有高电平。
因此，在第三时间周期P3期间，第一开关310响应于第一栅极控制信号GCS1打开，第二开关320响应于第二栅极控制信号GCS2打开，并且第三开关330响应于第三栅极控制信号GCS3闭合。因此，在第三时间周期P3期间，栅极信号GS从第一栅极截止电压VOFF1逐渐降低至第二栅极截止电压VOFF2。在示例性实施方式中，例如，栅极信号GS从第一栅极截止电压VOFF1逐渐降低至第二栅极截止电压VOFF2的第三时间周期P3可对应于两条栅极线被驱动并且因此两个栅极信号被激活的两个水平时间。然而，本发明不限于此，并且在另一示例性实施方式中，用于使栅极信号GS从第一栅极截止电压VOFF1逐渐降低至第二栅极截止电压VOFF2的水平时间的数量可与两个不同。
在第三时间周期P3期间栅极信号GS从第一栅极截止电压VOFF1逐渐降低至第二栅极截止电压VOFF2的栅极信号GS的斜率小于栅极信号GS从栅极导通电压VON降低至第一栅极截止电压VOFF1的栅极信号GS的斜率。具体地，栅极驱动部130使栅极信号GS以比栅极驱动部130使栅极信号GS从栅极导通电压VON降低至第一栅极截止电压VOFF1的斜率小的斜率从第一栅极截止电压VOFF1降低至第二栅极截止电压VOFF2。由于栅极信号GS从第一栅极截止电压VOFF1逐渐降低至第二栅极截止电压VOFF2，所以可降低根据从第一栅极截止电压VOFF1至第二栅极截止电压VOFF2的电平变化的电荷耦合效应。
从第一栅极截止电压VOFF1逐渐降低至第二栅极截止电压VOFF2的栅极信号GS的斜率可通过低通滤波器340控制。
在第三时间周期P3之后的第四时间周期P4期间，第一栅极控制信号GCS1失效，第二栅极控制信号GCS2激活，并且第三栅极控制信号GCS3失效。具体地，在第四时间周期P4期间，第一栅极控制信号GCS1具有低电平，第二栅极控制信号GCS2具有高电平，并且第三栅极控制信号GCS3具有低电平。
因此，在第四时间周期P4期间，第一开关310响应于第一栅极控制信号GCS1打开，第二开关320响应于第二栅极控制信号GCS2闭合，并且第三开关330响应于第三栅极控制信号GCS3打开。因此，在第四时间周期P4期间，栅极信号GS具有第一栅极截止电压VOFF1。
示出由跳变补偿部300控制的第(N-1)栅极信号GS(N-1)、第N栅极信号GSN和像素电压PV的时序图可与图5的示出第(N-1)栅极信号GS(N-1)、第N栅极信号GSN和像素电压PV的时序图基本上相同。
因此，参考图1、图4、图5和图8，在第一时序T1处，第(N-1)栅极信号GS(N-1)从第一栅极截止电压VOFF1增加至栅极导通电压VON。
在第一时序T1之后的第二时序T2处，第(N-1)栅极信号GS(N-1)从栅极导通电压VON降低至第一栅极截止电压VOFF1。此外，在第二时序T2处，第N栅极信号GSN从第一栅极截止电压VOFF1增加至栅极导通电压VON。因此，电连接到第N栅极线GLN的TFT 121导通，并且因此像素电压PV从第一电平LV1增加至第二电平LV2。第一电平LV1可被称为低电平，并且第二电平LV2可被称为高电平。
在第二时序T2之后的第三时序T3处，第N栅极信号GSN从栅极导通电压VON降低至第一栅极截止电压VOFF1。因此，像素电压PV由于跳变电压Vkb而从第二电平LV2降低至第三电平LV3。在这里，第三电平LV3为第一电平LV1和第二电平LV2之间的电平。
在第二时序T2和在第三时序T3之后的第四时序T4之间，第(N-1)栅极信号GS(N-1)从第一栅极截止电压VOFF1逐渐降低至第二栅极截止电压VOFF2。在示例性实施方式中，例如，第(N-1)栅极信号GS(N-1)可在两条栅极线被驱动的两个水平时间期间从第一栅极截止电压VOFF1逐渐降低至第二栅极截止电压VOFF2。然而，本发明不限于此，并且在另一示例性实施方式中，用于使栅极信号GS从第一栅极截止电压VOFF1逐渐降低至第二栅极截止电压VOFF2的水平时间的数量可与两个不同。由于第(N-1)栅极信号GS(N-1)从第一栅极截止电压VOFF1逐渐降低至第二栅极截止电压VOFF2，所以可防止根据从第一栅极截止电压VOFF1至第二栅极截止电压VOFF2的电平变化的电荷耦合效应，并且可防止由电荷耦合效应引起的像素电压PV的降低。
在第四时序T4处，第(N-1)栅极信号GS(N-1)从第二栅极截止电压VOFF2增加至第一栅极截止电压VOFF1。因此，像素电压PV由于电荷耦合效应而通过第一跳变补偿电压Vkb_1从第三电平LV3增加至第四电平LV4。在这里，第四电平LV4为第二电平LV2和第三电平LV3之间的电平。
在第三时序T3和在第四时序T4之后的第五时序T5之间，第N栅极信号GSN从第一栅极截止电压VOFF1逐渐降低至第二栅极截止电压VOFF2。在示例性实施方式中，例如，第N栅极信号GSN可在两条栅极线被驱动的两个水平时间期间从第一栅极截止电压VOFF1逐渐降低至第二栅极截止电压VOFF2。然而，本发明不限于此，并且在另一示例性实施方式中，用于使栅极信号GS从第一栅极截止电压VOFF1逐渐降低至第二栅极截止电压VOFF2的水平时间的数量可与两个不同。由于第N栅极信号GSN从第一栅极截止电压VOFF1逐渐降低至第二栅极截止电压VOFF2，所以可防止根据从第一栅极截止电压VOFF1至第二栅极截止电压VOFF2的电平变化的电荷耦合效应，并且可防止由电荷耦合效应引起的像素电压PV的降低。
在第五时序T5处，第N栅极信号GSN从第二栅极截止电压VOFF2增加至第一栅极截止电压VOFF1。因此，像素电压PV由于电荷耦合效应而通过第二跳变补偿电压Vkb_2从第四电平LV4增加至第二电平LV2。
因此，由于跳变电压Vkb而降低的像素电压PV可通过第一跳变补偿电压Vkb_1和第二跳变补偿电压Vkb_2补偿。
驱动包括图8的跳变补偿部300的显示装置的方法可与驱动在图7中示出的根据前述示例性实施方式的显示装置100的方法基本上相同。因此，关于驱动包括图8的跳变补偿部300的显示装置的方法的详细描述被省略。
根据示出的示例性实施方式，由于跳变电压Vkb而降低的像素电压PV可通过第一跳变补偿电压Vkb_1和第二跳变补偿电压Vkb_2补偿。因此，可防止像素120的充电速率降低，并且因此可改善显示装置的显示质量。
图9是示出根据本发明的示例性实施方式的显示装置400的框图。
除了栅极驱动部430、电压提供部460和跳变补偿部500外，在图9中示出的根据示例性实施方式的显示装置400可与在图1中示出的根据示例性实施方式的显示装置100基本上相同。因此，相同的附图标记将用来指代与前述示例性实施方式中描述的部分的相同的或相似的部分，并且关于以上元件的任何进一步的重复说明将被省略。
参考图9，根据示出的示例性实施方式的显示装置400包括显示面板110、栅极驱动部430、数据驱动部140、时序控制部150、电压提供部460和光源部170。
栅极驱动部430、数据驱动部140和时序控制部150可被限定为用于驱动显示面板110的显示面板驱动装置。
栅极驱动部430响应于从时序控制部150提供的垂直开始信号STV和第一时钟信号CLK1产生第一至第K栅极信号GS1、GS2、…、GS(K-1)和GSK，并分别向第一至第K栅极线GL1、GL2、…、GL(K-1)和GLK输出第一至第K栅极信号GS1、GS2、…、GS(K-1)和GSK。
栅极驱动部430包括跳变补偿部500。跳变补偿部500可从电压提供部460接收栅极导通电压VON和第一栅极截止电压VOFF1，并可使用栅极导通电压VON和第一栅极截止电压VOFF1产生第一至第K栅极信号GS1、GS2、…、GS(K-1)和GSK中的每个。具体地，跳变补偿部500响应于第一栅极控制信号GCS1、第二栅极控制信号GCS2和第三栅极控制信号GCS3依照栅极导通电压VON、第一栅极截止电压VOFF1和小于第一栅极截止电压VOFF1的第二栅极截止电压VOFF2(在图11和图12中示出)控制第一至第K栅极信号GS1、GS2、…、GS(K-1)和GSK中的每个。
时序控制部150使用垂直同步信号Vsync产生垂直开始信号STV，并向栅极驱动部430输出垂直开始信号STV。此外，时序控制部150使用时钟信号CLK产生第一时钟信号CLK1和第二时钟信号CLK2，向栅极驱动部430输出第一时钟信号CLK1，并向数据驱动部140输出第二时钟信号CLK2。
电压提供部460产生栅极导通电压VON和第一栅极截止电压VOFF1，并向栅极驱动部430输出栅极导通电压VON和第一栅极截止电压VOFF1。
图10是示出图9的跳变补偿部500的电路图。
参考图9和图10，跳变补偿部500可包括第一开关510、第二开关520、第三开关530和电流源540。
从电压提供部460输出的栅极导通电压VON施加至栅极导通电压线VONL。从电压提供部460输出的第一栅极截止电压VOFF1施加至第一栅极截止电压线VOFFL1。
栅极信号GS施加至栅极线GL。在这里，栅极线GL可为第一至第K栅极线GL1、GL2、…、GL(K-1)和GLK中的任一个。此外，栅极信号GS可为施加至第一至第K栅极线GL1、GL2、…、GL(K-1)和GLK中的任一个的栅极信号。
第一开关510设置在栅极导通电压线VONL和栅极线GL之间。第一开关510响应于第一栅极控制信号GCS1闭合或打开。因此，第一开关510响应于第一栅极控制信号GCS1使栅极导通电压线VONL电连接到栅极线GL或使栅极导通电压线VONL与栅极线GL电断开。
第二开关520设置在第一栅极截止电压线VOFFL1和栅极线GL之间。第二开关520响应于第二栅极控制信号GCS2闭合或打开。因此，第二开关520响应于第二栅极控制信号GCS2使第一栅极截止电压线VOFFL1电连接到栅极线GL或使第一栅极截止电压线VOFFL1与栅极线GL电断开。
电流源540设置在第三开关530和施加有接地电压VSS的端子之间。
第三开关530设置在电流源540和栅极线GL之间。第三开关530响应于第三栅极控制信号GCS3闭合或打开。因此，第三开关530使电流源540电连接到栅极线GL或使电流源540与栅极线GL电断开。
图11是示出图10的栅极信号GS、第一栅极控制信号GCS1、第二栅极控制信号GCS2和第三栅极控制信号GCS3的时序图。
参考图2、图6A至图6C以及图9至图11，在第一时间周期P1期间，第一栅极控制信号GCS1激活，第二栅极控制信号GCS2失效，并且第三栅极控制信号GCS3失效。具体地，在第一时间周期P1期间，第一栅极控制信号GCS1具有高电平，第二栅极控制信号GCS2具有低电平，并且第三栅极控制信号GCS3具有低电平。
因此，在第一时间周期P1期间，第一开关510响应第一栅极控制信号GCS1闭合，第二开关520响应于第二栅极控制信号GCS2打开，并且第三开关530响应于第三栅极控制信号GCS3打开。因此，在第一时间周期P1期间，栅极信号GS具有栅极导通电压VON。
在第一时间周期P1之后的第二时间周期P2期间，第一栅极控制信号GCS1失效，第二栅极控制信号GCS2激活，并且第三栅极控制信号GCS3激活。具体地，在第二时间周期P2期间，第一栅极控制信号GCS1具有低电平，第二栅极控制信号GCS2具有高电平，并且第三栅极控制信号GCS3具有高电平。
因此，在第二时间周期P2期间，第一开关510响应于第一栅极控制信号GCS1打开，第二开关520响应于第二栅极控制信号GCS2闭合，并且第三开关230响应于第三栅极控制信号GCS3闭合。因此，在第二时间周期P2的起始时间处，栅极信号GS具有第一栅极截止电压VOFF1。
栅极信号GS从第一栅极截止电压VOFF1逐渐降低至第二栅极截止电压VOFF2。在示例性实施方式中，例如，栅极信号GS从第一栅极截止电压VOFF1逐渐降低至第二栅极截止电压VOFF2的第二时间周期P2可对应于两条栅极线被驱动并且因此两个栅极信号被激活的两个水平时间。然而，本发明不限于此，并且在另一示例性实施方式中，用于使栅极信号GS从第一栅极截止电压VOFF1逐渐降低至第二栅极截止电压VOFF2的水平时间的数量可与两个不同。
在第二时间周期P2期间栅极信号GS从第一栅极截止电压VOFF1逐渐降低至第二栅极截止电压VOFF2的栅极信号GS的斜率小于栅极信号GS从栅极导通电压VON降低至第一栅极截止电压VOFF1的栅极信号GS的斜率。具体地，栅极驱动部430使栅极信号GS以比栅极驱动部430使栅极信号GS从栅极导通电压VON降低至第一栅极截止电压VOFF1的斜率小的斜率从第一栅极截止电压VOFF1降低至第二栅极截止电压VOFF2。由于栅极信号GS从第一栅极截止电压VOFF1逐渐降低至第二栅极截止电压VOFF2，所以可降低根据从第一栅极截止电压VOFF1至第二栅极截止电压VOFF2的电平变化的电荷耦合效应。
从第一栅极截止电压VOFF1逐渐降低至第二栅极截止电压VOFF2的栅极信号GS的斜率可通过电流源540的电流控制。
在第二时间周期P2之后的第三时间周期P3期间，第一栅极控制信号GCS1失效，第二栅极控制信号GCS2激活，并且第三栅极控制信号GCS3失效。具体地，在第三时间周期P3期间，第一栅极控制信号GCS1具有低电平，第二栅极控制信号GCS2具有高电平，并且第三栅极控制信号GCS3具有低电平。
因此，在第三时间周期P3期间，第一开关510响应于第一栅极控制信号GCS1打开，第二开关520响应于第二栅极控制信号GCS2闭合，并且第三开关530响应于第三栅极控制信号GCS3打开。因此，在第三时间周期P3期间，栅极信号GS具有第一栅极截止电压VOFF1。
图12是示出通过图9的显示装置400的施加到图2的第(N-1)栅极线GL(N-1)的第(N-1)栅极信号GS(N-1)、施加到图2的第N栅极线GLN的第N栅极信号GSN、以及在图2的像素120中充电的像素电压PV的时序图。
在示例性实施方式中，例如，第一至第K栅极信号GS1、GS2、…、GS(K-1)和GSK之中的第一栅极信号GS1和第二栅极信号GS2可分别为第(N-1)栅极信号GS(N-1)和第N栅极信号GSN。以相同的方式，第(K-1)栅极信号GS(K-1)和第K栅极信号GSK可分别为第(N-1)栅极信号GS(N-1)和第N栅极信号GSN。
此外，像素电压PV可为在图2和图9的像素120中充电的电压。
参考图2、图6A至6C以及图9至图12，在第一时序T1处，第(N-1)栅极信号GS(N-1)从第一栅极截止电压VOFF1增加至栅极导通电压VON。
在第一时序T1之后的第二时序T2处，第(N-1)栅极信号GS(N-1)从栅极导通电压VON降低至第一栅极截止电压VOFF1。此外，在第二时序T2处，第N栅极信号GSN从第一栅极截止电压VOFF1增加至栅极导通电压VON。因此，电连接到第N栅极线GLN的TFT 121导通，并且因此像素电压PV从第一电平LV1增加至第二电平LV2。第一电平LV1可被称为低电平，并且第二电平LV2可被称为高电平。
在第二时序T2之后的第三时序T3处，第N栅极信号GSN从栅极导通电压VON降低至第一栅极截止电压VOFF1。因此，像素电压PV由于跳变电压Vkb而从第二电平LV2降低至第三电平LV3。在这里，第三电平LV3为第一电平LV1和第二电平LV2之间的电平。
在第二时序T2和在第三时序T3之后的第四时序T4之间，第(N-1)栅极信号GS(N-1)从第一栅极截止电压VOFF1逐渐降低至第二栅极截止电压VOFF2。在示例性实施方式中，例如，第(N-1)栅极信号GS(N-1)可在两条栅极线被驱动的两个水平时间期间从第一栅极截止电压VOFF1逐渐降低至第二栅极截止电压VOFF2。然而，本发明不限于此，并且在另一示例性实施方式中，用于使栅极信号GS从第一栅极截止电压VOFF1逐渐降低至第二栅极截止电压VOFF2的水平时间的数量可与两个不同。由于第(N-1)栅极信号GS(N-1)从第一栅极截止电压VOFF1逐渐降低至第二栅极截止电压VOFF2，所以可防止根据从第一栅极截止电压VOFF1至第二栅极截止电压VOFF2的电平变化的电荷耦合效应，并且可防止由电荷耦合效应引起的像素电压PV的降低。
在第四时序T4处，第(N-1)栅极信号GS(N-1)从第二栅极截止电压VOFF2增加至第一栅极截止电压VOFF1。因此，像素电压PV由于电荷耦合效应而通过第一跳变补偿电压Vkb_1从第三电平LV3增加至第四电平LV4。在这里，第四电平LV4为第二电平LV2和第三电平LV3之间的电平。
在第三时序T3和在第四时序T4之后的第五时序T5之间，第N栅极信号GSN从第一栅极截止电压VOFF1逐渐降低至第二栅极截止电压VOFF2。在示例性实施方式中，例如，第N栅极信号GSN可在两条栅极线被驱动的两个水平时间期间从第一栅极截止电压VOFF1逐渐降低至第二栅极截止电压VOFF2。然而，本发明不限于此，并且在另一示例性实施方式中，用于使栅极信号GS从第一栅极截止电压VOFF1逐渐降低至第二栅极截止电压VOFF2的水平时间的数量可与两个不同。由于第N栅极信号GSN从第一栅极截止电压VOFF1逐渐降低至第二栅极截止电压VOFF2，所以可防止根据从第一栅极截止电压VOFF1至第二栅极截止电压VOFF2的电平变化的电荷耦合效应，并且可防止由电荷耦合效应引起的像素电压PV的降低。
在第五时序T5处，第N栅极信号GSN从第二栅极截止电压VOFF2增加至第一栅极截止电压VOFF1。因此，像素电压PV由于电荷耦合效应而通过第二跳变补偿电压Vkb_2从第四电平LV4增加至第二电平LV2。
因此，由于跳变电压Vkb而降低的像素电压PV可通过第一跳变补偿电压Vkb_1和第二跳变补偿电压Vkb_2补偿。
在示出的示例性实施方式中，第二栅极截止电压VOFF2可根据第一栅极截止电压VOFF1确定。在示例性实施方式中，第二栅极截止电压VOFF2可根据前述示例性实施方式通过【等式4】、【等式5】和【等式6】计算。
此外，第二栅极截止电压VOFF2可根据电流源540的电流和第二栅极控制信号GCS2的脉冲宽度确定。具体地，第二栅极截止电压VOFF2可根据电流源540的电流的增加而降低。此外，第二栅极截止电压VOFF2可根据第二栅极控制信号GCS2的脉冲宽度的增加而降低。
驱动显示装置400的方法可与在图7中示出的根据前述示例性实施方式的驱动显示装置100的方法基本上相同。
参考图2、图7以及图9至图12，数据信号DS输出到显示面板110的数据线DL(操作S110)。具体地，数据驱动部140从时序控制部150接收图像数据DATA，使用图像数据DATA产生数据信号DS，并响应于从时序控制部150提供的水平开始信号STH和第二时钟信号CLK2向数据线DL输出数据信号DS。
第(N-1)栅极信号GS(N-1)从第一栅极截止电压VOFF1增加至栅极导通电压VON(操作S120)。具体地，在第一时序T1处，栅极驱动部430使第(N-1)栅极信号GS(N-1)从第一栅极截止电压VOFF1增加至栅极导通电压VON。
第(N-1)栅极信号GS(N-1)从栅极导通电压VON降低至第一栅极截止电压VOFF1(操作S130)。具体地，在第一时序T1之后的第二时序T2处，栅极驱动部430从栅极导通电压VON降低至第一栅极截止电压VOFF1。
第N栅极信号GSN从第一栅极截止电压VOFF1增加至栅极导通电压VON(操作S140)。具体地，在第二时序T2处，栅极驱动部430使第N栅极信号GSN从第一栅极截止电压VOFF1增加至栅极导通电压VON。因此，电连接到第N栅极线GLN的TFT 121导通，并且因此像素电压PV从第一电平LV1增加至第二电平LV2。第一电平LV1可被称为低电平，并且第二电平LV2可被称为高电平。
第N栅极信号GSN从栅极导通电压VON降低至第一栅极截止电压VOFF1(操作S150)。具体地，在第二时序T2之后的第三时序T3处，栅极驱动部430使第N栅极信号GSN从栅极导通电压VON降低至第一栅极截止电压VOFF1。因此，像素电压PV由于跳变电压Vkb而从第二电平LV2降低至第三电平LV3。在这里，第三电平LV3为第一电平LV1和第二电平LV2之间的电平。
第(N-1)栅极信号GS(N-1)从第一栅极截止电压VOFF1逐渐降低至第二栅极截止电压VOFF2(操作S160)。具体地，在第二时序T2和第四时序T4之间，栅极驱动部430使第(N-1)栅极信号GS(N-1)逐渐降低。在示例性实施方式中，例如，栅极驱动部430可使第(N-1)栅极信号GS(N-1)在两条栅极线被驱动的两个水平时间期间从第一栅极截止电压VOFF1逐渐降低至第二栅极截止电压VOFF2。然而，本发明不限于此，并且在另一示例性实施方式中，用于使栅极信号GS从第一栅极截止电压VOFF1逐渐降低至第二栅极截止电压VOFF2的水平时间的数量可与两个不同。由于栅极驱动部430使第(N-1)栅极信号GS(N-1)从第一栅极截止电压VOFF1逐渐降低至第二栅极截止电压VOFF2，所以可防止根据从第一栅极截止电压VOFF1至第二栅极截止电压VOFF2的电平变化的电荷耦合效应，并且可防止由电荷耦合效应引起的像素电压PV的降低。
第(N-1)栅极信号GS(N-1)从第二栅极截止电压VOFF2增加至第一栅极截止电压VOFF1(操作S170)。具体地，在第四时序T4处，栅极驱动部430使第(N-1)栅极信号GS(N-1)从第二栅极截止电压VOFF2增加至第一栅极截止电压VOFF1。因此，像素电压PV由于电荷耦合效应而通过第一跳变补偿电压Vkb_1从第三电平LV3增加至第四电平LV4。在这里，第四电平LV4为第二电平LV2和第三电平LV3之间的电平。
第N栅极信号GSN从第一栅极截止电压VOFF1逐渐降低至第二栅极截止电压VOFF2(操作S180)。具体地，在第三时序T3和第五时序T5之间，栅极驱动部430使第N栅极信号GSN从第一栅极截止电压VOFF1逐渐降低至第二栅极截止电压VOFF2。在示例性实施方式中，栅极驱动部430使第N栅极信号GSN在两条栅极线被驱动的两个水平时间期间从第一栅极截止电压VOFF1逐渐降低至第二栅极截止电压VOFF2。然而，本发明不限于此，并且在另一示例性实施方式中，用于使栅极信号GS从第一栅极截止电压VOFF1逐渐降低至第二栅极截止电压VOFF2的水平时间的数量可与两个不同。由于栅极驱动部430使第N栅极信号GSN从第一栅极截止电压VOFF1逐渐降低至第二栅极截止电压VOFF2，所以可防止根据从第一栅极截止电压VOFF1至第二栅极截止电压VOFF2的电平变化的电荷耦合效应，并且可防止由电荷耦合效应引起的像素电压PV的降低。
第N栅极信号GSN从第二栅极截止电压VOFF2增加至第一栅极截止电压VOFF1(操作S190)。具体地，在第五时序T5处，栅极驱动部430使第N栅极信号GSN从第二栅极截止电压VOFF2增加至第一栅极截止电压VOFF1。因此，像素电压PV由于电荷耦合效应而通过第二跳变补偿电压Vkb_2从第四电平LV4增加至第二电平LV2。
因此，由于跳变电压Vkb而降低的像素电压PV可通过第一跳变补偿电压Vkb_1和第二跳变补偿电压Vkb_2补偿。
根据示出的示例性实施方式，由于跳变电压Vkb而降低的像素电压PV可通过第一跳变补偿电压Vkb_1和第二跳变补偿电压Vkb_2补偿。因此，可防止像素120的充电速率降低，并且因此可改善显示装置400的显示质量。
图13是示出根据本发明的示出的示例性实施方式的像素的电路图。
在图13中示出的根据示例性实施方式的像素620可包括在在图1中示出的根据前述示例性实施方式的显示装置100的显示面板110中。此外，除了像素620之外，包括在图13中示出的根据示例性实施方式的像素620的显示装置可与在图1中示出的根据前述示例性实施方式的显示装置100基本上相同。因此，相同的附图标记将用来指代与前述示例性实施方式中描述的部分的相同的或相似的部分，并且关于以上元件的任何进一步的重复性说明将被省略。
参考图13，像素620可包括电连接到第N栅极线GLN和数据线DL的TFT 621、连接到TFT 621的液晶电容器623和存储电容器625。在这里，第N栅极线GLN可为图1的第一至第K栅极线GL1、GL2、…、GL(K-1)和GLK中的任一个。
图14是示出施加到图13的第N栅极线GLN的第N栅极信号GSN和在图13的像素620中充电的像素电压PV的时序图。
第N栅极信号GSN可通过图3的跳变补偿部200控制。可选地，第N栅极信号GSN可通过图8的跳变补偿部300控制。
参考图1、图3、图8、图13和图14，在第一时序T1处，第N栅极信号GSN从第一栅极截止电压VOFF1增加至栅极导通电压VON。因此，电连接到第N栅极线GLN的TFT 621导通，并且因此像素电压PV从第一电平LV1增加至第二电平LV2。第一电平LV1可被称为低电平，并且第二电平LV2可被称为高电平。
在第一时序T1之后的第二时序T2处，第N栅极信号GSN从栅极导通电压VON降低至第一栅极截止电压VOFF1。因此，像素电压PV由于跳变电压Vkb而从第二电平LV2降低至第三电平LV3。在这里，第三电平LV3为第一电平LV1和第二电平LV2之间的电平。
在第二时序T2和在第二时序T2之后的第三时序T3之间，第N栅极信号GSN从第一栅极截止电压VOFF1逐渐降低至第二栅极截止电压VOFF2。在示例性实施方式中，例如，第N栅极信号GSN可在两条栅极线被驱动的两个水平时间期间从第一栅极截止电压VOFF1逐渐降低至第二栅极截止电压VOFF2。然而，本发明不限于此，并且在另一示例性实施方式中，用于使栅极信号GS从第一栅极截止电压VOFF1逐渐降低至第二栅极截止电压VOFF2的水平时间的数量可与两个不同。由于第N栅极信号GSN从第一栅极截止电压VOFF1逐渐降低至第二栅极截止电压VOFF2，所以可防止根据从第一栅极截止电压VOFF1至第二栅极截止电压VOFF2的电平变化的电荷耦合效应，并且可防止由电荷耦合效应引起的像素电压PV的降低。
在第三时序T3处，第N栅极信号GSN从第二栅极截止电压VOFF2增加至第一栅极截止电压VOFF1。因此，像素电压PV由于电荷耦合效应而通过跳变补偿电压Vkb_c从第三电平LV3增加至第二电平LV2。
因此，由于跳变电压Vkb而降低的像素电压PV可通过跳变补偿电压Vkb_c补偿。
图15A是示出用于描述图14的跳变电压Vkb的图13的像素620的电路图。
参考图14和图15A，在第二时序T2处，施加到第N栅极线GLN的第N栅极信号GSN从栅极导通电压VON降低至第一栅极截止电压VOFF1。因此，TFT 621中的栅极电极的电压从栅极导通电压VON降低至第一栅极截止电压VOFF1。因此，TFT 621和存储电容器625之间的像素电压PV由于跳变电压Vkb而降低。
图15B是示出用于描述图14的跳变补偿电压Vkb_c的图13的像素620电路图。
参考图14和图15B，在第三时序T3处，施加到第N栅极线GLN的第N栅极信号GSN从第二栅极截止电压VOFF2增加至第一栅极截止电压VOFF1。因此，TFT 621中的栅极电极的电压从第二栅极截止电压VOFF2增加至第一栅极截止电压VOFF1。因此，TFT 621和存储电容器625之间的像素电压PV通过跳变补偿电压Vkb_c增加。
图16是示出驱动包括图13的像素620的显示装置100的方法的流程图。
参考图1以及图13至图16，数据信号DS输出到显示面板110的数据线DL(操作S210)。具体地，数据驱动部140从时序控制部150接收图像数据DATA、使用图像数据DATA产生数据信号DS、并响应于从时序控制部150提供的水平开始信号STH和第二时钟信号CLK2向数据线DL输出数据信号DS。
第N栅极信号GSN从第一栅极截止电压VOFF1增加至栅极导通电压VON(操作S220)。具体地，在第一时序T1处，栅极驱动部130使第N栅极信号GSN从第一栅极截止电压VOFF1增加至栅极导通电压VON。因此，电连接到第N栅极线GLN的TFT 621导通，并且因此像素电压PV从第一电平LV1增加至第二电平LV2。第一电平LV1可被称为低电平，并且第二电平LV2可被称为高电平。
第N栅极信号GSN从栅极导通电压VON降低至第一栅极截止电压VOFF1(操作S230)。具体地，在第一时序T1之后的第二时序T2处，栅极驱动部130使第N栅极信号GSN从栅极导通电压VON降低至第一栅极截止电压VOFF1。因此，像素电压PV由于跳变电压Vkb而从第二电平LV2降低至第三电平LV3。在这里，第三电平LV3为第一电平LV1和第二电平LV2之间的电平。
第N栅极信号GSN从第一栅极截止电压VOFF1逐渐降低至第二栅极截止电压VOFF2(操作S240)。具体地，在第二时序T2和第三时序T3之间，栅极驱动部130使第N栅极信号GSN从第一栅极截止电压VOFF1逐渐降低至第二栅极截止电压VOFF2。在示例性实施方式中，例如，栅极驱动部130使第N栅极信号GSN在两条栅极线被驱动的两个水平时间期间从第一栅极截止电压VOFF1逐渐降低至第二栅极截止电压VOFF2。由于栅极驱动部130使第N栅极信号GSN从第一栅极截止电压VOFF1逐渐降低至第二栅极截止电压VOFF2，所以可防止根据从第一栅极截止电压VOFF1至第二栅极截止电压VOFF2的电平变化的电荷耦合效应，并且可防止由电荷耦合效应引起的像素电压PV的降低。
第N栅极信号GSN从第二栅极截止电压VOFF2增加至第一栅极截止电压VOFF1(操作S250)。具体地，在第三时序T3处，栅极驱动部130使第N栅极信号GSN从第二栅极截止电压VOFF2增加至第一栅极截止电压VOFF1。因此，像素电压PV由于电荷耦合效应而通过跳变补偿电压Vkb_c从第三电平LV3增加至第二电平LV2。
因此，由于跳变电压Vkb而降低的像素电压PV可通过跳变补偿电压Vkb_c补偿。
根据示出的示例性实施方式，由于跳变电压Vkb而降低的像素电压PV可通过跳变补偿电压Vkb_c补偿。因此，可防止像素620的充电速率降低，并且因此可改善包括像素620的显示装置100的显示质量。
图17是示出根据本发明的示例性实施方式的第N栅极信号和像素电压的时序图。
在图17中示出的根据示例性实施方式的第N栅极信号GSN可施加到在图13中示出的根据前述示例性实施方式的第N栅极线GLN。此外，在图17中示出的根据示例性实施方式的像素电压PV可充电在在图13中示出的根据前述示例性实施方式的像素620中。此外，在图17中示出的根据示例性实施方式的第N栅极信号GSN可通过在图10中示出的根据前述示例性实施方式的跳变补偿部500控制。因此，相同的附图标记将用来指代与前述示例性实施方式中描述的部分的相同的或相似的部分，并且关于以上元件的任何进一步的重复说明将被省略。
参考图10、图13和图17，在第一时序T1处，第N栅极信号GSN从第一栅极截止电压VOFF1增加至栅极导通电压VON。因此，电连接到第N栅极线GLN的TFT 621导通，并且因此像素电压PV从第一电平LV1增加至第二电平LV2。第一电平LV1可被称为低电平，并且第二电平LV2可被称为高电平。
在第一时序T1之后的第二时序T2处，第N栅极信号GSN从栅极导通电压VON降低至第一栅极截止电压VOFF1。因此，像素电压PV由于跳变电压Vkb而从第二电平LV2降低至第三电平LV3。在这里，第三电平LV3为第一电平LV1和第二电平LV2之间的电平。
在第二时序T2和在第二时序T2之后的第三时序T3之间，第N栅极信号GSN从第一栅极截止电压VOFF1逐渐降低至第二栅极截止电压VOFF2。在示例性实施方式中，例如，第N栅极信号GSN可在两条栅极线被驱动的两个水平时间期间从第一栅极截止电压VOFF1逐渐降低至第二栅极截止电压VOFF2。然而，本发明不限于此，并且在另一示例性实施方式中，用于使栅极信号GS从第一栅极截止电压VOFF1逐渐降低至第二栅极截止电压VOFF2的水平时间的数量可与两个不同。由于第N栅极信号GSN从第一栅极截止电压VOFF1逐渐降低至第二栅极截止电压VOFF2，所以可防止根据从第一栅极截止电压VOFF1至第二栅极截止电压VOFF2的电平变化的电荷耦合效应，并且可防止由电荷耦合效应引起的像素电压PV的降低。
在第三时序T3处，第N栅极信号GSN从第二栅极截止电压VOFF2增加至第一栅极截止电压VOFF1。因此，像素电压PV由于电荷耦合效应而通过跳变补偿电压Vkb_c从第三电平LV3增加至第二电平LV2。
因此，由于跳变电压Vkb而降低的像素电压PV可通过跳变补偿电压Vkb_c补偿。
根据示出的示例性实施方式，由于跳变电压Vkb而降低的像素电压PV可通过跳变补偿电压Vkb_c补偿。因此，可防止像素620的充电速率降低，并且因此可改善包括像素620的显示装置100的显示质量。
本发明可应用于具有显示装置的电子设备。在示例性实施方式中，本发明可应用于诸如电视、电脑显示器、笔记本电脑、数码相机、蜂窝电话、智能电话、台式个人计算机(“PC”)、智能平板、个人数字助理(“PDA”)、便携式多媒体播放器(“PMP”)、MP3播放器、导航系统、摄像机、便携式游戏机等的多种显示设备中。
上述内容是本发明的说明，并且不应被解释为限制本发明。虽然已经描述了本发明的一些示例性实施方式，但是本领域的技术人员将容易理解的是，在实质上不背离本发明的新颖教导和优点的情况下，可在示例性实施方式中进行许多修改。因此，所有这样的修改旨在包括在如权利要求中限定的本发明的范围内。在权利要求中，涉及装置加功能(means-plus-function)的条款旨在覆盖本文中描述为执行所述功能的结构，并且不仅覆盖结构等同物还覆盖等同结构。因此，应理解的是，上述内容是本发明的说明，并且不应被解释为限于公开的具体示例性实施方式，并且对于公开的示例性实施方式的修改以及其他示例性实施方式旨在包括在所附权利要求的范围内。本发明通过所附权利要求和在本发明中包括的权利要求的等同物限定。

Claims (10)

1.显示装置，包括：
显示面板，所述显示面板显示图像，并且包括栅极线、数据线和像素；
数据驱动部，所述数据驱动部分别向所述数据线输出数据信号；以及
栅极驱动部，所述栅极驱动部执行以下操作：
将多个栅极信号分别输出至所述栅极线，
使所述多个栅极信号中的栅极信号从第一栅极截止电压增加至栅极导通电压，
使所述栅极信号从所述栅极导通电压降低至所述第一栅极截止电压，
使所述栅极信号在所述栅极线中的P条栅极线被驱动的P个水平时间期间以比所述栅极信号从所述栅极导通电压降低至所述第一栅极截止电压的斜率小的斜率从所述第一栅极截止电压降低至第二栅极截止电压，其中，P为正整数，以及
使所述栅极信号从所述第二栅极截止电压增加至所述第一栅极截止电压。
2.根据权利要求1所述的显示装置，其中，所述栅极驱动部使所述栅极信号在所述栅极线中的两条栅极线被驱动的两个水平时间期间从所述第一栅极截止电压降低至所述第二栅极截止电压。
3.根据权利要求1所述的显示装置，其中，所述栅极线包括第N栅极线和第N-1栅极线，其中N为等于或大于2的自然数，以及
其中，所述显示面板还包括：
薄膜晶体管，所述薄膜晶体管电连接到所述数据线和所述第N栅极线；
液晶电容器，所述液晶电容器电连接到所述薄膜晶体管；以及
存储电容器，所述存储电容器电连接到所述薄膜晶体管和所述第N-1栅极线。
4.根据权利要求3所述的显示装置，其中，所述栅极驱动部包括跳变补偿部，所述跳变补偿部响应于第一栅极控制信号、第二栅极控制信号和第三栅极控制信号依照所述栅极导通电压、所述第一栅极截止电压和所述第二栅极截止电压来控制所述多个栅极信号中的所述栅极信号。
5.根据权利要求4所述的显示装置，其中，所述跳变补偿部包括：
第一开关，所述第一开关设置在所述栅极线和施加有所述栅极导通电压的栅极导通电压线之间，并且响应于所述第一栅极控制信号使所述栅极线电连接到所述栅极导通电压线或使所述栅极线与所述栅极导通电压线电断开；
第二开关，所述第二开关设置在所述栅极线和施加有所述第一栅极截止电压的第一栅极截止电压线之间，并且响应于所述第二栅极控制信号使所述栅极线电连接到所述第一栅极截止电压线或使所述栅极线与所述第一栅极截止电压线电断开；
可变电阻器，所述可变电阻器设置在所述栅极线和施加有所述第二栅极截止电压的第二栅极截止电压线之间；以及
第三开关，所述第三开关设置在所述可变电阻器和所述栅极线之间，并且响应于所述第三栅极控制信号使所述可变电阻器电连接到所述栅极线或使所述可变电阻器与所述栅极线电断开。
6.根据权利要求4所述的显示装置，其中，所述跳变补偿部包括：
第一开关，所述第一开关设置在所述栅极线和施加有所述栅极导通电压的栅极导通电压线之间，并且响应于所述第一栅极控制信号使所述栅极线电连接到所述栅极导通电压线或使所述栅极线与所述栅极导通电压线电断开；
第二开关，所述第二开关设置在所述栅极线和施加有所述第一栅极截止电压的第一栅极截止电压线之间，并且响应于所述第二栅极控制信号使所述栅极线电连接到所述第一栅极截止电压线或使所述栅极线与所述第一栅极截止电压线电断开；
低通滤波器，所述低通滤波器设置在所述栅极线和施加有所述第二栅极截止电压的第二栅极截止电压线之间；以及
第三开关，所述第三开关设置在所述栅极线和所述低通滤波器之间，并且响应于所述第三栅极控制信号使所述栅极线电连接到所述低通滤波器或使所述栅极线与所述低通滤波器电断开。
7.根据权利要求4所述的显示装置，其中，所述多个栅极信号包括施加到所述第N栅极线的第N栅极信号和施加到所述第N-1栅极线的第N-1栅极信号，
在第一时序处，所述第N-1栅极信号从所述第一栅极截止电压增加至所述栅极导通电压，
在所述第一时序之后的第二时序处，所述第N-1栅极信号从所述栅极导通电压降低至所述第一栅极截止电压，并且所述第N栅极信号从所述第一栅极截止电压增加至所述栅极导通电压，
在所述第二时序之后的第三时序处，所述第N栅极信号从所述栅极导通电压降低至所述第一栅极截止电压，
所述第N-1栅极信号在与所述第二时序和第四时序之间的时间对应的两个水平时间期间从所述第一栅极截止电压逐渐降低至所述第二栅极截止电压，其中，所述第四时序在所述第三时序之后，
在所述第四时序处，所述第N-1栅极信号从所述第二栅极截止电压增加至所述第一栅极截止电压，
所述第N栅极信号在与所述第三时序和第五时序之间的时间对应的两个水平时间期间从所述第一栅极截止电压逐渐降低至所述第二栅极截止电压，其中，所述第五时序在所述第四时序之后，以及
在所述第五时序处，所述第N栅极信号从所述第二栅极截止电压增加至所述第一栅极截止电压。
8.根据权利要求7所述的显示装置，其中，
在所述第二时序处，充电在所述显示面板的所述像素中的像素电压从第一电平增加至第二电平，
在所述第三时序处，所述像素电压由于跳变电压而从所述第二电平降低至所述第一电平和所述第二电平之间的第三电平，
在所述第四时序处，所述像素电压通过第一跳变补偿电压从所述第三电平增加至所述第三电平和所述第二电平之间的第四电平，以及
在所述第五时序处，所述像素电压通过第二跳变补偿电压从所述第四电平增加至所述第二电平。
9.根据权利要求4所述的显示装置，其中，所述跳变补偿部包括：
第一开关，所述第一开关设置在所述栅极线和施加有所述栅极导通电压的栅极导通电压线之间，并且响应于所述第一栅极控制信号使所述栅极线电连接到所述栅极导通电压线或使所述栅极线与所述栅极导通电压线电断开；
第二开关，所述第二开关设置在所述栅极线和施加有所述第一栅极截止电压的第一栅极截止电压线之间，并且响应于所述第二栅极控制信号使所述栅极线电连接到所述第一栅极截止电压线或使所述栅极线与所述第一栅极截止电压线电断开；
电流源，所述电流源设置在所述栅极线和施加有接地电压的接地电压端子之间；以及
第三开关，所述第三开关设置在所述栅极线和所述电流源之间，并且响应于所述第三栅极控制信号使所述栅极线电连接到所述电流源或使所述栅极线与所述电流源电断开。
10.驱动显示装置的方法，所述方法包括：
向显示面板的数据线输出数据信号，所述显示面板显示图像并且包括栅极线、所述数据线和像素，所述栅极线包括第N-1栅极线和第N栅极线，其中，N为等于或大于2的自然数；
使施加到所述第N-1栅极线的第N-1栅极信号从第一栅极截止电压增加至栅极导通电压；
使所述第N-1栅极信号从所述栅极导通电压降低至所述第一栅极截止电压；
使施加到所述第N栅极线的第N栅极信号从所述第一栅极截止电压增加至所述栅极导通电压；
使所述第N栅极信号从所述栅极导通电压降低至所述第一栅极截止电压；
使所述第N-1栅极信号在P条栅极线被驱动的P个水平时间期间以比所述第N-1栅极信号从所述栅极导通电压降低至所述第一栅极截止电压的斜率小的斜率从所述第一栅极截止电压降低至第二栅极截止电压，其中，P为正整数；
使所述第N-1栅极信号从所述第二栅极截止电压增加至所述第一栅极截止电压；
使所述第N栅极信号在P个水平时间期间以比所述第N栅极信号从所述栅极导通电压降低至所述第一栅极截止电压的斜率小的斜率从所述第一栅极截止电压降低至所述第二栅极截止电压；以及
使所述第N栅极信号从所述第二栅极截止电压增加至所述第一栅极截止电压。
CN201711381653.9A 2017-03-16 2017-12-20 显示装置以及驱动显示装置的方法 Active CN108630157B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2017-0033195 2017-03-16
KR1020170033195A KR102306579B1 (ko) 2017-03-16 2017-03-16 표시 장치 및 이의 구동 방법

Publications (2)

Publication Number Publication Date
CN108630157A CN108630157A (zh) 2018-10-09
CN108630157B true CN108630157B (zh) 2021-02-26

Family

ID=63520212

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711381653.9A Active CN108630157B (zh) 2017-03-16 2017-12-20 显示装置以及驱动显示装置的方法

Country Status (3)

Country Link
US (1) US10127872B2 (zh)
KR (1) KR102306579B1 (zh)
CN (1) CN108630157B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102556601B1 (ko) * 2018-07-25 2023-07-19 삼성디스플레이 주식회사 표시 장치
CN109686330A (zh) * 2019-01-22 2019-04-26 深圳市华星光电半导体显示技术有限公司 一种像素驱动电路及其驱动方法
JP7181825B2 (ja) * 2019-03-26 2022-12-01 株式会社ジャパンディスプレイ 表示装置
KR20210040207A (ko) * 2019-10-02 2021-04-13 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 구동 방법
CN113990235B (zh) * 2021-10-29 2023-12-22 京东方科技集团股份有限公司 显示驱动电路、显示驱动方法及显示装置

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5990859A (en) * 1986-08-18 1999-11-23 Canon Kabushiki Kaisha Display device
TW493149B (en) * 1999-12-15 2002-07-01 Samsung Electronics Co Ltd Module for determining the time for driving signal to be applied, liquid crystal display panel including the same, and method of driving liquid crystal display panel
CN101174072A (zh) * 2006-11-02 2008-05-07 三星电子株式会社 液晶显示器
CN101187766A (zh) * 2006-11-23 2008-05-28 三星电子株式会社 显示面板
CN101295481A (zh) * 2007-04-27 2008-10-29 三星电子株式会社 栅极驱动电路和具有该栅极驱动电路的液晶显示器
CN101699552A (zh) * 2009-11-16 2010-04-28 友达光电股份有限公司 栅极输出控制方法及相应的栅极脉冲调制器
CN103426388A (zh) * 2012-05-23 2013-12-04 三星显示有限公司 显示装置以及其驱动方法
CN105185348A (zh) * 2015-11-04 2015-12-23 京东方科技集团股份有限公司 一种像素单元及其驱动方法、阵列基板及显示装置
CN106097949A (zh) * 2014-04-29 2016-11-09 乐金显示有限公司 移位寄存器及使用该移位寄存器的显示装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0154799B1 (ko) * 1995-09-29 1998-12-15 김광호 킥백전압을 감소시킨 박막 트랜지스터 액정 표시장치의 구동장치
JP4544827B2 (ja) * 2003-03-31 2010-09-15 シャープ株式会社 液晶表示装置
KR100717193B1 (ko) * 2005-09-07 2007-05-11 비오이 하이디스 테크놀로지 주식회사 액정 표시 장치
KR101478667B1 (ko) 2008-10-16 2015-01-02 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
KR101539593B1 (ko) * 2009-01-12 2015-07-28 삼성디스플레이 주식회사 표시 장치
KR101808338B1 (ko) * 2010-10-21 2017-12-13 엘지디스플레이 주식회사 표시장치와 그 게이트펄스 제어방법
KR20140078231A (ko) * 2012-12-17 2014-06-25 삼성디스플레이 주식회사 액정표시패널의 구동방법 및 이를 수행하는 액정표시장치
KR20160137866A (ko) * 2015-05-22 2016-12-01 삼성디스플레이 주식회사 게이트 구동 장치, 그것을 포함하는 표시 장치 및 그 구동 방법
KR102355518B1 (ko) * 2015-06-17 2022-01-26 삼성디스플레이 주식회사 표시장치

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5990859A (en) * 1986-08-18 1999-11-23 Canon Kabushiki Kaisha Display device
TW493149B (en) * 1999-12-15 2002-07-01 Samsung Electronics Co Ltd Module for determining the time for driving signal to be applied, liquid crystal display panel including the same, and method of driving liquid crystal display panel
CN101174072A (zh) * 2006-11-02 2008-05-07 三星电子株式会社 液晶显示器
CN101187766A (zh) * 2006-11-23 2008-05-28 三星电子株式会社 显示面板
CN101295481A (zh) * 2007-04-27 2008-10-29 三星电子株式会社 栅极驱动电路和具有该栅极驱动电路的液晶显示器
CN101699552A (zh) * 2009-11-16 2010-04-28 友达光电股份有限公司 栅极输出控制方法及相应的栅极脉冲调制器
CN103426388A (zh) * 2012-05-23 2013-12-04 三星显示有限公司 显示装置以及其驱动方法
CN106097949A (zh) * 2014-04-29 2016-11-09 乐金显示有限公司 移位寄存器及使用该移位寄存器的显示装置
CN105185348A (zh) * 2015-11-04 2015-12-23 京东方科技集团股份有限公司 一种像素单元及其驱动方法、阵列基板及显示装置

Also Published As

Publication number Publication date
KR20180107345A (ko) 2018-10-02
US10127872B2 (en) 2018-11-13
US20180268767A1 (en) 2018-09-20
KR102306579B1 (ko) 2021-09-29
CN108630157A (zh) 2018-10-09

Similar Documents

Publication Publication Date Title
CN108630157B (zh) 显示装置以及驱动显示装置的方法
US10276121B2 (en) Gate driver with reduced number of thin film transistors and display device including the same
US8786538B2 (en) Display device and method for controlling gate pulse
US8325126B2 (en) Liquid crystal display with reduced image flicker and driving method thereof
US9190169B2 (en) Shift register and flat panel display device having the same
US9673806B2 (en) Gate driver and display device including the same
KR101861350B1 (ko) 게이트 구동회로 및 이를 포함하는 표시 장치
CN106409247B (zh) 分级电路以及使用分级电路的扫描驱动器
KR102490159B1 (ko) 게이트 구동 회로와 이를 이용한 인셀 터치 센서를 갖는 표시장치
US10121434B2 (en) Stage circuit and scan driver using the same
KR102457156B1 (ko) 게이트 구동회로를 포함하는 표시 장치 및 그것의 구동 방법
US10699616B2 (en) Scan driver
KR20150069317A (ko) 중첩된 펄스들을 출력하는 게이트 드라이버 회로
KR20170049002A (ko) 터치 스크린을 갖는 표시장치와 그 구동 회로
US10347207B2 (en) Scan driver and driving method thereof
US9767753B2 (en) Scan driver
US10127874B2 (en) Scan driver and display device using the same
KR102283377B1 (ko) 표시장치와 그 게이트 구동 회로
US20170098420A1 (en) Scan driver and driving method thereof
KR20070107477A (ko) 액정 표시 장치 및 그 구동 방법
KR20070062680A (ko) 표시 패널, 이를 구비한 표시 장치 및 표시 장치의 구동방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant