CN108627719A - 分析多电平数字信号的多电平逻辑分析器及其操作方法 - Google Patents

分析多电平数字信号的多电平逻辑分析器及其操作方法 Download PDF

Info

Publication number
CN108627719A
CN108627719A CN201810022543.1A CN201810022543A CN108627719A CN 108627719 A CN108627719 A CN 108627719A CN 201810022543 A CN201810022543 A CN 201810022543A CN 108627719 A CN108627719 A CN 108627719A
Authority
CN
China
Prior art keywords
signal
input
comparing unit
comparing
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810022543.1A
Other languages
English (en)
Other versions
CN108627719B (zh
Inventor
马丁·佩施克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohde and Schwarz GmbH and Co KG
Original Assignee
Rohde and Schwarz GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohde and Schwarz GmbH and Co KG filed Critical Rohde and Schwarz GmbH and Co KG
Publication of CN108627719A publication Critical patent/CN108627719A/zh
Application granted granted Critical
Publication of CN108627719B publication Critical patent/CN108627719B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R29/00—Arrangements for measuring or indicating electric quantities not covered by groups G01R19/00 - G01R27/00
    • G01R29/02—Measuring characteristics of individual pulses, e.g. deviation from pulse flatness, rise time or duration
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R13/00—Arrangements for displaying electric variables or waveforms
    • G01R13/02—Arrangements for displaying electric variables or waveforms for displaying measured electric variables in digital form
    • G01R13/0218—Circuits therefor
    • G01R13/0272—Circuits therefor for sampling
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R13/00—Arrangements for displaying electric variables or waveforms
    • G01R13/02—Arrangements for displaying electric variables or waveforms for displaying measured electric variables in digital form
    • G01R13/0218—Circuits therefor
    • G01R13/0236—Circuits therefor for presentation of more than one variable
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3177—Testing of logic operation, e.g. by logic analysers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4917—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Logic Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明提供一种用于分析多电平数字信号的多电平逻辑分析器，该多电平逻辑分析器包括：多个信号输入，每个信号输入用于接收多电平数字信号；多个比较单元，每个比较单元包括第一比较器输入和第二比较器输入，并且用于比较在第一比较器输入接收到的信号与在第二比较器输入接收到的信号；以及第一开关装置，其用于将信号输入中的至少一个信号输入与比较单元中的至少两个比较单元的第一比较器输入进行耦合。另外，本发明提供相应的方法。

Description

分析多电平数字信号的多电平逻辑分析器及其操作方法
技术领域
本发明涉及用于分析多电平数字信号的多电平逻辑分析器。本发明还涉及用于操作多电平逻辑分析器的方法。
背景技术
虽然理论上可应用到任何测量系统，但是以下将结合示波器来描述本发明及其潜在的问题。
在当今的现代电子工业中，在开发和生产期间，必须对电子产品执行各种不同的测量和测试。
例如，示波器可以用于记录模拟电压和/或电流值。另外，一些示波器或逻辑分析器允许记录逻辑值，其中记录逻辑状态，即真/假(true/false)、1/0或者开/关(on/off)。这样的逻辑值仅示出信号的逻辑内容，但是无法再体现波形。
如果待测设备使用多电平信号，例如像具有三个逻辑状态的PAM3信号，这些信号例如可以利用示波器的模拟输入来记录，并且用户可以手动地评估不同的信号电平或者将所记录的信号电平从示波器提供到例如计算机来执行自动评估。示波器还可以在经由虚拟输入或信道记录信号之后提供多电平信号评估。
在该背景下，本发明解决的问题是提供多电平信号的改进测量。
发明内容
本发明通过具有权利要求1的特征的多电平逻辑分析器和通过具有权利要求10的特征的操作多电平逻辑分析器的方法来解决该目的。
因此，提供了：
-一种用于分析多电平数字信号的多电平逻辑分析器，该多电平逻辑分析器包括：多个(即，两个或更多个)信号输出，每个信号输入用于接收多电平数字信号；多个(即，两个或更多个)比较单元，例如比较器，每个比较单元包括第一比较器输入和第二比较器输入，并且用于将在第一比较器输入接收到的信号与在第二比较器输入接收到的信号进行比较；以及第一开关装置，其用于将信号输入中的至少一个信号输入与比较单元中的至少两个比较单元的第一比较器输入进行耦合。
此外，提供了：
-一种用于操作多电平逻辑分析器的方法，该多电平逻辑分析器用于分析多电平数字信号，该方法包括：各自利用信号输入来接收多电平数字信号；可控地耦合信号输入中的至少一个信号输入与至少两个比较单元的第一比较器输入，每个比较单元包括第一比较器输入和第二比较器输入；以及比较在相应的比较单元的第一比较器输入接收到的信号与在相应的比较单元的第二比较器输入接收到的信号。
本发明提供具有多个信号输入的多电平逻辑分析器。该背景下的多个可以是指大于一的任意数量。此外，多电平逻辑分析器提供多个比较单元，这些比较单元在它们的输入处比较两个信号。
另外，第一开关装置可以将单个信号输入各自与比较单元中的至少两个比较单元进行耦合。
多电平逻辑分析器的这种配置允许在不需要使用例如示波器的模拟信道的情况下分析多电平信号。示波器上的模拟信道的数量通常受到限制，例如限制至四个。利用本发明，可以保留这些模拟信道用于模拟测量，而可以经由多电平逻辑分析器来测量多电平信号，该多电平逻辑分析器例如可以集成到示波器等中。
第一开关装置例如可以将单个信号输入耦合到与信号具有的逻辑电平或信号电平同样多的比较单元。例如，如果信号是具有三个逻辑电平的PAM3信号，相应的信号输入可以耦合到比较单元中的两个比较单元。因为信号电平中的一个信号电平是零电平，所以只需要比较单元中的两个比较单元。
然后，两个比较单元例如可以具有不同开关电平，其代表输入信号的逻辑电平。如果输入信号的逻辑电平是第一或最低逻辑电平，比较单元将都不输出信号或者它们将输出零信号或低信号。如果输入信号的逻辑电平是第二电平，则只有比较单元中的第一比较单元将会输出正信号。如果输入信号的逻辑电平是第三电平，则两个比较单元都将会输出正信号。
然后可以对于比较单元的输出进行进一步处理，以评估正输出的数量并且确定多电平信号的信号电平。
比较单元可以是例如比较器或减法器，第一比较器输入可以是比较器或减法器的正输入，而第二比较器输入可以是比较器或减法器的负输入。这将导致反向的输出。信号输入还可以进行切换。这将提供正常或非倒置的输出。
本发明的其它实施例是参考附图的其它从属权利要求和以下描述的主题。
在可能的实施例中，多电平逻辑分析器可以包括多个(即，两个或更多个)信号输出，每个信号输出用于输出输出信号。
信号输出可以将输出信号提供给下面的信号处理单元。另外，信号输出可以执行各种信号调节。信号输出可以输出任何种类的信号，例如像模拟或数字的串行或并行的信号。
在可能的实施例中，多电平逻辑分析器可以包括第二开关装置，其用于可控地耦合比较单元，该比较单元在它们的第一比较输入与相同的信号输入耦合，在它们的输出侧与信号输出中的一个信号输出耦合。
如果不同的比较单元耦合到单个信号输入，它们可以各自用于分析作为输入信号提供给相应信号输入的多电平逻辑信号的不同电平。将所有这些比较单元耦合到单个输出允许向下面的信号处理单元提供单个信号，该单个信号代表多电平输入信号的不同信号电平。
在可能的实施例中，信号输出可以包括编码器，该编码器用于将连接到相应的信号输出的比较单元的输出信号编码成二进制值或者将相应的比较单元的输出信号串行化(serialize)。
如上面已经描述的，在示例实施例中，示出正值或高值的比较单元的数量代表多电平输入信号中存在瞬时电平。因此，将该数量编码为二进数值或串行数字信号允许向下面的信号处理单元提供在数字系统中易于使用的多电平输入信号的瞬时电平的指示。
在可能的实施例中，第二开关装置还可以用于可控地耦合比较单元，该比较单元在它们的第一比较输入侧与单个信号输入耦合，在它们的输出侧与不同信号输出耦合。
这允许将单个比较单元的结果作为原始信号提供给下面的信号处理单元，并且在下面的信号处理单元中执行对于这些原始信号的任何类型的分析。
在可能的实施例中，多电平逻辑分析器可以包括多个(即，两个或更多个)可配置阈值电压源，每个阈值电压源用于提供经配置的输出电压。
在多电平逻辑分析器中，可配置阈值电压源可以用于向比较单元提供相应的阈值电压作为基础，用于执行多电平输入信号的比较，从而确定多电平输入信号的瞬时电平。这意味着比较单元将会比较相应的阈值电压与提供给相应比较单元的输入信号。
在可能的实施例中，多电平逻辑分析器可以包括多个(即，两个或更多个)第三开关装置，其用于将阈值电压源中的一个阈值电压源与比较单元中的至少两个比较单元进行耦合，尤其是当比较单元中的相应两个比较单元耦合到不同信号输入时。
如果两个比较单元具有相同的阈值电压，它们的输出将由输入侧的相同信号电平来触发。因此，两个不同信号输入处的不同输入信号可以与相同的阈值电压进行比较。
在可能的实施例中，阈值电压源可以用于各自输出不同的阈值电压。
因为阈值电压源是可配置的，所以能够根据接收到的多电平信号的预定信号电平来配置每个阈值电压源。
例如，对于三电平的多电平信号，可以配置阈值电压源中的两个阈值电压源来提供阈值电压，这些阈值电压处于多电平信号的相应电压电平之间的电压范围中间。
如果例如多电平信号的第一电平是0V，多电平信号的第二电平是2.5V，而多电平信号的第三电平是5V，则可以将第一阈值电压源配置为提供1.25V，而可以将第二阈值电压源配置为提供3.75V。
在可能的实施例中，第一开关装置还可以用于将信号输入中的一个信号输入与比较单元中的一个比较单元的第一比较器输入进行耦合，并且将信号输入中的一个信号输入与相应比较单元的第二比较器输入进行耦合。
如果两个信号输入连接到相同的比较单元，例如减法器、差分放大器等，但是各自连接到该比较单元的不同比较器输入，能够测量差分信号。应当理解的是，信号输入可以同时耦合到各种不同的比较单元，并且可以利用本发明来处理该差分多电平信号。
附图说明
为了更完整地理解本发明及其优点，现在参考结合附图的以下描述。下面使用在附图的示意图中所说明的示例性实施例来详细说明本发明，其中：
图1示出根据本发明的多电平逻辑分析器的实施例的框图；
图2示出根据本发明的多电平逻辑分析器的另一实施例的框图；
图3示出根据本发明的多电平逻辑分析器的另一实施例的框图；
图4示出根据本发明的多电平逻辑分析器的另一实施例的框图；以及
图5示出根据本发明的用于操作多电平逻辑分析器的方法的流程图。
附图旨在提供对本发明的实施例的进一步理解。它们示出实施例并且结合说明有助于说明本发明的原理和概念。参照附图，其它实施例和所提及的许多优点变得清楚。附图中的元件不一定按比例示出。
在附图中，除非另有说明，在每种情况下，类似的、功能上等价并且相同地操作的元件、特征和部件具有相同的附图标记。
具体实施方式
图1示出用于分析多电平数字信号101、102的多电平逻辑分析器100的框图。图1中所示的多电平数字信号101、102仅示意性包括三个电压电平。然而，应当理解的是，本发明可以应用于具有任意数量的信号电平的多电平数字信号。
多电平逻辑分析器100包括多个信号输入，其中只示出两个信号输入103、104，其他的信号输入由三个点来表示。多电平逻辑分析器100还包括用于信号输入103、104中的每个信号输入的第一开关装置113、114。对于信号输入103、104，只示出两个第一开关装置113、114，其他的第一开关装置由三个点来表示。另外，多电平逻辑分析器100包括多个比较单元105、106，其中只示出两个比较单元，其他的比较单元由三个点来表示。比较单元105、106耦合到相应的信号输入115、116从而将它们的比较器输出111、112提供给例如下面的信号处理单元(未示出)。
第一开关装置113、114各自接收多电平数字信号101、102中的一个多电平数字信号。第一开关装置113、114然后可以根据多电平数字信号101、102的信号电平的数量，将多电平数字信号101、102转发到比较单元105、106中的至少两个比较单元。第一开关装置113、114尤其将多电平数字信号101、102转发到与需要处理多电平数字信号101、102的所有信号电平所需的同样多的比较单元，例如比信号电平的数量少一个。
例如，第一开关装置113可以将多电平数字信号101转发到两个所示的第一开关装置113、114。第一开关装置114可以将多电平数字信号102转发到两个其他的未示出的比较单元。这允许多电平逻辑分析器100利用简单的开关和比较器来处理多个多电平数字信号101。
比较单元105、106可以经由第一比较器输入107、108接收多电平数字信号101。可以在第二比较器输入109、110上提供根据多电平数字信号101的信号电平而选择的比较电压。如果第一比较输入107、108处的信号电平高于第二比较输入109、110处的信号电平，则比较单元105、106例如可以提供正输出。第一开关装置113的比较电压例如可以处于多电平数字信号101的第一信号电平与第二信号电平之间，而第一开关装置114的比较电压例如可以处于多电平数字信号101的第二信号电平与第三信号电平之间。
这意味着，当多电平数字信号101具有第一信号电平时，比较单元105、106都提供负或低信号。当多电平数字信号101具有第二数字电平时，比较单元105将提供正输出，而当多电平数字信号101具有第三信号电平时，比较单元105、106两者将提供正输出信号。
以上可以应用于任何数量的多电平数字信号101、102和任意数量的信号电平。第一开关装置113、114例如可以具备与待分析的信号电平的最大数量同样多的数量的开关元件。
因此，不必使用例如示波器的模拟信道来执行多电平测量。
应当理解的是，第一开关装置113、114例如可以组合到开关矩阵中，该开关矩阵可以包括任意数量的开关，例如像数字可控开关。另外应当理解的是，多电平逻辑分析器100可以包括接收或输出多电平数字信号101、102或比较器输出信号111、112所需的任何其他的元件，例如滤波器、放大器以及衰减器。另外，多电平逻辑分析器100可以包括控制单元，该控制单元基于测试参数或用户输入来配置多电平逻辑分析器100的第一开关装置113、114和任何其他可配置元件。
图2示出另一多电平逻辑分析器200的框图。多电平逻辑分析器200基于多电平逻辑分析器100，因此也包括信号输入203、204，第一开关装置213、214，比较单元205、206，以及信号输出215、216。以上描述也适用于多电平逻辑分析器200的这些元件。
另外，多电平逻辑分析器200包括耦合在比较单元205、206与信号输出215、216之间的第二开关装置217。只示出一个第二开关装置217。然而，应当理解的是，可以提供与处理多个多电平数字信号201、202所需的同样多的第二开关装置217。
第二开关装置217可以可控地耦合比较单元205、206，比较单元205、206在它们的第一比较输入与相同的信号输入203、204耦合，在它们的输出侧与信号输出215、216中的一个信号输出耦合。这意味着，如果多个比较单元205、206处理相同的多电平数字信号201、202，则将多个比较单元205、206的比较输出信号211、212提供给单个输出215、216。在图1的示例中，第一开关装置213向两个比较单元205、206提供多电平数字信号201。因此，第二开关装置217可以将比较器输出信号211提供给例如相同的信号输出215。信号输出215包括编码器218。即使未明确示出，但是清楚的是所有其他信号输出也可以包括编码器。
编码器218可以将相应的比较单元205、206的并行比较器输出信号211、212编码为二进制(例如，并行二进制)值。作为替换，编码器218还可以将相应的比较单元205、206的输出信号进行串联。因此，编码器218提供采用二级制格式的信号电平，该二级制格式的信号电平易于通过任何下面的信号处理单元进行处理。
作为替换，第二开关装置217可以在其输出侧与不同的信号输出215、216进行耦合，用于将原始的比较器输出结果211、212输出到下面的信号处理单元。
图3示出多电平逻辑分析器300的另一实施例的框图。多电平逻辑分析器300基于多电平逻辑分析器200，因此也包括信号输入303、304，第一开关装置313、314，比较单元305、306，信号输出315、316，第二开关装置317以及编码器318。以上描述因此也适用于多电平逻辑分析器300的这些元件。
另外，多电平逻辑分析器300包括多个可配置阈值电压源319、320，为了清楚只示出其中的两个。可配置阈值电压源319、320用于向比较单元305、306提供它们比较多电平数字信号301、302所需要的阈值电压。应当注意的是，可配置阈值电压源319、320中的每个可配置阈值电压源可以提供不同的电压。
多电平逻辑分析器300还包括多个第三开关装置321、322，为了清楚只示出两个。第三开关装置321、322可以将阈值电压源319、320中的一个阈值电压源与比较单元305、306中的一个比较单元或者至少两个比较单元进行耦合，尤其是当比较单元305、306中的相应的两个比较单元耦合到不同的信号输入303、304并且处理不同的多电平数字信号301、302时。这将允许一个可配置的阈值电压源319、320向多个比较单元305、306提供阈值电压。
图4示出另一多电平逻辑分析器400的框图。多电平逻辑分析器400基于多电平逻辑分析器100，因此也包括信号输入403、404，第一开关装置413、414，比较单元405、406，以及信号输出415、416。以上描述也适用于多电平逻辑分析器400的这些元件。
除了多电平逻辑分析器100以外，多电平逻辑分析器400的第一开关装置413、414还可以将信号输入403、404中的一个信号输入与比较单元405、406中的一个比较单元的第一比较器输入407、408进行耦合，并且将信号输入403、404中的另一信号输入与相应比较单元405、406的第二比较器输入409、410进行耦合。第一开关装置414的该特征只针对第一开关装置414示出，但是可以由任何其他开关装置来实现。
利用这样的第一开关装置413、414，能够分析差分的多电平数字信号401、402。
在下面基于图5的方法的描述中，为了清楚，将保持在基于图1至图4的装置描述中上面所使用的附图标记。
图5示出用于操作多电平逻辑分析器100、200、300、400的方法的流程图，该多电平逻辑分析器100、200、300、400用于分析多电平数字信号101、102、201、202、301、302、401、402。
该方法包括接收S1多电平数字信号101、102、201、202、301、302、401、402，例如各自经由多电平逻辑分析器100、200、300、400的信号输入103、104、203、204、303、304、403、404。该方法进一步包括可控地耦合S2信号输入103、104、203、204、303、304、403、404中的至少一个信号输入与至少两个比较单元105、106、205、206、305、306、405、406中的第一比较器输入107、108、207、208、307、308、407、408。比较单元105、106、205、206、305、306、405、406各自可以包括第一比较器输入107、108、207、208、307、308、407、408和第二比较器输入109、110、209、210、309、310、409、410。最后，该方法还包括比较S3在相应的比较单元105、106、205、206、305、306、405、406的第一比较器输入107、108、207、208、307、308、407、408接收到的信号与在相应的比较单元105、106、205、206、305、306、405、406的第二比较器输入109、110、209、210、309、310、409、410接收到的信号。比较器输出信号111、112、211、212、311、312、411、412可以例如利用多个信号输出115、116、215、216、315、316、415、416进行输出。
利用本方法，单个多电平数字信号101、102、201、202、301、302、401、402将被提供给至少两个比较单元105、106、205、206、305、306、405、406，因此可以通过至少两个比较单元105、106、205、206、305、306、405、406同时针对多个信号电平进行分析。
对于差分的多电平数字信号101、102、201、202、301、302、401、402的处理，该方法可以包括，耦合信号输入103、104、203、204、303、304、403、404中的一个信号输入与比较单元105、106、205、206、305、306、405、406中的一个比较单元的第一比较器输入107、108、207、208、307、308、407、408，并且耦合信号输入103、104、203、204、303、304、403、404中的另一信号输入与相应的比较单元105、106、205、206、305、306、405、406的第二比较器输入109、110、209、210、309、310、409、410进行耦合。
该方法可以包括可控地耦合比较单元105、106、205、206、305、306、405、406，比较单元105、106、205、206、305、306、405、406在它们的第一比较输入与相同的信号输入103、104、203、204、303、304、403、404进行耦合，在它们的输出侧与信号输出115、116、215、216、315、316、415、416中的一个信号输出进行耦合。连接到信号输出115、116、215、216、315、316、415、416中的一个信号输出的比较单元105、106、205、206、305、306、405、406的输出信号然后可以被编码成二进制值或者进行串行化。
另外，该方法可以包括可控地耦合比较单元105、106、205、206、305、306、405、406，比较单元105、106、205、206、305、306、405、406在它们的输入侧与单个信号输入103、104、203、204、303、304、403、404进行耦合，在它们的输出侧与不同的信号输出115、116、215、216、315、316、415、416耦合。
为了执行多电平数字信号101、102、201、202、301、302、401、402的比较，可以利用多个可配置阈值电压源319、320来提供经配置的输出电压。另外，阈值电压源319、320中的一个阈值电压源例如可以与比较单元105、106、205、206、305、306、405、406中的至少两个比较单元耦合，尤其是当比较单元105、106、205、206、305、306、405、406中的相应的两个比较单元耦合到不同的信号输入103、104、203、204、303、304、403、404时。
尽管本文已经说明和描述了具体实施例，但是本领域普通技术人员应当理解的是存在各种替代和/或等同的实施方式。应当理解的是，示例性实施例或各个示例实施例仅仅是示例，并且不旨在以任何方式限制范围、适用性或配置。而是，上述发明内容和详细描述将为本领域技术人员提供用于实现至少一个示例性实施例的方便的指导，应当理解的是，在不脱离所附权利要求及其法律等同物所陈述的范围的情况下，可以对示例性实施例中描述的元件的功能和布置进行各种改变。通常，本申请旨在覆盖本文所讨论的具体实施例的任何修改或变化。
在前述详细描述中，出于简化本公开的目的，将各种特征分组在一个或多个示例或示例中。应当理解的是，上述描述旨在是说明性的，而不是限制性的。其旨在覆盖可以包括在本发明的范围内的所有替代，修改和等同物。在回顾以上说明书时，许多其它实例对于本领域技术人员将是清楚的。
在前述说明书中使用的具体命名用于提供对本发明的透彻理解。然而，根据本文提供的说明书，对于本领域技术人员清楚的是，为了实施本发明，不需要具体细节。因此，为了说明和描述的目的，呈现本发明的具体实施例的前述描述。它们不是穷尽的或将本发明限制到所公开的精确形式；显然，鉴于上述教导，许多修改和变化是可能的。选择和描述实施例是为了最好地解释本发明的原理及其实际应用，从而使得本领域的其他技术人员能够最佳地利用本发明以及具有适于预期的特定用途的各种修改的各种实施例。贯穿说明书，术语“包括(including)”和“其中(in which)”分别用作相应术语“包括(comprising)”和“其中(wherein)”的简明英语等同物。此外，术语“第一”，“第二”和“第三”等仅仅用作标记，并且不旨在对其对象的重要性的某种排序施加数值要求或建立其某些排序。
附图标记列表
100,200,300,400 多电平逻辑分析器
101,102,201,202,301,302 多电平数字信号
401,402 多电平数字信号
103,104,203,204,303,304 信号输入
403,404 信号输入
105,106,205,206,305,306 比较单元
405,406 比较单元
107,108,207,208,307,308 第一比较器输入
407,408 第一比较器输入
109,110,209,210,309,310 第二比较器输入
409,410 第二比较器输入
111,112,211,212,311,312 比较器输出
411,412 比较器输出
113,114,213,214,313,314 第一开关装置
413,414 第一开关装置
115,116,215,216,315,316 信号输出
415,416 信号输出
217,317 第二开关装置
218,318 编码器
319,320 阈值电压源
321,322 第三开关装置
S1-S3 方法步骤

Claims (15)

1.一种用于分析多电平数字信号(101,102,201,202,301,302,401,402)的多电平逻辑分析器(100,200,300,400)，所述多电平逻辑分析器(100,200,300,400)包括：
多个信号输入(103,104,203,204,303,304,403,404)，每个信号输入(103,104,203,204,303,304,403,404)用于接收多电平数字信号(101,102,201,202,301,302,401,402)，
多个比较单元(105,106,205,206,305,306,405,406)，每个比较单元(105,106,205,206,305,306,405,406)包括第一比较器输入(107,108,207,208,307,308,407,408)和第二比较器输入(109,110,209,210,309,310,409,410)，并且用于比较在所述第一比较器输入(107,108,207,208,307,308,407,408)接收到的信号与在所述第二比较器输入(109,110,209,210,309,310,409,410)接收到的信号，以及
第一开关装置(113,114,213,214,313,314,413,414)，其用于耦合信号输入(103,104,203,204,303,304,403,404)中的至少一个信号输入与比较单元(105,106,205,206,305,306,405,406)中的至少两个比较单元的第一比较器输入(107,108,207,208,307,308,407,408)。
2.根据权利要求1所述的多电平逻辑分析器(100,200,300,400)，包括多个信号输出(115,116,215,216,315,316,415,416)，每个信号输出(115,116,215,216,315,316,415,416)用于输出输出信号。
3.根据权利要求2所述的多电平逻辑分析器(100,200,300,400)，包括第二开关装置(217,317)，所述第二开关装置(217,317)用于可控地耦合比较单元(105,106,205,206,305,306,405,406)，这些比较单元(105,106,205,206,305,306,405,406)在它们的第一比较输入上与相同的信号输入(103,104,203,204,303,304,403,404)进行耦合，在它们的输出侧上与信号输出(115,116,215,216,315,316,415,416)进行耦合。
4.根据权利要求3所述的多电平逻辑分析器(100,200,300,400)，其中所述信号输出(115,116,215,216,315,316,415,416)包括编码器(218,318)，所述编码器(218,318)将连接到相应的信号输出(115,116,215,216,315,316,415,416)的比较单元(105,106,205,206,305,306,405,406)的输出信号编码成二进制值或者将相应的比较单元(105,106,205,206,305,306,405,406)的输出信号进行串行化。
5.根据权利要求3所述的多电平逻辑分析器(100,200,300,400)，其中所述第二开关装置(217,317)还用于可控地耦合比较单元(105,106,205,206,305,306,405,406)，这些比较单元(105,106,205,206,305,306,405,406)在它们的输入侧上与单个信号输入(103,104,203,204,303,304,403,404)进行耦合，在它们的输出侧上与不同的信号输出(115,116,215,216,315,316,415,416)进行耦合。
6.根据前述权利要求中的任一个所述的多电平逻辑分析器(100,200,300,400)，包括多个可配置阈值电压源(319,320)，每个阈值电压源(319,320)用于提供配置的输出电压。
7.根据权利要求6所述的多电平逻辑分析器(100,200,300,400)，包括多个第三开关装置(321,322)，所述多个第三开关装置(321,322)用于耦合所述阈值电压源(319,320)中的一个阈值电压源与所述比较单元(105,106,205,206,305,306,405,406)中的至少两个比较单元，尤其是当比较单元(105,106,205,206,305,306,405,406)中的相应的两个比较单元耦合到不同的信号输入(103,104,203,204,303,304,403,404)时。
8.根据权利要求6所述的多电平逻辑分析器(100,200,300,400)，其中所述阈值电压源(319,320)用于各自输出不同的阈值电压。
9.根据前述权利要求中的任一个所述的多电平逻辑分析器(100,200,300,400)，其中所述第一开关装置(113,114,213,214,313,314,413,414)进一步用于将信号输入(103,104,203,204,303,304,403,404)中的一个信号输入与比较单元(105,106,205,206,305,306,405,406)中的一个比较单元的第一比较器输入(107,108,207,208,307,308,407,408)进行耦合，并且将信号输入(103,104,203,204,303,304,403,404)中的另一信号输入与相应的比较单元(105,106,205,206,305,306,405,406)的第二比较器输入(109,110,209,210,309,310,409,410)进行耦合。
10.一种用于操作多电平逻辑分析器(100,200,300,400)的方法，所述多电平逻辑分析器(100,200,300,400)用于分析多电平数字信号(101,102,201,202,301,302,401,402)，所述方法包括：
各自利用信号输入(103,104,203,204,303,304,403,404)，接收(S1)多电平数字信号(101,102,201,202,301,302,401,402)，
可控地耦合(S2)信号输入(103,104,203,204,303,304,403,404)中的至少一个信号输入与比较单元(105,106,205,206,305,306,405,406)中的至少两个比较单元的第一比较器输入(107,108,207,208,307,308,407,408)，每个比较单元(105,106,205,206,305,306,405,406)包括第一比较器输入(107,108,207,208,307,308,407,408)和第二比较器输入(109,110,209,210,309,310,409,410)，以及
比较(S3)在相应的比较单元(105,106,205,206,305,306,405,406)的第一比较器输入(107,108,207,208,307,308,407,408)接收到的信号与在相应的比较单元(105,106,205,206,305,306,405,406)的第二比较器输入(109,110,209,210,309,310,409,410)接收到的信号。
11.根据权利要求10所述的方法，包括利用多个信号输出(115,116,215,216,315,316,415,416)来输出输出信号。
12.根据权利要求11所述的方法，包括可控地耦合比较单元(105,106,205,206,305,306,405,406)，这些比较单元(105,106,205,206,305,306,405,406)在它们的第一比较输入上与相同的信号输入(103,104,203,204,303,304,403,404)进行耦合，在它们的输出侧上与信号输出(115,116,215,216,315,316,415,416)中的一个信号输出进行耦合，并且
尤其包括将连接到信号输出(115,116,215,216,315,316,415,416)中的一个信号输出的比较单元(105,106,205,206,305,306,405,406)的输出信号编码为二进制值或者将相应的比较单元(105,106,205,206,305,306,405,406)的输出信号进行串行化，尤其在相应的信号输出(115,116,215,216,315,316,415,416)中，和/或包括可控地耦合比较单元(105,106,205,206,305,306,405,406)，这些比较单元在它们的输入侧上与单个信号输入(103,104,203,204,303,304,403,404)进行耦合，在它们的输出侧上与不同的信号输出(115,116,215,216,315,316,415,416)进行耦合。
13.根据权利要求10至12中的任一项所述的方法，包括利用多个可配置的阈值电压源(319,320)来提供配置的输出电压。
14.根据权利要求13所述的方法，包括耦合阈值电压源(319,320)中的一个阈值电压源与比较单元(105,106,205,206,305,306,405,406)中的至少两个比较单元，尤其是当比较单元(105,106,205,206,305,306,405,406)中的相应的两个比较单元耦合到不同的信号输入(103,104,203,204,303,304,403,404)时；和/或
其中所述阈值电压源(319,320)各自输出不同的阈值电压。
15.根据权利要求10至14中的任一项所述的方法，包括将信号输入(103,104,203,204,303,304,403,404)中的一个信号输入与比较单元(105,106,205,206,305,306,405,406)中的一个比较单元的第一比较器输入(107,108,207,208,307,308,407,408)进行耦合，并且将信号输入(103,104,203,204,303,304,403,404)中的另一信号输入与相应的比较单元(105,106,205,206,305,306,405,406)的第二比较器输入(109,110,209,210,309,310,409,410)进行耦合。
CN201810022543.1A 2017-03-23 2018-01-10 分析多电平数字信号的多电平逻辑分析器及其操作方法 Active CN108627719B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP17162481.0 2017-03-23
EP17162481.0A EP3379274B1 (en) 2017-03-23 2017-03-23 Multi-level logic analyzer for analyzing multi-level digital signals and method for operating a multi-level logic analyzer for analyzing multi-level digital signals

Publications (2)

Publication Number Publication Date
CN108627719A true CN108627719A (zh) 2018-10-09
CN108627719B CN108627719B (zh) 2022-08-12

Family

ID=58410170

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810022543.1A Active CN108627719B (zh) 2017-03-23 2018-01-10 分析多电平数字信号的多电平逻辑分析器及其操作方法

Country Status (3)

Country Link
US (1) US10809282B2 (zh)
EP (1) EP3379274B1 (zh)
CN (1) CN108627719B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5177483A (en) * 1988-06-17 1993-01-05 U.S. Philips Corporation Multilevel configurable logic analyzer
CN1512670A (zh) * 2002-11-22 2004-07-14 模拟器件公司 电平转换数字开关
CN102545665A (zh) * 2012-02-09 2012-07-04 天津大学 一种三电平pwm整流器直接功率控制方法
CN103248335A (zh) * 2012-02-10 2013-08-14 株式会社电装 具有隔离阻障件的逻辑信号传输电路

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3120622C2 (de) * 1981-05-23 1983-02-17 Rohde & Schwarz GmbH & Co KG, 8000 München Logikanalysator
JPH05249190A (ja) * 1992-03-06 1993-09-28 Sharp Corp Ｌｓｉ用テスタ
JPH102937A (ja) * 1996-06-13 1998-01-06 Yokogawa Electric Corp Ｉｃ試験装置
IL158211A0 (en) 2001-04-04 2004-05-12 Quellan Inc Method and system for decoding multilevel signals
JP3983123B2 (ja) * 2002-07-11 2007-09-26 シャープ株式会社 半導体検査装置及び半導体検査方法
KR101872310B1 (ko) * 2011-12-19 2018-07-02 에스케이하이닉스 주식회사 레일-투-레일 비교기 및 이를 이용한 ｐａｍ 수신장치 및 통신 시스템
US9035815B1 (en) * 2014-03-04 2015-05-19 Xilinx, Inc. High-speed and high-resolution signal analysis system

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5177483A (en) * 1988-06-17 1993-01-05 U.S. Philips Corporation Multilevel configurable logic analyzer
CN1512670A (zh) * 2002-11-22 2004-07-14 模拟器件公司 电平转换数字开关
CN102545665A (zh) * 2012-02-09 2012-07-04 天津大学 一种三电平pwm整流器直接功率控制方法
CN103248335A (zh) * 2012-02-10 2013-08-14 株式会社电装 具有隔离阻障件的逻辑信号传输电路

Also Published As

Publication number Publication date
EP3379274B1 (en) 2021-04-28
US10809282B2 (en) 2020-10-20
US20180275170A1 (en) 2018-09-27
CN108627719B (zh) 2022-08-12
EP3379274A1 (en) 2018-09-26

Similar Documents

Publication Publication Date Title
US6940271B2 (en) Pin electronics interface circuit
CN103201956B (zh) 具有测试电路的σ-δadc
JP3548108B2 (ja) 電気信号評価方法
CN208254812U (zh) 油门踏板信号模拟器
CN108594796B (zh) 整车控制器自动测试装置及方法
CN112964952B (zh) 一种服务器测试系统
CN107783069A (zh) 集成电路测试系统中直流测量单元的在线校准系统及方法
CN109831207B (zh) 一种集成sar adc与sd adc的多站点测试方法
US20040150383A1 (en) Electrical component measuring instrument
CN108627719A (zh) 分析多电平数字信号的多电平逻辑分析器及其操作方法
CN106301368A (zh) 用于测试模/数转换器的方法及其系统
JP4314096B2 (ja) 半導体集積回路検査装置および半導体集積回路検査方法
RU2447475C1 (ru) Устройство автоматизированного тестирования параметров аналоговых, аналого-цифровых, цифроаналоговых и цифровых изделий
Salleh et al. Use of Automation in Sensor Readout ASIC Chip Characterization to Improve Test Yield, Coverage and Man-Hour Reduction
CN1312868C (zh) 一种多通道数据测试方法
CN219201759U (zh) 电流电压检测电路
US6411115B2 (en) Apparatus for testing a semiconductor and process for the same
Cejer et al. Choosing the optimal source measurement unit instrument for your test and measurement application
Koniar et al. Automated Testing of Electronic Devices: Virtual Instrumentation-Based Platform
JPH07183346A (ja) 半導体テスト装置
CN118409192A (zh) 半导体测试板卡、半导体测试系统及测试方法
CN100458459C (zh) 集成电路静态参数的测量装置
Xue et al. APPLICATION OF VIRTUAL INSTRUMENT IN AUTOMATIC TEST OF HIGH-SPEED MIXED SIGNAL
CN106970312A (zh) 一种芯片测试方法及装置
RU32654U1 (ru) Автоматизированная контрольно-проверочная аппаратура

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant