KR101872310B1 - 레일-투-레일 비교기 및 이를 이용한 ｐａｍ 수신장치 및 통신 시스템 - Google Patents

레일-투-레일 비교기 및 이를 이용한 ｐａｍ 수신장치 및 통신 시스템 Download PDF

Info

Publication number
KR101872310B1
KR101872310B1 KR1020110137481A KR20110137481A KR101872310B1 KR 101872310 B1 KR101872310 B1 KR 101872310B1 KR 1020110137481 A KR1020110137481 A KR 1020110137481A KR 20110137481 A KR20110137481 A KR 20110137481A KR 101872310 B1 KR101872310 B1 KR 101872310B1
Authority
KR
South Korea
Prior art keywords
output
comparator
signal
terminal
differential
Prior art date
Application number
KR1020110137481A
Other languages
English (en)
Other versions
KR20130070248A (ko
Inventor
정진일
전준현
범진욱
윤대호
Original Assignee
에스케이하이닉스 주식회사
서강대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사, 서강대학교 산학협력단 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020110137481A priority Critical patent/KR101872310B1/ko
Priority to US13/590,282 priority patent/US8908778B2/en
Publication of KR20130070248A publication Critical patent/KR20130070248A/ko
Application granted granted Critical
Publication of KR101872310B1 publication Critical patent/KR101872310B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/249—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors using clock signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K7/00—Modulating pulses with a continuously-variable modulating signal
    • H03K7/02—Amplitude modulation, i.e. PAM
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4917—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/02—Amplitude-modulated carrier systems, e.g. using on-off keying; Single sideband or vestigial sideband modulation
    • H04L27/06—Demodulator circuits; Receiver circuits

Abstract

전력 소모가 적으며 넓은 입력 전압 범위를 갖는 레일-투-레일 비교기 및 이를 이용한 PAM 수신장치에 관한 것으로, 본 기술에 의한 레일-투-레일 비교기는 제 1 단자에 접속되어, 차동 입력신호 및 차동 기준전압을 비교하는 제 1 비교부, 제 2 단자에 접속되어, 차동 입력신호 및 차동 기준전압을 비교하는 제 2 비교부 및 클럭신호에 응답하여 구동되며, 제 1 비교부 및 제 2 비교부의 비교 결과에 따라 상보 출력신호를 생성하는 출력부를 포함할 수 있다.

Description

레일-투-레일 비교기 및 이를 이용한 ＰＡＭ 수신장치 및 통신 시스템{Rail-to-Rail Comparator and Pulse Amplitude Modulation Receiver and Communication System Using the Same}
본 발명은 데이터 송수신 장치에 관한 것으로, 보다 구체적으로는 레일-투-레일 저전력 비교기 및 이를 이용한 PAM(Pulse Amplitude Modulation) 수신장치에 관한 것이다.
멀티 레벨 입출력 방식은 데이터 전송 속도를 높이지 않고도 더 많은 양의 데이터를 송수신하도록 고안된 개념으로, 이를 지원하기 위해 펄스 진폭 변조(Pulse Amplitude Modulation), 펄스 지속 변조(Pulse Duration Modulation), 펄스 위치 변조(Pulse Position Modulation) 등과 같은 다양한 변조 방식들이 이용된다.
이 중, PAM 방식은 펄스의 폭 및 주기는 그대로 두고 펄스의 진폭만을 변화시켜 전송하는 방식으로, 전송할 수 있는 심볼의 개수(M)에 따라 M-PAM이라 표현한다(M은 2 이상의 자연수). 즉, M-PAM 시스템에서 송수신되는 심볼은 M 레벨 중 어느 하나를 갖는다. PAM 방식은 IC 간의 통신, 전력선 통신 시스템, 고속 디지털 통신 시스템, 초광대역(Ultra WideBand) 통신 시스템 등 아날로그 신호를 펄스 형태의 디지털 신호로 변환하는 시스템에 이용된다.
M-PAM 방식을 사용하는 통신 시스템에서, 수신단은 심볼의 전압 레벨을 판단하기 위해 일정한 전압 레벨을 갖는 기준 신호가 필요하며 바람직하게는 M-1개의 기준 신호를 이용하여 수신된 심볼의 레벨을 판단한다. 수신단에서 수신 신호의 레벨을 정확히 판단하기 위해서는 M개의 심볼들 사이의 전압 마진이 큰 것이 바람직하다.
하지만, M이 증가할수록 심볼 간의 전압 마진은 작아질 수 밖에 없으며, 시스템이 저전력화될수록 수신 심볼을 복원하는 데 보다 고성능의 장치가 필요하게 된다.
일반적으로, M-PAM 시스템의 수신단은 입력 신호를 기준전압과 비교 및 증폭하여 서모미터 코드(Thermometer code)로 출력하는 비교회로와, 차동 증폭단의 출력 신호를 대응하는 데이터로 변환하는 디코더 및 디코더에서 출력되는 이진 신호를 증폭하여 출력하는 출력 버퍼를 포함하도록 구성될 수 있다.
입력 신호를 기준전압과 비교 및 증폭하는 비교회로는 입력 신호의 레벨을 정확히 판단할 수 있어야 하며, 이에 이용되는 회로로서 CML(Current Mode Logic) 비교기 및 CMOS 다이나믹 비교기가 널리 알려져 있다.
도 1은 일반적인 CML 비교기의 일 예시도이다.
도 1을 참조하면, 인덕터와 저항 소자의 직렬 연결에 의해 부하가 형성된다. VINP 및 VINM은 아날로그 차동 입력이고, VRP 및 VRM은 차동 기준 전압이며, VOUTP 및 VOUPM은 비교기의 출력 전압이다. 상보 클럭 신호 VCLKP 및 VCLKM이 각각 로우 및 하이 레벨일 때, 크로스 커플된 스위칭 소자 M7 및 M8은 오프되고, 입력단 스위칭 소자 M3 내지 M6이 인에이블되며, 비교기는 전치 증폭기로 동작한다. 반면, 상보 클럭 신호 VCLKP 및 VCLKM이 각각 하이 및 로우 레벨로 천이하면, 스위칭 소자 M7 및 M8은 인에이블되고 비교기는 재생 래치로서 동작한다.
캐스코드(Cascode) 소자인 M1 및 M2는 출력 노드에서의 기생 캐패시턴스를 감소시키고 재생 시상수를 향상시키는 역할을 한다. 또한, 캐스코드 소자 M1 및 M2는 기준전압 VRP 및 VRM으로 노이즈가 유입되는 것을 방지한다. 캐스코드 소자 M1 및 M2의 게이트 단자는 클럭 신호 VCLKM에 의해 제어되며, 스위칭 소자 M9 및 M10 또한 동일한 클럭 신호 VCLKM에 의해 제어된다. 캐스코드 소자 M1 및 M2의 소스 전위가 스위칭 소자 M9 및 M10의 소스 전위보다 높기 때문에 캐스코드 소자 M1 및 M2는 스위칭 소자 M9 및 M10보다 늦게 턴온된다. 따라서 스위칭 소자 M7 및 M8로부터의 잔류 전하가 출력 로드를 통해 소멸되고 기준전압 간의 디스터번스는 발생하지 않게 된다.
도 1에 도시한 CML 비교기는 비교기에 사용되는 모든 증폭기가 액티브 영역에서 동작한다. 그리고, 입력 전압을 기준전압과 비교할 때 항상 전류를 테일 전류(Tail current)로 소모하기 때문에 전력 소모가 크다. 아울러, 입력 전압과 기준전압의 범위에 제한이 있어 낮은 전원 전압 환경에서 높은 전압 해상도를 얻기 힘들다.
도 2는 CMOS 다이나믹 비교기의 일 예시도이다.
도 2에 도시한 비교기는 클럭 신호 CLK의 레벨에 따라 리셋 및 재생 동작을 수행하며, 입력 신호(INP, INN)를 각각 기준전압(REFP, REFN)와 비교하여 출력 전압(OUTP, OUTN)을 하이 또는 로우 레벨로 나타낸다.
CMOS 다이나믹 비교기는 CML 비교기에 비해 전력 소모가 다소 낮은 장점이 있으나, 입력 전압(INP, INN)과 기준전압(REFP, REFN)의 레벨이 증폭기의 문턱전압 즉, 스위칭 소자 M21~M24보다 낮을 경우 증폭기가 턴오프되는 현상이 일어나며, 이에 따라 비교기가 동작할 수 없게 된다.
즉, 입력 전압 범위가 제한되어 있어 낮은 전원전압 환경에서 정상적인 동작을 보장하기 어렵다.
본 발명의 실시예는 전력 소모가 적으며 넓은 입력 전압 범위를 갖는 레일-투-레일 비교기 및 이를 이용한 PAM 수신장치를 제공한다.
본 발명의 일 실시예에 따른 레일-투-레일 비교기는 제 1 단자에 접속되어, 차동 입력신호 및 차동 기준전압을 비교하는 제 1 비교부; 제 2 단자에 접속되어, 상기 차동 입력신호 및 상기 차동 기준전압을 비교하는 제 2 비교부; 및 클럭신호에 응답하여 구동되며, 상기 제 1 비교부 및 상기 제 2 비교부의 비교 결과에 따라 상보 출력신호를 생성하는 출력부;를 포함할 수 있다.
본 발명의 다른 실시예에 의한 레일-투-레일 비교기는 차동 입력신호 및 차동 기준전압을 비교하는 제 1 비교부; 상기 차동 입력신호 및 차동 기준전압을 비교하는 제 2 비교부; 및 클럭신호에 응답하여 구동되며, 상기 제 1 비교부 및 상기 제 2 비교부 간에 접속되어 상보 출력신호를 생성하는 출력부;를 포함할 수 있다.
본 발명의 또 다른 실시예에 의한 레일-투-레일 비교기는 차동 관계인 제 1 입력신호 및 제 2 입력 신호 각각을, 차동 관계인 제 1 기준전압 및 제 2 기준전압과 비교하는 제 1 비교부; 상기 제 1 입력신호 및 상기 제 2 입력 신호 각각을, 상기 제 1 기준전압 및 상기 제 2 기준전압과 비교하는 제 2 비교부; 및 상기 제 1 비교부와 상기 제 2 비교부 간에 접속되어, 클럭신호에 응답하여 상기 제 1 및 제 2 비교기부 통해 흐르는 전류량에 따라 출력신호를 생성하는 출력부;를 구비할 수 있다.
한편, 본 발명의 일 실시예에 의한 PAM 수신장치는 차동 입력신호와 차동 기준전압을 비교하여 출력신호를 생성하는 비교회로; 상기 비교회로로부터 출력되는 신호를 데이터 신호로 복원하는 디코더; 및 상기 디코더에서 출력되는 데이터 신호를 증폭하여 출력하는 출력회로;를 포함하고, 상기 비교회로는, 상기 차동 입력신호 및 상기 차동 기준전압을 비교하는 제 1 비교부; 상기 차동 입력신호 및 상기 차동 기준전압을 비교하는 제 2 비교부; 및 클럭신호에 응답하여 구동되며, 상기 제 1 비교부 및 상기 제 2 비교부의 비교 결과에 따라 상보 출력신호를 생성하는 출력부;를 포함할 수 있다.
다른 한편, 본 발명의 일 실시예에 의한 PAM 통신 시스템은 제 1 내지 제 M 레벨 중 어느 하나의 레벨을 갖는 신호를 차동 신호쌍으로 생성하여 출력하는 송신장치; 및 상기 차동 신호쌍을 수신하여 차동 기준전압과 비교하여 출력신호를 생성하는 비교회로를 포함하는 수신장치;를 포함하고, 상기 비교회로는 수신된 상기 차동 신호쌍 및 상기 차동 기준전압을 비교하는 제 1 비교부; 상기 차동 신호쌍 및 상기 차동 기준전압을 비교하는 제 2 비교부; 및 클럭신호에 응답하여 구동되며, 상기 제 1 비교부 및 상기 제 2 비교부의 비교 결과에 따라 상보 출력신호를 생성하는 출력부;를 포함할 수 있다.
본 기술에 의하면 전력 소모가 낮은 CMOS 로직 형태의 비교기를 개선하여 모든 범위의 입력 전압을 기준전압과 비교할 수 있다.
따라서, 저전력 소모로 레일-투-레일 비교기를 구성할 수 있으며, PAM 수신기의 신호 복조 성능을 향상시킬 수 있다.
도 1은 일반적인 CML 비교기의 일 예시도,
도 2는 CMOS 다이나믹 비교기의 일 예시도,
도 3은 본 발명의 일 실시예에 의한 레일-투-레일 비교기의 구성도,
도 4는 도 3에 도시한 레일-투-레일 비교기의 회로도,
도 5는 본 발명의 일 실시예에 의한 PAM 수신장치의 구성도,
도 6은 도 5에 도시한 비교회로의 일 예시도,
도 7은 4-PAM 수신장치에서 입력 신호의 전압 범위를 설명하기 위한 도면,
도 8은 8-PAM 수신장치에서 입력 신호의 전압 범위를 설명하기 위한 도면,
도 9는 10-PAM 수신장치에서 입력 신호의 전압 범위를 설명하기 위한 도면,
도 10은 4-PAM 수신장치에서 차동 입력 및 차동 기준전압에 따른 비교회로의 출력 동작을 설명하기 위한 도면,
도 11은 본 발명의 일 실시예에 의한 PAM 통신 시스템의 구성도이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 보다 구체적으로 설명한다.
도 3은 본 발명의 일 실시예에 의한 레일-투-레일 비교기의 구성도이다.
도 3에 도시한 것과 같이, 본 발명의 일 실시예에 의한 레일-투-레일 비교기(10)는 제 1 비교부(12), 제 2 비교부(14) 및 출력부(16)를 포함한다.
제 1 비교부(12)는 전원전압단자(VDD)에 접속되며, 차동 입력신호(INP, INN) 및 차동 기준전압(REF1, REF2)의 비교 결과를 출력부(16)로 제공한다.
유사하게, 제 2 비교부(14)는 접지단자(VSS)에 접속되며, 차동 입력신호(INP, INN) 및 차동 기준전압(REF1, REF2)의 비교 결과를 출력부(16)로 제공한다.
출력부(16)는 클럭신호(CLK)에 응답하여 구동되며, 제 1 비교부(12) 및 제 2 비교부(14)에서 제공되는 비교 결과에 따라 상보 출력신호(OUTP, OUTN)를 각각 하이 또는 로우 레벨의 디지털 신호로 출력한다.
본 발명의 일 실시예에서, 제 1 비교부(12)는 실질적으로 제 1 전압 범위를 갖는 차동 입력신호(INP, INN)를 차동 기준전압(REF1, REF2)과 비교하도록 동작하고, 제 2 비교부(14)는 실질적으로 제 2 전압 범위를 갖는 차동 입력신호(INP, INN)를 차동 기준전압(REF1, REF2)과 비교하도록 동작한다.
여기에서, 제 1 전압 범위는 0~(1/2)VDD로 설정할 수 있고, 제 2 전압 범위는 (1/2)VDD~VDD로 설정할 수 있다. 따라서, 차동 입력신호(INP, INN) 및/또는 차동 기준전압(REF1, REF2)의 레벨이 비교부(12, 14)를 구성하는 증폭기의 문턱전압보다 낮은 경우에도 제 1 비교부(12)가 동작하여 입력 신호 레벨을 정확히 판정할 수 있게 된다.
이를 위해, 제 1 비교부(12)는 제 1 타입, 예를 들어 PMOS 타입 차동 증폭기로 구성할 수 있고, 제 2 비교부(14)는 제 2 타입, 예를 들어 NMOS 타입 차동 증폭기로 구성할 수 있다.
차동 입력신호(INP, INN) 및 차동 기준전압(REF1, REF2)은 제 1 비교부(12) 및 제 2 비교부(14)로 동시에 제공되며, 차동 입력신호(INP, INN) 및 차동 기준전압(REF1, REF2)의 레벨에 따라 제 1 비교부(12) 및 제 2 비교부(14)가 동작하여 비교 및 증폭 동작을 수행한다. 즉, 실제적으로는 차동 입력신호(INP, INN) 및 차동 기준전압(REF1, REF2)이 제 1 및 제 2 비교부(12, 14)로 동시에 인가되지만 차동 입력신호(INP, INN) 및 차동 기준전압(REF1, REF2)의 레벨에 따라 어느 한 측의 비교부는 턴오프 상태를 유지하게 되어 결과적으로는 어느 하나의 비교부만이 동작하는 것이다.
그리고, 제 1 비교부(12) 또는 제 2 비교부(14)의 비교 및 증폭 결과는 출력부(16)에서 래치된 후 클럭 신호(CLK)에 응답하여 출력신호(OUTP, OUTN)로 제공된다.
도 4는 도 3에 도시한 레일-투-레일 비교기의 회로도이다.
도 4를 참조하면, 제 1 비교부(22)는 제 1 입력신호(INP)와 제 1 기준전압(REF1)을 비교하는 제 1 비교기(221) 및 제 2 입력신호(INN)와 제 2 기준전압(REF2)을 비교하는 제 2 비교기(223)를 포함할 수 있다. 제 1 및 제 2 비교기(221, 223)는 PMOS 타입 증폭기로 구성됨을 알 수 있으며, 이에 따라 제 1 전압 범위 즉, (1/2)VDD 이하의 낮은 입력신호(INP, INN) 및 기준전압(REF1, REF2)에도 제 1 및 제 2 비교기(221, 223)가 동작하여 출력부(26)로 흐르는 전류량을 제어하게 된다.
제 2 비교부(24)는 제 3 비교기(241) 및 제 4 비교기(243)를 포함할 수 있다. 제 3 비교기(241)는 제 1 입력신호(INP)와 제 1 기준전압(REF1)을 비교하고, 제 4 비교기(243)는 제 2 입력신호(INN)와 제 2 기준전압(REF2)을 비교하여, 출력부(26)로 흐르는 전류량을 제어한다.
출력부(26)는 제 1 비교기(221)와 제 3 비교기(241) 간에 접속되어 제 1 출력신호(OUTP)를 출력하는 제 1 래치(261) 및 제 2 비교기(223)와 제 4 비교기(243) 간에 접속되어 제 2 출력신호(OUTN)를 출력하는 제 2 래치(263)를 포함할 수 있다. 아울러, 제 1 및 제 2 래치(261, 263)는 클럭 신호(CLK)의 위상에 따라 리셋 및 재생 동작을 수행한다.
제 1 래치(261)는 클럭 신호(CLK) 및 그 반전신호(/CLK)에 의해 구동되어, 제 1 출력 노드(OUTP)에 유기되는 전류량에 따라 제 1 출력 신호(OUTP)를 생성한다. 제 2 래치(263)는 클럭 신호(CLK) 및 그 반전신호(/CLK)에 의해 구동되어 제 2 출력 노드(OUTN)에 유기되는 전류량에 따라 제 2 출력 신호(OUTN)를 생성한다. 제 1 및 제 2 출력 신호(OUTP, OUTN)는 상보 신호로써 각각 하이 또는 로우 레벨로 출력된다.
한편, 본 발명의 일 실시예에 의한 레일-투-레일 비교기(20)는 프리차지부(28A, 28B)를 더 포함할 수 있다. 프리차지부(28A, 28B)는 각각 클럭 신호(CLK)가 리셋 위상일 때, 출력신호(OUTP, OUTN)를 지정된 전압 레벨, 바람직하게는 (1/2)VDD로 리셋시킨다.
이와 같이, 본 발명의 일 실시예에 의한 레일-투-레일 비교기(20)는 입력신호(INP, INN) 및 기준전압(REF1, REF2)의 레벨이 증폭기의 문턱전압보다 낮은 경우에도 제 1 비교부(22)가 동작하여 비교 및 증폭 동작을 수행한다. 따라서, 모든 전압 범위의 입력신호를 기준전압과 비교, 그 결과를 디지털 값으로 나타낼 수 있다.
또한, 제 1 비교부(22) 및 제 2 비교부(24)는 상보 타입으로 구성되므로, 입력 신호의 레벨에 따라 제 1 비교부(22)와 제 2 비교부(24)에서 각각 비교 동작이 이루어지므로 넓은 입력 범위의 비교 동작이 가능하게 된다. 나아가, 입력 신호와 기준전압을 비교할 때 테일 전류 소모가 발생하지 않는 CMOS 로직을 기반으로 하기 때문에 저전력 특성이 더욱 확보된다.
이러한 레일-투-레일 수신기는 PAM 수신장치에 적용될 수 있으며, 이에 대해 설명하면 다음과 같다.
도 5는 본 발명의 일 실시예에 의한 PAM 수신장치의 구성도이다.
도 5에 도시한 것과 같이, PAM 수신장치(30)는 비교회로(32), 디코더(34) 및 출력 회로(36)를 포함할 수 있다.
비교회로(32)는 차동 입력신호(INP)와 차동 기준전압(REF1, REF2)을 비교하여 그 결과를 서모미터 코드로 출력한다. PAM 수신장치(30)가 적용되는 시스템의 변조 레벨(M)에 따라 PAM 수신장치(30)는 M-PAM 수신장치가 될 수 있으며, 이 경우 비교회로(32)는 한 쌍의 차동 입력신호(INP, INN)를 M-1개의 차동 기준전압(REF1, REF2)와 각각 비교하는 M-1개의 비교기를 포함할 수 있다. 그리고, M-1개의 비교기 각각은 상술한 도 3 및 도 4에 도시한 것과 같은 레일-투-레일 비교기(10, 20)가 될 수 있다.
디코더(34)는 비교회로(32)로부터 출력되는 신호를 데이터 신호로 복원하고, 출력 회로(36)는 디코더(34)에서 출력되는 이진 신호를 증폭하여 데이터 신호(DOUT)를 출력한다.
본 발명의 일 실시예에서, 디코더(34)는 서모미터 코드를 이진 데이터로 변환하여 출력하는 서모미터-투-바이너리 로직으로 구현할 수 있으나, 이에 한정되는 것은 아니다.
도 6은 도 5에 도시한 비교회로의 일 예시도이다.
도 6을 참조하면, 비교회로(40)는 비교기 모듈(42), 래치 모듈(44) 및 버퍼 모듈(46)을 포함할 수 있다.
비교기 모듈(42)은 차동 입력신호(INP, INN)를 M-1개의 차동 기준전압(REF1_1~REF1_(M-1), REF2_1~REF2_(M-1))과 각각 비교하는 M-1개의 레일-투-레일 비교기(421)를 포함할 수 있다.
레일-투-레일 비교기(421) 각각은 도 3 및 도 4에 도시한 비교기(10, 20)가 될 수 있으며, 따라서 입력신호(INP, INN)의 전위가 증폭기의 문턱전압보다 낮은 경우에도 증폭기의 꺼짐 현상 없이 비교 및 증폭 동작이 가능하다.
비교기 모듈(42)을 구성하는 각 비교기(421)의 출력 신호는 래치 모듈(44)의 각 래치로 입력되어 안정화되고, 래치 모듈(44)의 출력 신호는 각각 버퍼 모듈(46)의 각 버퍼부로 제공되어 출력된 후 디지털 코드, 예를 들어 서모미터 코드(OUT1~OUT(M-1))로 출력된다.
도 7은 4-PAM 수신장치에서 입력 신호의 전압 범위를 설명하기 위한 도면이다.
4-PAM 변조 방식을 사용하는 경우 입력신호는 0~VDD 범위 내에서 4개의 레벨을 가질 수 있다. 도 7에는 4-PAM 수신장치로 입력되는 신호가 0, (1/3)VDD, (2/3)VDD 및 VDD 레벨을 갖는 경우를 도시하였다. 이 경우, M-1개 즉, 3개의 차동 기준전압은 0~(1/3)VDD 사이의 값 및 그 차동 전압, (1/3)VDD~(2/3)VDD 사이의 값 및 그 차동 전압, (2/3)VDD~VDD 사이의 값 및 그 차동 전압을 설정될 수 있다.
입력 신호의 레벨이 (1/3)VDD로 (1/2)VDD보다 낮은 경우, 도 2에 도시한 CMOS 다이나믹 비교기는 증폭기가 턴온되지 않아 동작하지 않을 수 있다. 하지만, 본 발명에 의한 레일-투-레일 비교기는 PMOS 타입의 비교기를 포함하고 있기 때문에 낮은 레벨의 입력 신호 또한 충분히 검출할 수 있다.
도 8은 8-PAM 수신장치에서 입력 신호의 전압 범위를 설명하기 위한 도면이다.
8-PAM 수신장치로는 입력 신호가 0, (1/7)VDD, (2/7)VDD, (3/7)VDD, (4/7)VDD, (5/7)VDD, (6/7)VDD 및 VDD의 8개 레벨 중 어느 하나로 수신될 수 있다. 그리고, 이 경우 차동 기준전압은 각 입력 신호 레벨 사이의 값으로 결정되어 입력 신호와 비교된다.
이 경우에도 (1/2)VDD 이하 레벨의 입력 신호 (1/7)VDD, (2/7)VDD, (3/7)VDD를 PMOS 타입의 비교기에 의해 검출할 수 있다.
도 9는 10-PAM 수신장치에서 입력 신호의 전압 범위를 설명하기 위한 도면이다.
10-PAM 수신장치로는 0, (1/9)VDD, (2/9)VDD, (3/9)VDD, (4/9)VDD, (5/9)VDD, (6/9)VDD, (7/9)VDD, (8/9)VDD 및 VDD 중 어느 하나의 레벨을 갖는 입력 신호가 수신된다. 그리고, 10-PAM 수신장치를 구성하는 비교회로는 각 입력 신호 레벨 사이의 값으로 결정되는 차동 기준전압을 이용, 입력 신호의 레벨을 판정한다.
도 7 내지 도 9에서 알 수 있는 바와 같이, M이 증가할수록 입력 신호 레벨 간의 마진이 줄어듦은 물론, 0V에 가까운 낮은 레벨의 입력 신호가 수신될 수 있음을 알 수 있다.
이러한 경우에도, 본 발명에 의한 PAM 수신장치는 CMOS 로직에 기반한 레일-투-레일 비교기를 사용하기 때문에 모든 전압 범위의 입력 신호를 검출할 수 있고, 전력 소모량이 낮아 시스템 성능 및 신뢰성을 보장할 수 있다.
도 10은 4-PAM 수신장치에서 차동 입력 및 차동 기준전압에 따른 비교회로의 출력 동작을 설명하기 위한 도면이다.
차동 입력신호(IPN, INN)의 레벨을 검출하기 위한 기준전압(REF1_1~REF1_3)이 각각 (1/6)VDD, (1/2)VDD, (5/6)VDD인 경우를 가정한다. 이 경우 차동 기준전압(REF2_1, REF2_3)는 각각 (5/6)VDD, (1/2)VDD, (1/6)VDD이 됨은 물론이다.
차동 입력 신호(INP, INN)가 각각 (VDD, GND), ((2/3)VDD, (1/3)VDD), ((1/3)VDD, (2/3)VDD) 및 (GND, VDD)로 입력될 때, 도 4에 도시한 레일-투-레일 비교기(20)의 차동 출력 신호(OUTP, OUTN)는 도 10과 같이 나타난다.
도 10에 도시한 차동 출력 신호(OUTP, OUTN)는 하기 [수학식 1]로부터 계산되는 값과 동일하다. [수학식 1]은 도 4에 도시한 레일-투-레일 비교기(20)로부터 모델링된 수식이다.
[수학식 1]
Figure 112011100901209-pat00001
여기에서, 각 파라미터가 의미하는 바는 다음과 같다.
1. μn: NMOS 트랜지스터의 전자 이동도(electron mobility)
2. μp: PMOS 트랜지스터의 정공 이동도(hole mobility)
3. Cox : 게이트 산화막 캐패시턴스
4. W: 트랜지스터의 폭(width)
5. L: 트랜지스터의 길이(length)
6. Kn: NMOS 트랜지스터의 트랜스컨덕턴스 파라미터, [μA/(V*V)] 단위
7. Kp: PMOS 트랜지스터의 트랜스컨덕턴스 파라미터, [μA/(V*V)] 단위
8. Ron_nmos: NMOS 트랜지스터가 턴온되어 트라이오드(triode) 영역에서 동작할 때의 저항
9. Ron _ pmos: PMOS 트랜지스터가 턴온되어 트라이오드(triode) 영역에서 동작할 때의 저항
10. Vth: 문턱전압(NMOS 트랜지스터의 경우 VTH , NMOS, PMOS 트랜지스터의 경우 VTH , PMOS)
13. VINP: 입력신호(INP)에 대한 전압
14. VINN: 입력신호(INN)에 대한 전압
15. VREFP: 기준신호(REFP=REF1)에 대한 전압
16. VREFN: 기준신호(REFN=REF2)에 대한 전압
상기 [수학식 1] 및 도 4를 재참조하여 보다 구체적으로 설명하면 다음과 같다.
제 1 비교기(221)로부터 제 1 래치(261)로 흐르는 전류량은 트랜지스터 T5 및 T6을 통해 흐르는 전류량의 합이며, |VINP-VTH,PMOS|+|VREF1-VTH,PMOS|로 나타내어질 수 있다. 또한, 제 2 비교기(223)로부터 제 2 래치(263)로 흐르는 전류량은 트랜지스터 T7 및 T8을 통해 흐르는 전류량의 합이며, |VINN -VTH , PMOS|+|VREF2 -VTH , PMOS|로 나타내어질 수 있다. 결국, 제 1 출력 신호(OUTP)는 Kp[(|VINP -VTH , PMOS|+|VREF1 -VTH , PMOS|)-(|VINN -VTH,PMOS|+|VREF2-VTH,PMOS|)]=A가 된다.
또한, 제 1 래치(261)로부터 제 3 비교기(241)로 흐르는 전류량은 트랜지스터 T1 및 T2를 통해 흐르는 전류량의 합이고, 제 2 래치(263)로부터 제 4 비교기(243)로 흐르는 전류량은 트랜지스터 T3 및 T4를 통해 흐르는 전류량의 합으로, 각각 VINP-VTH,NMOS+VREF1-VTH,NMOS, VINN-VTH,NMOS+VREF2-VTH,NMOS로 나타내어질 수 있다. 따라서, 제 2 출력신호(OUTN)는 Kn[(VINP-VTH,NMOS+VREF1-VTH,NMOS)-(VINN-VTH,NMOS+VREF2-VTH,NMOS)]=B가 된다.
결과적으로 [수학식 1]과 같이, 본 발명에 의한 레일-투-레일 증폭기의 최종 출력 신호 out는 A와 B의 합으로 결정된다. 차동 입력 신호(INP, INN)와 차동 기준전압(REF1, REF2)을 비교할 때 차동 입력 신호(INN)와 기준전압(REF2)에 의한 합산 전류량이 차동 입력 신호(INP)와 기준전압(REF1)에 의한 합산 전류량보다 클 경우 출력 신호(OUTN)이 하이 레벨로 출력될 수 있다.
[수학식 1]을 참조해 보면, 최종 출력 신호 out가 0보다 작은 경우에는 OUTN이 하이 레벨, OUTP가 로우 레벨로 결정되고, out이 0보다 큰 경우에는 OUTN이 로우 레벨, OUTP가 하이 레벨로 결정됨을 알 수 있다.
이와 같이, 본 발명에 의한 레일-투-레일 비교기는 모든 전압 범위의 입력 신호를 기준신호와 비교하여 출력 레벨을 결정할 수 있고, 전류 소모가 낮아 저전력 시스템에 유용하게 적용할 수 있다.
도 11은 본 발명의 일 실시예에 의한 PAM 통신 시스템의 구성도이다.
도 11을 참조하면, PAM 통신 시스템(100)은 PAM 송신장치(110) 및 PAM 수신장치(120)를 포함한다.
PAM 송신장치(110)는 입력되는 디지털 신호를 멀티 레벨의 아날로그 신호로 변환하는 PAM 드라이버(112) 및 PAM 드라이버(112)에서 출력되는 아날로그 신호를 채널을 통해 전송하는 전송기(114)를 포함한다.
PAM 수신장치(120)는 상술한 도 5 및 도 6에 도시한 PAM 수신장치를 이용할 수 있다.
이러한 PAM 통신 시스템(100)은 M-PAM 통신 시스템일 수 있다. 그리고, PAM 송신장치(110)는 제 1 내지 제 M 레벨 중 어느 하나의 레벨을 갖는 신호를 차동 신호쌍으로 생성하여 출력하고, PAM 수신장치(120)는 송신장치(110)로부터의 차동 신호쌍을 수신하여 차동 기준전압과 비교하여 출력신호를 생성한다. 이때, 차동 신호쌍과 차동 기준전압은 차동 신호쌍 및 차동 기준전압을 비교하는 제 1 비교부와, 차동 신호쌍 및 차동 기준전압을 비교하는 제 2 비교부와, 클럭신호에 응답하여 구동되며, 제 1 비교부 및 제 2 비교부의 비교 결과에 따라 상보 출력신호를 생성하는 출력부를 포함하는 비교회로에 의해 비교될 수 있다.
비교 회로의 출력 신호는 서모미터 코드 형태일 수 있다.
또한, 비교회로로부터 출력되는 신호는 디코더에서 데이터 신호로 복원된 후, 출력 회로에서 증폭되어 출력된다. 이때, 디코더는 출력회로의 서모미터 코드를 이진 데이터로 변환하여 출력하는 서모미터-투-바이너리 로직일 수 있다.
본 발명에 의한 PAM 수신장치가 구비된 통신 시스템은 송신장치로부터 전송되는 입력 신호를 복원함에 있어서, 상보 타입의 제 1 및 제 2 비교부를 이용하므로, 모든 전압 범위의 입력 신호를 원 신호로 복원할 수 있다.
참고로, 본 발명은 지식경제부 및 정보통신산업진흥원의 대학 IT연구센터 지원사업의 연구결과로 수행되었다(NIPA-2011-C1090-1101-0003).
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
10, 20 : 레일-투-레일 비교기
12, 22 : 제 1 비교부
14, 24 : 제 2 비교부
16, 26 : 출력부
30 : PAM 수신장치
32, 40 : 비교회로
34 : 디코더
36 : 출력회로
42 : 비교기 모듈
44 : 래치 모듈
46 : 버퍼 모듈

Claims (25)

  1. 제 1 단자와 제 1 출력단자 간에 접속되어, 차동 입력신호 및 차동 기준전압을 비교하여 상기 제 1 출력단자로 제 1 비교 결과를 출력하도록 구성되는 제 1 비교부;
    제 2 단자와 제 2 출력단자 간에 접속되어, 상기 차동 입력신호 및 상기 차동 기준전압을 비교하여 상기 제 2 출력단자로 제 2 비교 결과를 출력하도록 구성되는 제 2 비교부; 및
    상기 제 1 출력단자 및 상기 제 2 출력단자 간에 접속되고 클럭신호에 응답하여 구동되며, 상기 제 1 비교 결과 및 상기 제 2 비교 결과에 따라 상보 출력신호를 생성하는 출력부;
    를 포함하는 레일-투-레일 비교기.
  2. 제 1 항에 있어서,
    상기 제 1 비교부와 상기 제 2 비교부는 상보 타입인 레일-투-레일 비교기.
  3. 제 1 항에 있어서,
    상기 출력부는 상기 상보 출력신호를 디지털 코드로 출력하는 레일-투-레일 비교기.
  4. 제 1 항에 있어서,
    상기 제 1 단자는 전원전압 단자이고, 상기 제 2 단자는 접지단자인 레일-투-레일 비교기.
  5. 삭제
  6. 제 1 항에 있어서,
    상기 제 1 비교부는 PMOS 타입 증폭기인 레일-투-레일 비교기.
  7. 제 6 항에 있어서,
    상기 제 2 비교부는 NMOS 타입 증폭기인 레일-투-레일 비교기.
  8. 삭제
  9. 차동 관계인 제 1 입력신호 및 제 2 입력 신호 각각을, 차동 관계인 제 1 기준전압 및 제 2 기준전압과 비교하는 제 1 비교부;
    상기 제 1 입력신호 및 상기 제 2 입력 신호 각각을, 상기 제 1 기준전압 및 상기 제 2 기준전압과 비교하는 제 2 비교부; 및
    상기 제 1 비교부와 상기 제 2 비교부 간에 접속되어, 클럭신호에 응답하여 상기 제 1 및 제 2 비교부 통해 흐르는 전류량에 따라 출력신호를 생성하는 출력부;
    를 구비하고,
    상기 제 1 비교부는 제 1 단자와 제 1 출력단자 간에 접속되어, 상기 제 1 출력단자로 제 1 비교결과를 출력하도록 구성되고,
    상기 제 2 비교부는 제 2 단자와 제 2 출력단자 간에 접속되어 상기 제 2 출력단자로 제 2 비교결과를 출력하도록 구성되며,
    상기 출력부는 상기 제 1 출력단자 및 상기 제 2 출력단자 간에 접속되는 레일-투-레일 비교기.
  10. 제 9 항에 있어서,
    상기 제 1 비교부는, 상기 제 1 입력신호와 상기 제 1 기준전압을 비교하는 제 1 비교기; 및 상기 제 2 입력신호와 상기 제 2 기준전압을 비교하는 제 2 비교기;를 포함하고,
    상기 제 2 비교부는, 상기 제 1 입력신호와 상기 제 1 기준전압을 비교하는 제 3 비교기; 및 상기 제 2 입력신호와 상기 제 2 기준전압을 비교하는 제 4 비교기;를 포함하며,
    상기 출력부는, 상기 제 1 내지 제 4 비교기를 통해 흐르는 전류량에 따라 상기 출력 신호를 제 1 출력 신호 및 상기 제 1 출력 신호와 차동 관계에 있는 제 2 출력 신호로 생성하는 레일-투-레일 비교기.
  11. 제 9 항에 있어서,
    상기 출력부에 접속되며, 상기 클럭신호에 응답하여 상기 출력신호를 프리차지시키는 프리차지부를 더 포함하는 레일-투-레일 비교기.
  12. 제 9 항에 있어서,
    상기 제 1 비교부 및 상기 제 2 비교부는 상보 타입인 레일-투-레일 비교기.
  13. 차동 입력신호와 차동 기준전압을 비교하여 출력신호를 생성하는 비교회로;
    상기 비교회로로부터 출력되는 신호를 데이터 신호로 복원하는 디코더; 및
    상기 디코더에서 출력되는 데이터 신호를 증폭하여 출력하는 출력회로;를 포함하고,
    상기 비교회로는, 제 1 단자와 제 1 출력단자 간에 접속되어 상기 차동 입력신호 및 상기 차동 기준전압을 비교하여 상기 제 1 출력단자로 제 1 비교 결과를 출력하는 제 1 비교부;
    제 2 단자와 제 2 출력단자 간에 접속되어 상기 차동 입력신호 및 상기 차동 기준전압을 비교하여 상기 제 2 출력단자로 제 2 비교 결과를 출력하는 제 2 비교부; 및
    상기 제 1 출력단자 및 상기 제 2 출력단자 간에 접속되고 클럭신호에 응답하여 구동되며, 상기 제 1 비교 결과 및 상기 제 2 비교 결과에 따라 상보 출력신호를 생성하는 출력부;
    를 포함하는 PAM(Pulse Amplitude Modulation) 수신장치.
  14. 제 13 항에 있어서,
    상기 제 1 비교부와 상기 제 2 비교부는 상보 타입인 PAM 수신장치.
  15. 제 13 항에 있어서,
    상기 출력부는 상기 상보 출력신호를 서모미터 코드로 출력하는 PAM 수신장치.
  16. 제 15 항에 있어서,
    상기 디코더는 상기 서모미터 코드를 이진 데이터로 변환하여 출력하는 서모미터-투-바이너리 로직인 PAM 수신장치.
  17. 제 13 항에 있어서,
    상기 제 1 단자는 전원전압 단자를 포함하고 상기 제 2 단자는 접지단자를 포함하는 PAM 수신장치.
  18. 제 13 항에 있어서,
    상기 PAM 수신장치는 M-PAM(M은 2 이상의 자연수) 수신장치이며, 상기 비교회로는 상기 차동 입력신호를 M-1개의 차동 기준전압과 각각 비교하는 M-1개의 비교회로인 PAM 수신장치.
  19. 제 1 내지 제 M 레벨 중 어느 하나의 레벨을 갖는 신호를 차동 신호쌍으로 생성하여 출력하는 송신장치; 및
    상기 차동 신호쌍을 수신하여 차동 기준전압과 비교하여 출력신호를 생성하는 비교회로를 포함하는 수신장치;를 포함하고,
    상기 비교회로는 제 1 단자와 제 1 출력단자 간에 접속되어 수신된 상기 차동 신호쌍 및 상기 차동 기준전압을 비교하여 상기 제 1 출력단자로 제 1 비교 결과를 출력하는 제 1 비교부;
    제 2 단자와 제 2 출력단자 간에 접속되어 상기 차동 신호쌍 및 상기 차동 기준전압을 비교하여 상기 제 2 출력단자로 제 2 비교 결과를 출력하는 제 2 비교부; 및
    상기 제 1 출력단자 및 상기 제 2 출력단자 간에 접속되고 클럭신호에 응답하여 구동되며, 상기 제 1 비교 결과 및 상기 제 2 비교 결과에 따라 상보 출력신호를 생성하는 출력부;
    를 포함하는 PAM(Pulse Amplitude Modulation) 통신 시스템.
  20. 제 19 항에 있어서,
    상기 제 1 비교부와 상기 제 2 비교부는 상보 타입인 PAM 통신 시스템.
  21. 제 19 항에 있어서,
    상기 수신장치는, 상기 비교회로로부터 출력되는 신호를 데이터 신호로 복원하는 디코더; 및
    상기 디코더에서 출력되는 데이터 신호를 증폭하여 출력하는 출력회로;
    를 더 포함하는 PAM 통신 시스템.
  22. 제 21 항에 있어서,
    상기 출력부는 상기 상보 출력신호를 서모미터 코드로 출력하는 PAM 통신 시스템.
  23. 제 22 항에 있어서,
    상기 디코더는 상기 서모미터 코드를 이진 데이터로 변환하여 출력하는 서모미터-투-바이너리 로직인 PAM 통신 시스템.
  24. 제 19 항에 있어서,
    상기 제 1 비교 단자는 전원전압 단자를 포함하고, 상기 제 2 단자는 접지단자를 포함하는 PAM 통신 시스템.
  25. 제 19 항에 있어서,
    상기 PAM 통신 시스템은 M-PAM(M은 2 이상의 자연수) 통신 시스템이며, 상기 비교회로는 상기 차동 신호쌍을 M-1개의 차동 기준전압과 각각 비교하는 M-1개의 비교회로인 PAM 통신 시스템.
KR1020110137481A 2011-12-19 2011-12-19 레일-투-레일 비교기 및 이를 이용한 ｐａｍ 수신장치 및 통신 시스템 KR101872310B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110137481A KR101872310B1 (ko) 2011-12-19 2011-12-19 레일-투-레일 비교기 및 이를 이용한 ｐａｍ 수신장치 및 통신 시스템
US13/590,282 US8908778B2 (en) 2011-12-19 2012-08-21 Rail-to-rail comparator, pulse amplitude modulation receiver, and communication system using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110137481A KR101872310B1 (ko) 2011-12-19 2011-12-19 레일-투-레일 비교기 및 이를 이용한 ｐａｍ 수신장치 및 통신 시스템

Publications (2)

Publication Number Publication Date
KR20130070248A KR20130070248A (ko) 2013-06-27
KR101872310B1 true KR101872310B1 (ko) 2018-07-02

Family

ID=48610123

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110137481A KR101872310B1 (ko) 2011-12-19 2011-12-19 레일-투-레일 비교기 및 이를 이용한 ｐａｍ 수신장치 및 통신 시스템

Country Status (2)

Country Link
US (1) US8908778B2 (ko)
KR (1) KR101872310B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102478277B1 (ko) 2021-06-25 2022-12-15 고려대학교 산학협력단 4레벨 pam 수신기
KR20230145682A (ko) 2022-04-11 2023-10-18 고려대학교 산학협력단 차동 모드 pam-4와 공통 모드 nrz를 이용한 pam-8 송수신기 및 송수신 방법

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101526680B1 (ko) * 2013-08-30 2015-06-05 현대자동차주식회사 절연 게이트 양극성 트랜지스터 모듈의 온도 센싱 회로
US9571115B1 (en) * 2015-11-13 2017-02-14 International Business Machines Corporation Analog to digital converter with high precision offset calibrated integrating comparators
KR20180058378A (ko) * 2016-11-24 2018-06-01 에스케이하이닉스 주식회사 버퍼 회로, 이를 이용하는 반도체 장치 및 시스템
EP3379274B1 (en) * 2017-03-23 2021-04-28 Rohde & Schwarz GmbH & Co. KG Multi-level logic analyzer for analyzing multi-level digital signals and method for operating a multi-level logic analyzer for analyzing multi-level digital signals
WO2021072251A1 (en) * 2019-10-11 2021-04-15 University Of Washington Input driven self-clocked dynamic comparator
US11251760B2 (en) 2020-05-20 2022-02-15 Analog Devices, Inc. Amplifiers with wide input range and low input capacitance
CN112636729B (zh) * 2020-12-14 2022-12-09 重庆百瑞互联电子技术有限公司 一种超低功耗的电源动态比较器电路
CN114337709B (zh) * 2021-12-31 2023-07-14 湖南国科微电子股份有限公司 一种差分信号接收器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005354266A (ja) * 2004-06-09 2005-12-22 Nec Electronics Corp 電圧比較器回路
KR100818796B1 (ko) * 2007-01-18 2008-04-02 삼성전자주식회사 데이터 수신기 및 데이터 수신 방법
JP2011228799A (ja) * 2010-04-15 2011-11-10 Fujitsu Ltd 受信回路

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3735392A (en) * 1971-12-08 1973-05-22 Bell Telephone Labor Inc Bipolar analog-to-digital converter with double detection of the sign bit
JPH0685570A (ja) 1992-08-31 1994-03-25 Toshiba Corp 演算増幅回路装置
US6617918B2 (en) * 2001-06-29 2003-09-09 Intel Corporation Multi-level receiver circuit with digital output using a variable offset comparator
US7099400B2 (en) * 2003-01-22 2006-08-29 Agere Systems Inc. Multi-level pulse amplitude modulation receiver
US6970022B1 (en) 2003-09-18 2005-11-29 Lattice Semiconductor Corporation Controlled hysteresis comparator with rail-to-rail input
WO2009086078A1 (en) * 2007-12-19 2009-07-09 Rambus Inc. Receiver for multi-wire communication with reduced input capacitance

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005354266A (ja) * 2004-06-09 2005-12-22 Nec Electronics Corp 電圧比較器回路
KR100818796B1 (ko) * 2007-01-18 2008-04-02 삼성전자주식회사 데이터 수신기 및 데이터 수신 방법
JP2011228799A (ja) * 2010-04-15 2011-11-10 Fujitsu Ltd 受信回路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102478277B1 (ko) 2021-06-25 2022-12-15 고려대학교 산학협력단 4레벨 pam 수신기
KR20230145682A (ko) 2022-04-11 2023-10-18 고려대학교 산학협력단 차동 모드 pam-4와 공통 모드 nrz를 이용한 pam-8 송수신기 및 송수신 방법

Also Published As

Publication number Publication date
KR20130070248A (ko) 2013-06-27
US8908778B2 (en) 2014-12-09
US20130156126A1 (en) 2013-06-20

Similar Documents

Publication Publication Date Title
KR101872310B1 (ko) 레일-투-레일 비교기 및 이를 이용한 ｐａｍ 수신장치 및 통신 시스템
US8624632B2 (en) Sense amplifier-type latch circuits with static bias current for enhanced operating frequency
US20080303592A1 (en) Differential amplifier circuit and A/D converter
US8188768B2 (en) Low power consumption low kick-back noise comparator circuit for analog-to-digital converter
US9490832B1 (en) Analog-to-digital converter circuit and method of implementing an analog-to-digital converter circuit
KR101004195B1 (ko) 비교기
US6885245B2 (en) Differential amplifier and comparator using the same
US7482843B2 (en) Signal amplifier
US7679406B2 (en) Comparator having a preamplifier with power saved while latching data
JP2008029004A (ja) チャンネルの相互シンボル干渉を減らし、信号利得損失を補償する受信端
KR20060099322A (ko) 저전압 차동신호 수신장치
US6975170B2 (en) Adaptive amplifier output common mode voltage adjustment
US8301674B2 (en) Random signal generator and random number generator including the same
US20060164144A1 (en) Flip-flop circuit and semiconductor device
US9325298B2 (en) Receiving circuit
US9094003B2 (en) Buffering circuit, semiconductor device having the same, and methods thereof
JP4982830B2 (ja) 半導体集積回路
JP2006287305A (ja) 電圧比較器
US20090060083A1 (en) Receiver circuit
US20200092143A1 (en) Semiconductor integrated circuit, receiving device, and communication system
CN112688668A (zh) 时钟比较器及其方法
JP5200263B2 (ja) 半導体集積回路
JP4414560B2 (ja) センスアンプ
US8035420B2 (en) Semiconductor device and method for operating the same
Souliotis et al. An offset cancelation technique for latch type sense amplifiers

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right