CN108604588A - 半导体装置以及半导体装置的制造方法 - Google Patents

半导体装置以及半导体装置的制造方法 Download PDF

Info

Publication number
CN108604588A
CN108604588A CN201680002078.4A CN201680002078A CN108604588A CN 108604588 A CN108604588 A CN 108604588A CN 201680002078 A CN201680002078 A CN 201680002078A CN 108604588 A CN108604588 A CN 108604588A
Authority
CN
China
Prior art keywords
connector
middle layer
substrate portion
resin substrate
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680002078.4A
Other languages
English (en)
Other versions
CN108604588B (zh
Inventor
池田康亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Publication of CN108604588A publication Critical patent/CN108604588A/zh
Application granted granted Critical
Publication of CN108604588B publication Critical patent/CN108604588B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/071—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Structure Of Printed Boards (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

一种半导体装置，其特征在于，包括：第一基板(10)，具有：第一导电层(11)、以及被设置在所述第一导电层(11)上的第一电子元件(12)；以及中间层(20)，被设置在所述第一基板(10)上，并且具有多个连接头、以及固定所述多个连接头的树脂基板部，其中，所述连接头在所述第一基板(10)一侧从所述树脂基板部外露，并且与所述第一导电层(11)或所述第一电子元件(12)相连接。

Description

半导体装置以及半导体装置的制造方法
技术领域
本发明涉及半导体装置以及半导体装置的制造方法。
背景技术
以往，具备将由芯片(Chip)等构成的电子元件进行封装的封装树脂的半导体模块已被普遍知晓。作为像这样的以往的半导体模块的一例，可以列举特开2011-114176号公报为例。在该特开2011-114176号公报中，公开了一种功率半导体装置，其包括：功率半导体元件；被配置为夹有功率半导体元件的一对第一金属部件；夹有一对第一金属部件并且层积在一对散热板上的一对绝缘层；以及将第一功率半导体元件、一对第一金属部件、以及一对绝缘层覆盖并填充的填充树脂。
像这样的半导体装置中，有金属等构成的连接头的数量会很多。另外，由于这些连接头中存在有非常细微的连接头，使安装变得不稳定。因此，想要将连接头在稳定的状态下进行安装就有必要使用多个夹具。另外，虽然可以考虑使用安装(Mounted)装置来自动安装连接头，但是在连接头数量多的情况下，其工序就会耗费很多的时间。
因此，本发明鉴于上述问题，以提供一种能够简易地将多个连接头进行安装的半导体装置以及半导体装置的制造方法为目的。
发明内容
本发明所涉及的半导体装置，其特征在于，包括：
第一基板，具有：第一导电层、以及被设置在所述第一导电层上的第一电子元件；以及
中间层，被设置在所述第一基板上，并且具有：多个连接头、以及固定所述多个连接头的树脂基板部，
其中，所述连接头在所述第一基板一侧从所述树脂基板部外露，并且与所述第一导电层或所述第一电子元件相连接。
在本发明所涉及的半导体装置中，也可以是：
其中，所述连接头在与所述第一基板一侧相反的一侧从所述树脂基板部外露，并且在所述连接头上设置有第二电子元件。
在本发明所涉及的半导体装置中，也可以是：
其中，所述中间层具有：第一中间层、以及被设置在所述第一中间层上的第二中间层，
其中，所述第一中间层具有：第一连接头、以及固定所述第一连接头的第一树脂基板部，
所述第二中间层具有：第二连接头、以及固定所述第二连接头的第二树脂基板部。
在本发明所涉及的半导体装置中，也可以是：
其中，所述第一连接头从所述第一树脂基板部向设置有所述第二中间层一侧突出，
所述第二树脂基板部上设置有用于将从所述第一树脂基板部突出的所述第一连接头插入的第二插入部。
在本发明所涉及的半导体装置中，也可以是：
其中，所述第二连接头从所述第二树脂基板部向被设置有所述第一中间层一侧突出，
所述第一树脂基板部上设置有用于将从所述第二树脂基板部突出的所述第二连接头插入的第一插入部。
在本发明所涉及的半导体装置中，也可以是：
其中，所述第一树脂基板部与所述第二树脂基板部由不同的树脂材料形成。
在本发明所涉及的半导体装置中，也可以是：
其中，所述连接头在第一基板一侧的面或与第一基板相反一侧的面上从所述树脂基板部突出。
在本发明所涉及的半导体装置中，也可以是：
其中，所述中间层的所述树脂基板部上设置有控制部。
在本发明所涉及的半导体装置中，也可以是：
其中，进一步包括覆盖所述中间层的模塑树脂部，
所述模塑树脂部与所述树脂基板部由不同的树脂材料形成。
在本发明所涉及的半导体装置中，也可以是：
其中，所述模塑树脂部由热硬化性树脂构成，所述树脂基板部由热可塑性树脂构成。
在本发明所涉及的半导体装置中，也可以是：
其中，所述树脂基板部具有在所述第一电子元件的边缘处向所述第一基板一侧突出的突出部。
在本发明所涉及的半导体装置中，也可以是：
其中，所述多个连接头中的至少一个与所述第一电子元件相连接，
并且，与所述第一电子元件相反一侧的面的面积比所述第一电子元件一侧的面的面积更大。
在本发明所涉及的半导体装置的制造方法，其特征在于，包括：
第一基板准备工序，准备具有第一导电层、以及被设置在所述第一导电层上的第一电子元件的第一基板；以及
中间层载置工序，将具有多个连接头、以及固定所述多个连接头的树脂基板部的中间层载置在所述第一基板上，
其中，所述连接头与所述第一导电层或所述第一电子元件相连接。
发明效果
本发明的半导体装置所具有的中间层具有多个连接头、以及固定多个连接头的树脂基板部，并且连接头在第一基板一侧从树脂基板部外露。因此，只要将已通过树脂基板部定位的连接头载置在第一基板上，就能够将连接头与第一导电层连接，从而能够容易地制造半导体装置。
简单附图说明
图1是展示本发明的实施方式所涉及的半导体装置构成概略的截面图。
图2(a)是本发明的实施方式所涉及的半导体装置的第一基板的上方平面图，图2(b)是图2(a)所示形态的斜视图。
图3(a)是在图2所示的第一基板上载置第一中间层后的上方平面图，图3(b)是图3(a)所示形态的斜视图。
图4(a)是在图3所示的第一中间层上载置第二导电层以及第二电子元件后的上方平面图，图4(b)是图4(a)所示形态的斜视图。
图5(a)是在图4所示的第一中间层、第二导电层以及第二电子元件上载置第二中间层后的上方平面图，图5(b)是图5(a)所示形态的斜视图。
图6(a)是在图5所示的第二中间层上载置第二基板后的上方平面图，图6(b)是图6(a)所示形态的斜视图。
图7(a)是将图6所示的第一基板、第一中间层、第二中间层以及第二电基板树脂封装后的上方平面图，图7(b)是图7(a)所示形态的斜视图。
图8(a)是本发明的实施方式中使用的第一中间层的表面一侧的上方平面图，图8(b)是图8(a)所示的第一中间层的斜视图。
图9(a)是本发明的实施方式中使用的第二中间层的表面一侧的上方平面图，图9(b)是图9(a)所示的第二中间层的斜视图。
图10(a)是本发明的实施方式中使用的第一中间层的背面一侧的下方平面图，图10(b)是本发明的实施方式中使用的第二中间层的背面一侧的下方平面图。
图11是本发明的实施方式的变形例中使用的第一中间层的上方平面图。
具体实施方式
《构成》
本实施方式中的半导体装置如图1所示，具有：第一基板10、以及被设置在第一基板10上的中间层20。如图2所示，第一基板10具有：第一基板本体10a、被设置在第一基板本体10a上的第一导电层11、被设置在第一导电层11上的第一电子元件12、以及被设置在第一导电层11上，并且沿宽度方向(图2(a)中的上下方向)延展的连接端子13。在图2所示的形态中，两个第一电子元件12相对于通过半导体装置的中心并沿宽度方向的直线呈线对称配置。第一电子元件12在其上下面上设置有端子12a，并且在该端子12a上载置有焊锡12b。如图1所示，可以在第一基板本体10a的下方面上设置有散热板19。
如图1所示，本实施方式中的半导体装置可以是以中间层20为基准在第一基板10一侧与相反一侧(图1中的上侧)设置第二基板60。也可以是在第二基板本体60a的上方面上设置散热板69。
中间层20具有：多个连接头31、41(参照图8以及图9)、以及固定多个连接头31、41的树脂基板部39、49。后述的第一连接头31在第一基板10一侧从后述的第一树脂基板部39外露，并且与第一导电层11或第一电子元件12相连接。另外，第一连接头31在第二基板60一侧也从第一树脂基板部39外露，并且与第二导电层61或第二电子元件62相连接。
如图1所示，中间层20也可以具有：第一中间层30、以及被设置在第一中间层30上的第二中间层40。如图8所示，第一中间层30也可以具有：第一连接头31、以及固定第一连接头31的第一树脂基板部39。如图9所示，第二中间层40也可以具有：第二连接头41、以及固定第二连接头41的第二树脂基板部49。在本实施方式中，虽然是使用中间层20具有第一中间层30以及第二中间层40的形态来进行说明，但是并不仅限于此，中间层20可以是由一个层构成(可以具有一个树脂基板部)，也可以是由三个及以上的层构成(也可以具有三个及以上的树脂基板部)。在中间层20具有第一中间层30以及第二中间层40的形态中，连接头31、41则包含第一连接头31以及第二连接头41。
如图9(b)所示，第二连接头41可以是从第二树脂基板部49向被设置有第一中间层30的一侧突出，并且如图8所示，第一树脂基板部39也可以设置有将从第二树脂基板部49突出的第二连接头41插入的第一插入部39a。另外，作为像这样的形态的替代或是与这样的形态的并用，第一连接头31可以是从第一树脂基板部39向被设置有第二中间层40的一侧突出，并且第二树脂基板部49也可以设置有将从第一树脂基板部39突出的第一连接头31插入的第二插入部。在本实施方式中，是使用多个第二连接头41(后述的长度较长的突出型第二连接头43)从第二树脂基板部49向被设置有第一中间层30设为一侧突出，并且被插入至第一插入部39a的形态来进行说明的。
第一连接头31可以是从第一树脂基板部39向第一基板10一侧或第二中间层40一侧突出，也可以是将第一树脂基板部39贯穿，也可以是不从第一树脂基板部39突出，而是与第二树脂基板部49处于同一平面。也就是说，多个第一连接头31可以包含有突出型第一连接头33、贯穿型第一连接头以及同一平面型第一连接头中的任意一个及以上。
作为一例，在图8所示的形态中，多个第一连接头31包含有从第一树脂基板部39向第一基板10一侧突出的突出型第一连接头33。在图8所示的形态中，设置有四个突出型第一连接头33。
在图8所示的形态中，突出型第一连接头33具有载置用突出型第一连接头33a。并且，如图4所示，该载置用突出型第一连接头33a的上方面上设置有第二电子元件62。具体来说，突出型第一连接头33具有两个载置用突出型第一连接头33a。并且，该载置用突出型第一连接头33a的各自的上方面上，经由第二导电层61设置有第二电子元件62。
图9所示的第二连接头41可以是从第二树脂基板部49向第一中间层30一侧或向与第一中间层30相反的一侧突出，也可以是将第二树脂基板部49贯穿，也可以是不从第二树脂基板部49突出，而是与第二树脂基板部49处于同一平面。也就是说，多个第二连接头41可以包含有突出型第二连接头43、贯穿型第二连接头以及同一平面型第二连接头中的任意一个及以上。
在图9所示的形态中，作为一例，第二连接头41具有从第二树脂基板部49向第一中间层30一侧(图9(a)中纸背面一侧)突出的突出型第二连接头43、45。突出型第二连接头43、45具有：被插入至第一插入部39a的突出型第二连接头43、以及比突出型第二连接头43的长度更短的突出型第二连接头45。
在本实施方式中，突出型第二连接头43被插入至图8所示的第一树脂基板部39的第一插入部39a。也就是说，六个长度较长的突出型第二连接头43被各自插入至第一插入部39a。
第一树脂基板部39与第二树脂基板部49虽然可以由相同的树脂材料形成，但不限于此，第一树脂基板部39与第二树脂基板部49也可以由不同的树脂材料形成。
本实施方式中的第一电子元件12以及第二电子元件62可以为功率器件。作为功率器件的一例，可以列举开关器件。具体来说，作为功率器件的一例，可以列举的有：MOSFET等的FET、双极晶体管、以及IGBT等，作为典型例，能够列举的是MOSFET。
如图11所示，在中间层20的树脂基板部39、49上可以设置包含有IC芯片81、电阻82、以及电容器83等的控制部80。该控制部80可以被设置在第一中间层30上，也可以被设置在第二中间层40上，也可以被设置在第一中间层30以及第二中间层40双方上。控制部80可以具备对由功率器件组成的第一电子元件12以及第二电子元件62进行控制的功能。
如图1所示，本实施方式中的半导体装置可以进一步包括覆盖第一基板10、第一中间层30、第二中间层40以及第二基板60的模塑树脂部90(参照图7)。模塑树脂部90与树脂基板部39、49可以由不同的树脂材料形成。在第一树脂基板部39与第二树脂基板部49的树脂材料不同的情况下，模塑树脂部90的树脂材料可以是不同于第一树脂基板部39而同于第二树脂基板部49，也可以是不同于第二树脂基板部49而同于第一树脂基板部39。
作为一例，模塑树脂部90可以由热硬化性树脂构成，树脂基板部39、49可以由热可塑性树脂构成。
热可塑性树脂没有特定的限定，可以使用塑料等的材质。作为热可塑性树脂，例如可以列举的有：聚乙烯(Polyethylene)、聚丙烯(Polypropylene)、聚-4-甲基戊烯-1(Poly-4-Methylpentene-1)、离聚物(Ionomer)、聚苯乙烯(Polystyrene)、AS树脂、ABS树脂、聚氯乙烯(Polyvinyl chloride)、聚偏二氯乙烯(Polyvinylidene chloride)、甲基丙烯酸(Methacrylic)树脂、聚乙烯醇(Polyvinyl alcohol)、乙烯-醋酸乙烯共聚物(EVA)、聚碳酸酯(Polycarbonate)、各种尼龙、各种芳香族或脂肪族涤纶(Polyester)、热可塑性聚氨酯(Poriuretan)、纤维素塑料(Cellulose plastics)、热可塑性弹性体(Elastomer)、多芳基化合物(Polyarylate)树脂、聚对苯二甲酸乙二醇酯(Polyethylene terephthalate)、聚对苯二甲酸丁二醇酯(Polybutylene terephthalate)、聚酰亚胺(Polyimide)、聚酰胺酰亚胺(Polyamidimide)、聚醚酰亚胺(Polyetherimide)、聚砜(Polysulfone)、聚醚砜(Polyethersulfone)、聚苯硫醚(Polyphenylene sulfide)、聚苯醚(Polyphenylether)、聚苯并咪唑(Polybenzimidazole)、芳纶(Aramid)、聚对苯撑苯并双噁唑(poly-p-phenylenebenzobisoxazole)等。
热硬化性树脂没有特定的限定，例如可以列举的有：环氧树脂、酚醛树脂、不饱和聚酯树脂等。
连接头31、41表面(第二基板60一侧的面)与背面(第一基板10一侧的面)的表面积可以是不同的。具体来说，连接头31、41表面的面积可以比背面的面积大。
只要将图8(a)所示的第一中间层30的正面一侧的图面与图10(a)所示的第一中间层30的背面一侧的图面进行比较就会很清楚，在本实施方式中，作为一例，载置用突出型第一连接头33a表面(与第一电子元件12相反一侧的面，也就是上方面)的面积比背面(第一电子元件12一侧的面，也就是下方面)的面积大。因此，能够在离第一电子元件12较近的距离上极力抑制面积的同时，将第一电子元件12所产生的热量利用载置用突出型第一连接头33a较大的表面进行散热。再有，在本实施方式中，由于第二电子元件62是经由第二导电层61被配置在载置用突出型第一连接头33a上，因此第二电子元件62与载置用突出型第一连接头33a的表面之间就能够间隔有一定程度的距离。另外，也能够将第二电子元件62所产生的热量利用载置用突出型第一连接头33a较大的表面进行散热。
只要将图9(a)所示的第二中间层40的正面一侧的图面与图10(b)所示的第一中间层30的背面一侧的图面进行比较就会很清楚，在本实施方式中，作为一例，长度短的突出型第二连接头45表面(与第二电子元件62相反一侧的面，也就是上方面)的面积比背面(第二电子元件62一侧的面，也就是下方面)的面积大。因此，能够在离第二电子元件62较近的距离上极力抑制面积的同时，将第二电子元件62所产生的热量利用突出型第二连接头45较大的表面进行散热。
如图10(a)所示，在第一树脂基板部39背面(第一基板10一侧的面)，设置有被一体成形的，并且在第一电子元件12的边缘上向第一基板10一侧突出的第一突出部38，通过该第一突出部38就能够防止第一电子元件12的不经意移动。具体来说，在第一树脂基板部39背面，沿宽度方向设置有第一突出部38。由于在将位于第一导电层11与第一电子元件12之间的焊锡(未图示)回流(Reflow)前，第一电子元件12有可能会发生不经意地移动，因此通过像这样设置第一突出部38，就能够预防这样的不经意移动。
如图10(b)所示，在第二树脂基板部49背面(第一基板10一侧的面)，设置有被一体成形的，并且在第二电子元件62的边缘上向第一中间层30一侧突出的第二突出部48，通过该第二突出部48就能够防止第二电子元件62的不经意移动。具体来说，在第二树脂基板部49背面，设置有钥匙形的八个第二突出部48。由于在将位于第二导电层61与第二电子元件62之间的焊锡(未图示)回流前，第二电子元件62有可能会发生不经意地移动，因此通过像这样设置第二突出部48，就能够预防这样的不经意移动。
《制造方法》
作为本实施方式中的半导体装置的制造方法的一例，如下述的方法。另外，虽然由于与上述的内容重复因而仅进行简单的说明，但是上述《构成》中所述的所有形态均能够通过下述《制造方法》来进行制造。并且，下述《制造方法》中所记载的形态也均适用于上述《构成》。
如图2所示，准备具有第一导电层11、以及被设置在第一导电层11上的第一电子元件12的第一基板10。在第一电子元件12的端子12a上载置有焊锡12b。
在第一基板10上载置中间层20。中间层20具有第一中间层30以及第二中间层40时，为以下工序。
在第一基板10上载置第一中间层30(参照图3)。该第一中间层30如图8所示，具有从第一树脂基板部39向第一基板10一侧突出的突出型第一连接头33。突出型第一连接头33的下端部被载置在被设置在第一电子元件12的端子12a上的焊锡12b上，或是被载置在被设置在第一导电层11上的焊锡11b上(参照图2)。具体来说，一对载置用突出型第一连接头33a的内侧的下端(位于第二电子元件62的下方的下端)被载置在第一电子元件12的端子12a上的焊锡12b上，两个载置用突出型第一连接头33a的外侧的下端被载置在第一导电层11上的焊锡11b上(参照图10(a))。另外，并非载置用突出型第一连接头33a的突出型第一接头33，其下端的内外侧均被载置在被设置在第一导体层11上的焊锡11b上(也参照图10(a))。
接下来，如图4所示，在载置用突出型第一连接头33a的上方面上，经由第二导电层61设置第二电子元件62。在第二电子元件62的上方面上设置有焊锡62b，并且在第二导电层61的上方面上设置有焊锡61b。
再有，如上述般，可以不采用在第一基板10上载置第一中间层30后，将第二电子元件62设置在第一中间层30上的形态，而是以将第二电子元件62设置在第一中间层30上后，再将该第一中间层30载置在第一基板10上。通过这样的形态，对于能够在更加稳定的状态下，将第二电子元件62设置在第一中间层30上这一点来说是有益的。
如上述般，一旦在第一基板10上载置设置有第二电子元件62的第一中间层30，如图5所示，则在第一中间层30上载置第二中间层40。第一中间层30的第一树脂基板部39设置有将第二突出型连接头43插入的第一插入部39a。因此，在将第二中间层40载置在第一中间层30上时，六个突出型第二连接头43就被各自插入至第一插入部39a。通过像这样将第二中间层40载置在第一中间层30上，从而第二中间层40的突出型第二连接头45的下端的一部分就会被载置在第二电子元件62的上方面的焊锡62b上，并且其残余部分就会被载置在第二导电层61的上方面的焊锡61b上。具体来说，截面积较大的突出型第二连接头45a的下端被载置在第二电子元件62的上方面的焊锡62b上，截面积较小的突出型第二连接头45b的下端被载置在第二导电层61的上方面的焊锡61b上(参照图10(b))。
接下来，如图6所示，将第二基板60载置在第二中间层40的上方面上。
然后，如图7所示，将：第一基板10、第一中间层30、第二中间层40、以及第二基板60一体化后的部件利用240℃～260℃的温度进行加热，并且进行焊锡回流。然后，将该一体化部件放入模具中，再向该模具中注入作为模塑树脂部90材料的封装材料。这样，半导体装置就得以被制造。
《作用·效果》
接下来，将就根据上述构成中的本实施方式的作用及效果中未说明的部分进行说明。
本实施方式中的半导体装置所具有的中间层20具有多个连接头31、41、以及固定多个连接头31、41的树脂基板部39、49(参照图8以及图9)，并且连接头31、41在第一基板10一侧从树脂基板部39、49外露。因此，只要将已通过树脂基板部39、49定位的连接头31、41载置在第一基板10上，就能够将连接头31、41与第一导电层11连接，从而能够容易地制造半导体装置。
再有，虽然在将连接头31、41设置在中间层20上时需要夹具，但是由于构成很单纯，因此使用该夹具的作业也不会复杂。
在本实施方式中，在采用连接头(第一连接头31)在第二基板60一侧从树脂基板部(第一树脂基板部39)外露，并且与第二电子元件62相连接的形态的情况下(参照图9)，对于能够在第一电子元件12上层积第二电子元件62这一点来说是有益的。
在本实施方式中，在采用中间层20具有第一中间层30与第二中间层40，第一中间层30具有固定第一连接头31的第一树脂基板部39，第二中间层40具有固定第二连接头41的第二树脂基板部49的形态的情况下(参照图8以及图9)，对于能够将第一中间层30以及第二中间层40上各自的连接头31、41相对于树脂基板部39、49预先定位这一点来说是有益的。
在本实施方式中，在采用第一连接头31从第一树脂基板部39向设置有第二中间层40的一侧突出，并且在第二树脂基板部49上设置有将从第一树脂基板部39突出的第一连接头31插入的第二插入部的形态的情况下，对于只要将从第一树脂基板部39突出的第一连接头31插入至第二插入部，就能够进行第一中间层30与第二中间层40之间的相对定位这一点来说是有益的。
另一方面，在采用第二连接头41从第二树脂基板部49向设置有第一中间层30的一侧突出，并且在第一树脂基板部39上设置有将从第二树脂基板部49突出的第二连接头41(突出型第二连接头43)插入的第一插入部39a的形态的情况下(参照图8以及图9)，对于只要将从第二树脂基板部49突出的第二连接头41(突出型第二连接头43)插入至第一插入部39a，就能够进行第一中间层30与第二中间层40之间的相对定位这一点来说是有益的。
在本实施方式中，在采用向第一基板10一侧突出的突出型第一连接头33的情况下(参照图8)，由于能够使第一基板10与第一中间层30之间保持有厚度，因此对于在基于第一电子元件12的配置等的关系从而有必要保持有厚度时是有益的。另外，在采用像这样的向第一基板10一侧突出的突出型第一连接头33的情况下，对于能够在突出型第一连接头33的边缘形成良好的焊锡圆角这一点来说也是有益的。在采用向第二中间层40一侧突出的突出型第一连接头，并且插入至第二中间层40的第二插入部的形态的情况下，对于能够具有定位功能这一点来说是有益的。在采用贯穿型第一连接头的情况下，对于能够兼具向第一基板10一侧突出的突出型第一连接头33以及向第二中间层40一侧突出的突出型第一连接头这两方的功能这一点来说是有益的。在采用同一平面型第一连接头的情况下，对于能够将厚度方向上的厚度变薄这一点来说是有益的。
另外，在采用向第一基板一侧突出的突出型连接头(图8中为突出型第一连接头33)设置有多个下端的形态的情况下，就能够将第一中间层30在稳定的状态下载置在第一基板10上。
在本实施方式中，在采用向第二基板60一侧突出的突出型第二连接头的情况下，由于能够使第二基板60与第二中间层40之间保持有厚度，因此对于在基于第二电子元件62的配置等的关系从而有必要保持有厚度时是有益的。在采用向第一中间层30一侧突出的(长度较长的)突出型第二连接头43，并且采用在第一中间层30上设置有第一插入部39a的形态的情况下，对于能够将突出型第二连接头43插入至第一中间层30的第一插入部39a，从而具备定位功能这一点来说是有益的。另外，在采用向第一中间层30一侧突出的(长度较短的)突出型第二连接头45的情况下，对于能够将突出型第二连接头45容易地与第二导电层61以及第二电子元件62连接这一点来说是有益的。在采用贯穿型第二连接头的情况下，对于能够兼具向第二基板60一侧突出的突出型第二连接头以及向第一中间层30一侧突出的突出型第二连接头43这两方的功能这一点来说是有益的。在采用同一平面型第二连接头的情况下，对于能够将厚度方向上的厚度变薄这一点来说是有益的。
在采用第一树脂基板部39与第二树脂基板部49由不同的树脂材料形成的形态的情况下，由于能够使第一树脂基板部39与第二树脂基板部49具备不同的功能，因此是有益的。作为一例，在第二树脂基板部49的厚度比第一树脂基板部39的厚度更薄的情况下，作为第二树脂基板部49的材料可以使用比第一树脂基板部39的材料的强度更高的树脂。在此情况下，作为第二树脂基板部49的材料可以使用PEEK(聚醚醚酮)，作为第一树脂基板部39的材料可以使用PPS(聚苯硫醚)或是PBT(聚对苯二甲酸丁二醇酯)。根据这样的形态，对于即使是厚度较薄的第二树脂基板部49也能够实现高强度，从而使第一树脂基板部39与第二树脂基板部49实现同等强度这一点来说是有益的。
如图11所示，在采用在中间层20的树脂基板部39、49上设置有控制部80的形态的情况下，由于能够使功率部与控制部80离得非常近，因此能够预先降低错误运行的可能性。另外，通过将这样的控制部80设置在半导体装置内，就有可能实现IPM(智能功率模块)化。
在采用模塑树脂部90与树脂基板部39、49由不同的树脂材料形成的形态的情况下，对于位于内部一侧的树脂基板部39、49与位于外部一侧的模塑树脂部90能够发挥不同功能这一点来说是有益的。例如，即使是在模塑树脂部90为热硬化性树脂时，在作为树脂基板部39、49的材料采用热可塑性树脂的情况下，也能够期待很高的定位精度。也就是说，在使用热硬化性树脂来作为树脂基板部39、49的情况下，由于在加热前硬度不充分，因此连接头31、41的位置就有可能从预定的位置上偏移。从这一点上来说，在采用热可塑性树脂来作为树脂基板部39、49的情况下，由于在加热前具有充分的硬度，因此就能够降低连接头31、41发生位置偏移的可能性。再有，如使用本实施方式来进行说明的话，通过采用热可塑性树脂来作为第一树脂基板部39，就能够切实地防止第一插入部39a的形状发生变形或偏移，通过采用热可塑性树脂来作为第二树脂基板部49，就能够切实地防止突出型第二连接头43发生位置偏移。
最后，上述的各实施方式中的记载、变形例中的记载以及附图中公开的内容，仅为用于说明权利要求范围中所记载的发明的一个例子，因此，权利要求范围中所记载的发明不会因上述实施方式中的记载或是附图中公开的内容而被限定。
符号说明
10 第一基板
11 第一导电层
12 第一电子元件
20 中间层
30 第一中间层
31 第一连接头
39 第一树脂基板部
39a 第一插入部
40 第二中间层
41 第二连接头
49 第二树脂基板部
60 第二基板
61 第二导电层
80 控制部
90 模塑树脂部

Claims (13)

1.一种半导体装置，其特征在于，包括：
第一基板，具有：第一导电层、以及被设置在所述第一导电层上的第一电子元件；以及
中间层，被设置在所述第一基板上，并且具有：多个连接头、以及固定所述多个连接头的树脂基板部，
其中，所述连接头在所述第一基板一侧从所述树脂基板部外露，并且与所述第一导电层或所述第一电子元件相连接。
2.根据权利要求1所述的半导体装置，其特征在于：
其中，所述连接头在与所述第一基板一侧相反的一侧从所述树脂基板部外露，并且在所述连接头上设置有第二电子元件。
3.根据权利要求1或2所述的半导体装置，其特征在于：
其中，所述中间层具有：第一中间层、以及被设置在所述第一中间层上的第二中间层，
所述第一中间层具有：第一连接头、以及固定所述第一连接头的第一树脂基板部，
所述第二中间层具有：第二连接头、以及固定所述第二连接头的第二树脂基板部。
4.根据权利要求3所述的半导体装置，其特征在于：
其中，所述第一连接头从所述第一树脂基板部向设置有所述第二中间层一侧突出，
所述第二树脂基板部上设置有用于将从所述第一树脂基板部突出的所述第一连接头插入的第二插入部。
5.根据权利要求3或4所述的半导体装置，其特征在于：
其中，所述第二连接头从所述第二树脂基板部向被设置有所述第一中间层一侧突出，
所述第一树脂基板部上设置有用于将从所述第二树脂基板部突出的所述第二连接头插入的第一插入部。
6.根据权利要求3至5中任意一项所述的半导体装置，其特征在于：
其中，所述第一树脂基板部与所述第二树脂基板部由不同的树脂材料形成。
7.根据权利要求1至6中任意一项所述的半导体装置，其特征在于：
其中，所述连接头在第一基板一侧的面或与第一基板相反一侧的面上从所述树脂基板部突出。
8.根据权利要求1至7中任意一项所述的半导体装置，其特征在于：
其中，所述中间层的所述树脂基板部上设置有控制部。
9.根据权利要求1至8中任意一项所述的半导体装置，其特征在于：
其中，进一步包括覆盖所述中间层的模塑树脂部，
所述模塑树脂部与所述树脂基板部由不同的树脂材料形成。
10.根据权利要求9所述的半导体装置，其特征在于：
其中，所述模塑树脂部由热硬化性树脂构成，所述树脂基板部由热可塑性树脂构成。
11.根据权利要求1至10中任意一项所述的半导体装置，其特征在于：
其中，所述树脂基板部具有在所述第一电子元件的边缘处向所述第一基板一侧突出的突出部。
12.根据权利要求1至11中任意一项所述的半导体装置，其特征在于：
其中，所述多个连接头中的至少一个与所述第一电子元件相连接，
并且，与所述第一电子元件相反一侧的面的面积比所述第一电子元件一侧的面的面积更大。
13.一种半导体装置的制造方法，其特征在于，包括：
第一基板准备工序，准备具有第一导电层、以及被设置在所述第一导电层上的第一电子元件的第一基板；以及
中间层载置工序，将具有多个连接头、以及固定所述多个连接头的树脂基板部的中间层载置在所述第一基板上，
其中，所述连接头与所述第一导电层或所述第一电子元件相连接。
CN201680002078.4A 2016-02-03 2016-02-03 半导体装置以及半导体装置的制造方法 Active CN108604588B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2016/053249 WO2017134774A1 (ja) 2016-02-03 2016-02-03 半導体装置及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN108604588A true CN108604588A (zh) 2018-09-28
CN108604588B CN108604588B (zh) 2021-12-17

Family

ID=59499683

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680002078.4A Active CN108604588B (zh) 2016-02-03 2016-02-03 半导体装置以及半导体装置的制造方法

Country Status (5)

Country Link
US (1) US10461062B2 (zh)
EP (1) EP3413349A4 (zh)
JP (1) JP6240343B1 (zh)
CN (1) CN108604588B (zh)
WO (1) WO2017134774A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110289230A (zh) * 2019-06-17 2019-09-27 广东美的制冷设备有限公司 智能功率模块的制作工装及方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU5305799A (en) * 1998-09-02 2000-03-27 Ibiden Co. Ltd. Electronic part module mounted on socket
US20040218372A1 (en) * 2003-02-18 2004-11-04 Hiroshi Hamasaki LSI package provided with interface module and method of mounting the same
CN101714541A (zh) * 2008-10-07 2010-05-26 株式会社东芝 半导体装置及其制造方法
EP1843393B1 (de) * 2006-02-13 2013-03-13 SEMIKRON Elektronik GmbH & Co. KG Leistungshalbleitermodul in Druckkontaktausführung
US20140110671A1 (en) * 2012-10-24 2014-04-24 Samsung Electronics Co., Ltd. Light source module and illumination device including a thermoelectric device
CN104160503A (zh) * 2013-02-28 2014-11-19 新电元工业株式会社 模块、模块组合体以及模块的制造方法
CN104303289A (zh) * 2013-05-13 2015-01-21 新电元工业株式会社 电子模块及其制造方法
CN104919589A (zh) * 2012-10-15 2015-09-16 富士电机株式会社 半导体装置
US20160027711A1 (en) * 2013-10-03 2016-01-28 Fuji Electric Co., Ltd. Semiconductor module

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3917133B2 (ja) * 2003-12-26 2007-05-23 株式会社東芝 インターフェイスモジュール付ｌｓｉパッケージ及びそれに用いるインターポーザ、インターフェイスモジュール、接続モニタ回路、信号処理ｌｓｉ
JP4430497B2 (ja) * 2004-09-17 2010-03-10 ニチコン株式会社 半導体モジュール
JP4671829B2 (ja) * 2005-09-30 2011-04-20 富士通株式会社 インターポーザ及び電子装置の製造方法
US8208270B2 (en) * 2006-04-27 2012-06-26 Panasonic Corporation Substrate joining member and three-dimensional structure using the same
JP4429346B2 (ja) * 2007-08-31 2010-03-10 富士通株式会社 半導体装置及びその製造方法
KR100875961B1 (ko) * 2007-11-29 2008-12-26 삼성전기주식회사 발광 다이오드를 이용한 어레이 광원 및 이를 포함하는백라이트 유닛
JP5233341B2 (ja) 2008-03-17 2013-07-10 富士電機株式会社 半導体装置及び半導体装置の製造方法
US7960827B1 (en) * 2009-04-09 2011-06-14 Amkor Technology, Inc. Thermal via heat spreader package and method
JP5330184B2 (ja) * 2009-10-06 2013-10-30 新光電気工業株式会社 電子部品装置
JP5271861B2 (ja) * 2009-10-07 2013-08-21 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2011114176A (ja) 2009-11-27 2011-06-09 Mitsubishi Electric Corp パワー半導体装置
JP2014078658A (ja) * 2012-10-12 2014-05-01 Shindo Denshi Kogyo Kk 半導体パッケージ用基板、及びその製造方法
JP2014165486A (ja) 2013-02-26 2014-09-08 Itabashi Seiki Kk パワーデバイスモジュールとその製造方法
JP2014179547A (ja) 2013-03-15 2014-09-25 Toshiba Corp 半導体モジュール及びその製造方法
KR20160010960A (ko) * 2014-07-21 2016-01-29 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP5971310B2 (ja) 2014-11-13 2016-08-17 富士電機株式会社 半導体装置の製造方法および半導体装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU5305799A (en) * 1998-09-02 2000-03-27 Ibiden Co. Ltd. Electronic part module mounted on socket
US20040218372A1 (en) * 2003-02-18 2004-11-04 Hiroshi Hamasaki LSI package provided with interface module and method of mounting the same
EP1843393B1 (de) * 2006-02-13 2013-03-13 SEMIKRON Elektronik GmbH & Co. KG Leistungshalbleitermodul in Druckkontaktausführung
CN101714541A (zh) * 2008-10-07 2010-05-26 株式会社东芝 半导体装置及其制造方法
CN104919589A (zh) * 2012-10-15 2015-09-16 富士电机株式会社 半导体装置
US20140110671A1 (en) * 2012-10-24 2014-04-24 Samsung Electronics Co., Ltd. Light source module and illumination device including a thermoelectric device
CN104160503A (zh) * 2013-02-28 2014-11-19 新电元工业株式会社 模块、模块组合体以及模块的制造方法
CN104303289A (zh) * 2013-05-13 2015-01-21 新电元工业株式会社 电子模块及其制造方法
US20160027711A1 (en) * 2013-10-03 2016-01-28 Fuji Electric Co., Ltd. Semiconductor module

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110289230A (zh) * 2019-06-17 2019-09-27 广东美的制冷设备有限公司 智能功率模块的制作工装及方法
CN110289230B (zh) * 2019-06-17 2021-05-28 广东美的制冷设备有限公司 智能功率模块的制作工装及方法

Also Published As

Publication number Publication date
EP3413349A4 (en) 2019-09-11
CN108604588B (zh) 2021-12-17
WO2017134774A1 (ja) 2017-08-10
JPWO2017134774A1 (ja) 2018-02-08
EP3413349A1 (en) 2018-12-12
US10461062B2 (en) 2019-10-29
JP6240343B1 (ja) 2017-11-29
US20180219003A1 (en) 2018-08-02

Similar Documents

Publication Publication Date Title
JP6764807B2 (ja) 半導体モジュール
CN103887273B (zh) 半导体模块
US7477518B2 (en) Sub-assembly
US7230829B2 (en) Overmolded electronic assembly with insert molded heat sinks
US7450389B2 (en) Sub-assembly
US9837380B2 (en) Semiconductor device having multiple contact clips
US20100163890A1 (en) Led lighting device
US10297533B2 (en) Semiconductor device
US20190214340A1 (en) Power module
CN109411416A (zh) 用于将电子部件安装到基板的组件和方法
CN108604588A (zh) 半导体装置以及半导体装置的制造方法
CN108701687A (zh) 半导体装置以及半导体装置的制造方法
US20090032931A1 (en) Power semiconductor module with connecting devices
CN105578825B (zh) 电子部件
US8816515B2 (en) Semiconductor module having sliding case and manufacturing method thereof
CN108738369B (zh) 电子模块
CN112054003A (zh) 外部连接部及其制造方法、半导体模块、车辆、连接方法
US7142083B2 (en) Electronics component and method for fabricating same
CN104882440A (zh) 具有安装到载体的多个芯片的半导体器件
JPS62242348A (ja) ピングリツドアレイ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant