CN108604459A - 用于可配置的阻抗阵列的电路和方法 - Google Patents

用于可配置的阻抗阵列的电路和方法 Download PDF

Info

Publication number
CN108604459A
CN108604459A CN201680075565.3A CN201680075565A CN108604459A CN 108604459 A CN108604459 A CN 108604459A CN 201680075565 A CN201680075565 A CN 201680075565A CN 108604459 A CN108604459 A CN 108604459A
Authority
CN
China
Prior art keywords
ces
signal
circuit
impedance state
programming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680075565.3A
Other languages
English (en)
Other versions
CN108604459B (zh
Inventor
阿齐兹·詹尼丁·巴夫纳加尔瓦拉
维卡斯·钱德拉
布莱恩·特雷西·克莱因
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ARM Ltd
Original Assignee
Advanced Risc Machines Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Risc Machines Ltd filed Critical Advanced Risc Machines Ltd
Publication of CN108604459A publication Critical patent/CN108604459A/zh
Application granted granted Critical
Publication of CN108604459B publication Critical patent/CN108604459B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/36—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using diodes, e.g. as threshold elements, i.e. diodes assuming a stable ON-stage when driven above their threshold (S- or N-characteristic)
    • G11C11/38—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using diodes, e.g. as threshold elements, i.e. diodes assuming a stable ON-stage when driven above their threshold (S- or N-characteristic) using tunnel diodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/08—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements
    • G11C17/10—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements in which contents are determined during manufacturing by a predetermined arrangement of coupling elements, e.g. mask-programmable ROM
    • G11C17/12—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements in which contents are determined during manufacturing by a predetermined arrangement of coupling elements, e.g. mask-programmable ROM using field-effect devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/75—Array having a NAND structure comprising, for example, memory cells in series or memory elements in series, a memory element being a memory cell in parallel with an access transistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/78—Simultaneous conversion using ladder network
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/80—Simultaneous conversion using weighted impedances
    • H03M1/808—Simultaneous conversion using weighted impedances using resistors

Landscapes

  • Logic Circuits (AREA)
  • Engineering & Computer Science (AREA)
  • Semiconductor Memories (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

提供了一种可配置的阻抗器。该电路包括多个关联电子开关(CES)。每个CES能被配置至多个阻抗状态中的一个中。此外，提供了编程电路。该编程电路根据输入信号来提供多个编程信号。每个编程信号配置来自多个CES的相应的CES的阻抗状态。

Description

用于可配置的阻抗阵列的电路和方法
技术领域
本公开总体涉及可配置的阻抗器，并且具体地，涉及由至少一个关联电子开关(Correlated Electron Switch；CES)组成的可配置的阻抗器。
背景技术
诸如电阻器链之类的可编程阻抗器可用于许多模拟信号处理应用(例如，数字/模拟转换器中的电阻梯和神经网络中的电阻器数组)中。已为程序化电阻器链提供了各种技术；然而，编程电压和电流中的不确定性在这种编程技术中是常发生的。
发明内容
根据本技术的第一方面，提供了一种电路，包括：多个相关电子开关(CES)，被布置成形成可配置阻抗器的多个关联电子开关(CES)，其中，每个CES能被配置至多个阻抗状态中的一个；以及至少一个编程电路，被配置为取决于至少一个输入信号而提供多个编程信号中的一个，其中，每个编程信号配置CES的阻抗状态。
在实施例中，该至少一个编程电路包括多个编程电路，每个编程电路被配置以提供该多个编程信号的一者。
该多个阻抗状态可包含第一阻抗状态和第二阻抗状态。在实施例中，每个编程电路包括：第一驱动电路，用以提供第一编程信号以配置CES至第一阻抗状态；以及第二驱动电路，用以提供第二编程信号以配置CES至第二阻抗状态，其中，第一编程信号和第二编程信号中的一个取决于至少一个输入信号。
该电路还可包括逻辑电路系统，其耦接至该编程电路或每个编程电路，并且被布置以使得该编程电路能根据该至少一个输入信号提供相应的编程信号。
该电路还可包括控制电路，该控制电路被配置以：接收至少一个输入信号；以及根据该至少一个输入信号提供至少一个控制信号至至少一个编程电路，其中该至少一个编程电路根据该至少一个控制信号来提供多个编程信号。
在实施例中，至少一个编程电路提供多个编程信号，使得在配置一个CES的阻抗状态的同时保持至少一个其它CES的阻抗状态不变。额外地或替代地，该至少一个编程电路提供多个编程信号，使得在配置两个或更多个CES的阻抗状态的同时保持该多个CES的剩余CES的阻抗状态不变。
该多个阻抗状态可包括(至少)高阻抗状态和低阻抗状态。
在本技术的第二方面中，提供了一种配置可配置的阻抗器的阻抗的方法，该可配置的阻抗器包括多个关联电子开关(Correlated Electron Switch；CES)，该方法包括：接收至少一个输入信号；根据该至少一个输入信号来确定至少一个编程信号，其中，该编程信号或每个编程信号配置该多个CES的一个或多个CES的阻抗状态；以及施加编程信号至该多个CES的一个或多个CES以配置该CES或每个CES的阻抗状态。
施加编程信号至CES可包括使该多个CES中的至少一个其它CES的阻抗状态保持不变。额外地或替代地，将该编程信号施加至CES可包括使剩余CES的阻抗状态保持不变。
在实施例中，施加编程信号包括配置CES至多个阻抗状态中的一个中。该多个阻抗状态可包括高阻抗状态和低阻抗状态。
在本技术的第三方面中，提供了一种数字/模拟转换器(digital to analogconverter；DAC)电路，包括：多个数据输入，被配置以接收多个数字输入信号；多个关联电子开关(Correlated Electron Switch；CES)，该多个CES中的每个CES能根据该多个数字输入信号配置在多个阻抗状态中的一个阻抗状态中；以及至少一个输出，被配置以输出至少一个模拟输出信号，该模拟输出信号或每个模拟输出信号取决于该多个CES的阻抗状态。
该DAC可包括控制电路，该控制电路被配置以：接收至少一个输入信号，其中，该至少一个输入信号为写入信号；根据该多个数字输入信号而将多个编程信号提供至多个CES，每个编程信号配置CES的阻抗状态。
该DAC可包括控制电路，被配置以：接收至少一个输入信号，其中，该至少一个输入信号为读取信号；以及向多个CES提供基准信号以输出该至少一个模拟输出信号。
该多个阻抗状态包括至少低阻抗状态和高阻抗状态。
附图说明
在附图中，通过示例示意性地示出了这些技术，其中：
图1示出了关联电子开关(CES)元件的电流密度对电压的曲线图；
图2是CES设备的等效电路的示意图；
图3是示例可配置阻抗器电路的示意图；
图4示出了可配置阻抗器的示例性配置；
图5示出了用于使用多个CES来编程CES的示例电路；
图6示出了示例性OR门阵列；
图7示出了用于同时编程多个CES的示例电路；
图8示出了提供可配置阻抗器的示例方法；
图9示出了示例性数字模拟转换器(DAC)；以及
图10示出了包括一个或多个CES元件的示例性存储器阵列。
具体实施方式
概括而言，本技术的实施例提供的可以是关联电子开关(Correlated ElectronSwitch；CES)组件，其包括关联电子材料(correlated electron material；CEM)。该CES可用作非易失性储存器以及可实现电路中的连通性的电路组件两者。如下文更详细地解释，CES组件包括一种材料，其可至少部分地基于该材料(至少一部份)在导电状态与绝缘状态的间的转变而在预定可检测的内存状态之间转变。可编程CES组件使得其可以以非易失性方式储存配置，并且使用其阻抗状态以实现连通性。
术语“关联电子开关”在本文可与“CES”、“CES元件”、“CES设备”、“关联电子随机存取存储器”、“CeRAM”和“CeRAM设备”互换使用。
非易失性存储器是一存储器类别，其中，在移除供应至设备的电力之后，存储器单元或元件不丢失其状态。在闪存设备中，牺牲了保持随机存取(擦除/写入单个位)的能力为了获得速度和更高位密度。闪存仍是非易失性存储器的一种选择。然而，普遍认为，闪存技术可能不易定标至低于40纳米(nanometer；nm)；因此，正在积极地寻找能定标至更小尺寸的新的非易失性存储器设备。
CES为(全部地或部分地)由CEM形成的特定类型的开关。一般而言，CES可展现由于电子相关性而非固态结构相变而产生的急剧导电或绝缘状态转变。(固态结构相变的示例包括在相变存储器(phase change memory，PCM)设备中的晶态/非晶态变化，或电阻RAM设备中的丝状体形成和导电，如上所述)。与熔化/凝固或丝状成形不同的是，CES中的急剧导体/绝缘体转变可响应于量子力学现象。
CES在绝缘状态与导电状态之间的量子力学转变可根据莫特转变(Motttransition)来理解。在莫特转变中，若发生莫特转变条件则材料可从绝缘状态切换至导电状态。当达到临限载流子浓度使得满足莫特准则时，则将发生莫特转变，且状态将从高电阻/阻抗(或电容)变化至低电阻/阻抗(或电容)。
CES元件的“状态”或“存储器状态”可取决于CES元件的阻抗状态或导电状态。在此情境中，“状态”或“存储器状态”意味着存储器设备的指示值、符号、参数和/或条件(仅举例而言)的可检测状态。在一个特定实施方式中，如下所述，可至少部分地基于在读取操作中于存储器设备端子上检测到的信号来检测存储器设备的存储器状态。在另一特定实施方式中，如下所述，存储器设备可通过在“写入操作”中跨存储器设备的端子施加一个或更多个信号，而置于特定存储器状态以表示或储存特定值、符号或参数。
在特定的实施方式中，CES元件可包括夹在导电端子之间的材料。通过在端子之间施加特定电压和电流，该材料可在前述导电状态与绝缘状态之间转变。如下文的特定示例性实施中所论述的，夹在导电端子之间的CES元件的材料可通过跨具有电压V重设与电流I重设的端子以电流密度J重设施加第一编程信号而置于绝缘状态，或通过跨具有电压V设定与电流I设定的端子以电流密度J设定施加第二编程信号而置于导电状态。
额外地或替代地，CES元件可设置为交叉点存储器阵列中的存储器单元，藉此CES元件可包括形成于半导体上的金属/CEM/金属(M/CEM/M)堆栈。此类M/CEM/M堆栈可例如形成于二极管上。在示例性实施方式中，该二极管可选自由接面二极管和肖特基二极管组成的群组。在此情境中，应理解，“金属”意味着导体，即任何特性类似于金属的材料，包括例如多晶硅或掺杂半导体。
图1示出了跨CES元件的端子(未图标)的电流密度对电压的曲线。至少部分地基于施加至CES元件的端子的电压(例如在写入操作中)，CES可置于导电状态或绝缘状态。例如，电压V设定和电流密度J设定的施加可使CES元件置于导电存储器状态，且电压V重设和电流密度J重设的施加可使CES元件置于绝缘存储器状态。
CES置于绝缘状态或导电状态之后，可通过施加电压V读取(例如在读取操作中)和检测例如跨CES元件的端子处的电流或电流密度或偏压来检测CES元件的特定状态。
需要控制CES元件的电流和电压两者以便切换CES元件状态。举例而言，若CES元件处于导电状态，并且对其施加使设备置于绝缘存储器状态所需的电压V重设，则在电流密度亦处在所需值J重设之前CES元件将不会切换至绝缘状态。此意味着，当CES元件用于从存储器中读取/写入时，可以防止意外重写，因为即使施加足够的电压至CES元件上，存储器状态变化将仅在同时施加所需电流密度的情况下发生。
图1的CES元件可包括任何过渡金属氧化物(transition metal oxide；TMO)，诸如钙钛矿、莫特绝缘体、电荷交换绝缘体、以及安德森无序绝缘体。在特定实施方式中，CES元件可由例如诸如氧化镍、氧化钴、氧化铁、氧化钇和钙钛矿(如铬掺杂钛酸锶、钛酸镧)，以及包括镨钙锰氧化物和镨镧锰氧化物的锰氧化物(manganite)家族的切换材料形成。具体地，包括具有不完整的d和f轨道壳层的元素的氧化物可展现充足的电阻切换性质以供在CES设备中使用。在一个实施例中，CES元件可在无电铸的情况下制备。其它实施方式可在不背离所要求保护的主题的情况下使用其它过渡金属化合物。例如，{M(chxn)2Br}Br2，其中M可包括Pt、Pd、或Ni，并且chxn包括1R,2R-环己二胺，并且可在不背离所要求保护的主题的情况下使用其它此类金属络合物。
当施加充足的偏压(例如，超过能带分裂电势)并满足前述莫特条件(注入电子空穴＝切换区域中的电子)时，CES元件可经由莫特转变而快速从导电状态切换至绝缘状态。此可发生在第1图中的曲线的点108处。在此点处，电子不再被屏蔽，而被定域。此相关性可产生强大的电子间相互作用电势，此电势使能带分裂以形成绝缘体。在CES元件仍然处于绝缘状态时，可通过电子空穴传输而生成电流。当对CES端子施加充足偏压时，电子可越过金属绝缘体金属(metal-insulator-metal；MIM)设备的电势屏障而被注入MIM二极管。当已注入充足电子和对端子施加充足电势以使CES元件置于设定状态时，电子增多可屏蔽电子且移除电子定域，这可使形成金属的能带分裂电势崩溃。
CES元件中的电流可由外部施加的“顺应”条件控制，该条件是至少部分地基于在写入操作期间限制以使CES元件置于导电状态的外部电流而确定的。此外部施加的顺应电流还可设定电流密度条件，以用于随后的重设操作，以使CES置于绝缘状态。
如图1的特定实施方式所示，于写入操作期间在点116处施加以使CES元件置于导电状态的电流密度J顺应可决定在后续写入操作中使CES设备置于绝缘状态的顺应性条件。例如，CES元件可随后通过在点108处在电压V重设下施加电流密度J重设≥J顺应而置于绝缘状态，其中J顺应从外部施加。
因此，顺应性条件可设定将通过莫特转变的电子空穴“捕获”的CES元件中的电子数目。换言之，在写入操作中被施加以使CES元件置于导电存储器状态的电流可决定将注入CES元件的电子空穴的数目，用于随后将CES元件转变至绝缘存储器状态。
如上文指出，重设条件可响应于点108处的莫特转变而出现。如上文指出，该种莫特转变可在CES元件中的电子浓度n等于电子空穴浓度p的条件下发生。
图1中示出的曲线的区域104中的电流或电流密度可响应于根据跨CES元件的端子施加的电压信号注入电子空穴而存在。在此，当临界电压VMI跨CES元件的端子施加时，电子空穴注入可满足莫特转变准则以在电流IMI处达成导电状态至绝缘状态转变。
用于在读取操作中检测CES元件的存储器状态的“读取窗口”102可陈述为当CES元件处于绝缘状态时图1的曲线中的部分106与当CES元件在读取电压V读取下处于导电状态时图1的曲线中的部分104之间的差。
类似地，在写入操作中用于使CES元件置于绝缘或导电存储器状态的“写入窗口”110可陈述为V重设(在J重设下)与V设定(在J设定下)之间的差。建立|V设定|＞|V重设|实现导电与绝缘状态之间的切换。V重设可近似处于因相关性产生的能带分裂电势处，而V设定可近似为能带分裂电势的两倍。在特定实施方式中，可至少部分地通过CES元件的材料与掺杂而确定写入窗口110的尺寸。从高电阻(或高电容)到低电阻(或低电容)的转变可由设备的单一阻抗表示。
图2描绘了示例性可变阻抗设备(诸如CES设备，如可变阻抗设备124)的等效电路的示意图。如本案所提及，可变阻抗设备124可包括可变电阻与可变电容两者的特征。例如，在实施例中，用于可变阻抗设备的等效电路可包括可变电阻器，诸如与可变电容器(诸如可变电容器128)并联的可变电阻器。尽管可变电阻器126与可变电容器128在图2中描绘为分离的组件，但可变阻抗设备124可同样包括大体上同质的CES元件，其中CES元件包括可变电容与可变电阻的特征。下表1示出了示例性可变阻抗设备(诸如可变阻抗设备124)的示例真值表。
电阻 电容 阻抗
R高(V施加) C高(V施加) Z高(V施加)
R低(V施加) C低(V施加)～0 Z低(V施加)
表1-关联电子开关真值表
图3示出了根据本公开的实施例的示例可配置的阻抗电路200的概览。电路200包括可配置的阻抗器202、编程电路204和控制电路206。在实施方式中，可配置的阻抗器202可包括布置以提供可配置的阻抗的多个关联电子开关(Correlated Electron Switch；CES)202-1至CES 202-N(统称为该多个CES 202)。根据一个示例实施方式，CES 202-1至CES202-N经串联连接以形成阵列。应理解，CES 202-1至CES 202-N也可布置成任何其它配置以获得期望可配置的阻抗电路。在图3示出的实施例中，可将单个编程电路耦接至多个CES。然而，在替代实施例中，可将每个CES耦接至各个编程电路。
再次参考图3，控制电路206可接收至少一个输入信号208。在示例中，当将该多个CES 202的一个或多个编程至多个阻抗状态的一者中时，输入信号208可以是将写入至该多个CES 202的一个或多个中的二进制信号。在另一示例中，输入信号208可包括用以控制将多个CES 202的相应一者编程至多个阻抗状态的一者中的多个二进制信号。在示例中，阻抗状态可为电阻状态、电容状态或其组合。该电阻状态可为低电阻状态(设定状态)和高电阻状态(重设状态)的一者。
如进一步所示，编程电路204可从控制电路206接收控制信号210。编程电路204可基于控制信号210向多个CES 202提供多个编程信号212。多个编程信号208可经配置以编程多个CES 202的一个或多个至该多个阻抗状态的一者中。在实施方式中，编程信号212可基于输入信号208编程一个或多个CES 202。
图4根据本公开的实施例示出多个CES 202如何被布置以形成可配置的阻抗器202的两个示例性配置。如图所示，第一配置214描绘连接在两节点之间的每个CES(由R0-RN-1表示)。例如，R0图示为连接在节点n0与节点n1之间。另外，没有CES具有与另一CES共享的节点。因此，第一配置214可具有连接N个CES的总共2N个节点。在该配置中，这些CES可通过跨各别节点来提供适宜编程信号进行编程。另外，该经编程的CES可连接在所期望的配置中以便在输出处获得可配置的阻抗值。
如图所示，第二配置216连接在两个节点之间的每个CES使得一个节点在两个所连接的CES之间总是共有的。例如，CES R0示出为连接在节点n0与节点n1之间且R1连接在节点n1与节点n2之间。因而，R0与R1具有共有节点，即n1。该配置可因而具有用于连接N个CES的N个节点。
图5根据本公开的实施例示出了用于编程来自多个CES的CES的示例性电路300。所示出的示例描绘了电路布置300，包括N个CES 302-1.....CES 302-N，统称为CES 302。在示例中，CES 302可被电布置为图4中的第二配置216所示出的那样。
每个CeRAM元件302耦接至编程电路304(图标为304-1...304-N，统称为编程电路304)。如图所示，编程电路304的每个可经由描绘为节点1、节点2等直至节点N的相应节点耦接至逻辑电路系统306。逻辑电路系统306可包括解码器308和OR门阵列310。在实施方式中，解码器308可接收log2N个输入。解码器308可基于log2N个输入生成N个数字输出。N个数字输出可作为N个输入馈送至OR门阵列310。OR门阵列310可基于N个输入生成N个选择信号。
每个编程电路304-N可包括第一驱动电路312-N和第二驱动电路314-N。第一驱动电路312可被配置以编程相应CES至第一电阻状态中。第二驱动电路314可被配置以编程CES至第二电阻状态中。如图所示，第一驱动电路312包括传输门316、传输门318和第一位准偏移器320。类似地，第二驱动电路314包括传输门322、传输门324和第二位准偏移器326。
在实施方式中，可通过控制电路328控制用以启动第一驱动电路312或第二驱动电路314的一者来编程相应CES 302的编程信号。控制电路328可包括第一AND门330和第二AND门332。第一AND门330的输出耦接至位准偏移器334且第二AND门332的输出耦接至位准偏移器336。位准偏移器334、位准偏移器336可被配置以提供用于编程CES至所期望的阻抗状态中的充足电压。根据表2进一步解释控制电路328的逻辑实施方式。在一个实施方式中，如表所示，数据输入(D_IN)可以是输入信号208，如参考图3所述。另外，P_R可为程序/读取信号。
表2-控制电路328的操作
如表2所示，对于编程CES 302至重设状态中，P_R可设定为逻辑一且D_IN可设定为逻辑零。如所示，AND门330的输出(由a’表示)为逻辑零且AND门332的输出(由b’表示)为逻辑一。因此，启动传输门322和传输门324，且位准偏移器326提供合适的编程信号(例如，合适的电压和/或电流)以编程CES 302至重设状态中，即高电阻状态。
另外，对于编程CES 302至重设状态中，即低电阻状态，P_R也可设定为逻辑一且D_IN也可设定为逻辑一。基于上表，AND门330的输出通过逻辑一给定且AND门332的输出通过逻辑零给定。因而，启动传输门316和传输门318，使得位准偏移器320能提供合适的编程电压以将CES 302编程至设定状态中，即低电阻状态。如表2进一步所示，当CES 302进行读取处理时，对于控制电路328的两个AND门，P_R输入设置为零，因而去激活编程电路304的所有传输门。
如图5所示，每个CES 302经由相应的节点耦接至编程电路304。在实施方式中，来自OR门阵列310的输出可选择编程电路304的一者以编程相应的CES 302，使得所有其它CES的电阻状态保持不变。换言之，可仅将来自CES 304的一个CES编程于高电阻状态或低电阻状态而保持其它CES的电阻状态不变。
图6根据本公开的实施例详细地示出了OR门阵列310。如图所示，OR门阵列310可由N个OR门310-1、310-2、310-3等组成。耦接OR门使得每个OR门接收来自解码器(诸如在第5图所述之解码器308)的信号。在示例中，解码器308可为N位解码器，使得解码器308基于选择信号提供N位输出至OR门阵列310。另外，OR门阵列310还可包括N位输入(由数字1至数字N表示)，使得来自解码器308的N位输出的每个逻辑位可通过相应的OR门接收。在实施方式中，解码器308的N位输出可驱动OR门阵列310的N位输入，使得在选定输出之上的全部输出端子为高且其它输出端子接地。基于由有效输出接收的逻辑位，编程电路304可编程相应的CES至低电阻状态或高电阻状态中。
举例而言，若必须将CES 302-3(未示出)编程于高电阻状态，则基于表2，P_R信号可设置于逻辑1且D_IN信号可设置于逻辑0。基于控制电路328的输出，可激活第二驱动电路314-3，即可激活传输门322-3和传输门324-3及位准偏移器326-3(未示出)。因而，可编程CES 302-3于高电阻状态。另外，为此，可能需要选择编程电路304-3(未示出)。另外，可以以相应的CES不改变它们的阻抗状态的方式来选择电路布置的全部其它编程电路。为实现此目的，可将合适的输入信号馈送至如上所述的解码器308。基于该输入信号，OR门阵列310可产生合适的选择信号，使得CES 302-3可被编程至高电阻状态而保持全部其它CES状态不变。
图7根据本公开的实施例示出了用于同时编程多个CES的电路布置400。如图所示，电路布置400包括由通过R0-R4描述的五个可编程CES组成的可配置的阻抗器402。CES可以以每个CES经由节点耦接至另一CES的方式彼此串联耦接。节点在图中通过na-nf描述。每个节点可连接至节点电压(Va-Vf)。此外，每个CES可连接在两个节点之间使得两个节点的节点电压的差表示跨CES的电压降。例如，在用于节点na和节点nb的节点电压之间的差赋予跨CESR0的电压降。跨CES的电压降用作CES的编程电压。
在实施方式中，可配置的阻抗器402可连接至编程电路404，使得可配置的阻抗器402的多个可编程CES基于自编程电路404接收的信号同时被编程。另外，即使同时编程CES，仍可将每个CES的编程于低电阻状态或高电阻状态中。在一个实施方式中，编程电路404可基于多个数据输入(由D0-D4表示)提供编程信号至可配置的阻抗器402。在示例中，程序/读取输入(P_R)可保持在逻辑一处同时编程CES。多个数据输入可经馈送至编程电路402中且转换至合适的节点电压以编程可阻态的阻抗器402的多个可编程CES。编程多个可编程CES所需的节点电压的示例性集在下表3中给定。
如表3中所示，每个节点可提供特定节点电压，但应理解，所示出的电压仅为说明性而非限制性。如在示例中所示，对于每个CES，CES可当对应数字输入信号处在逻辑零时被编程至高电阻状态，且当对应数字输入信号处在逻辑一时被编程至低电阻状态。该示例仅出于说明性目的而描述，且可能的是，逻辑零可由低电阻状态表示且逻辑一可由高电阻状态表示。在此情况下，相应地生成节点电压。另外，可假定，可需要1.2伏特的近似电压(V设定)以编程CES于设定状态中且可需要0.6伏特的近似电压(V重设)以编程CES于重设状态中。
表3：同时编程多个CES
再次参考图7，每个CES可连接在两个节点之间使得该两个节点的节点电压的差表示跨CES的电压降。例如，在节点na和节点nb的节点电压之间的差赋予跨CES R0的电压降。跨CES的电压降用作CES的编程电压。
在表3所示的示例中，状态#0示出将处于高电阻状态的每个CES。对于将编程于状态号0的CES，节点na至节点nf的对应节点电压分别给定为0.6V、0V、0.6V、0V、0.6V和0V。在状态号1中，R0处于低电阻状态和所有其它CES处于高电阻状态。节点na至节点nf的对应节点电压分别给定为1.2V、0V、0.6V、0V、0.6V和0V。因此，通过选择施加在节点上的合适的节点电压和节点电流，可将多个CES同时编程于不同电阻状态中。
如表3中所示，需要总共五个电源电压，即0V、0.6V、1.2V、1.8V和2.4V以实现所述CES的所有不同编程状态。在实施例中，当待编程的CES的数目为奇数时，可通过使该编程状态的一者无效来保存一个电源电压，因而省去了用来生成电源电压的电路系统。再次参考表3，状态号21示出在节点na处的节点电压为2.4伏特。在实施方式中，若消除状态号21，可不再需要2.4伏特的节点电压。因而此可省去在用以生成节点电压的电路系统上所需的功率和面积。另外，在另一实施例中，通过将在节点na处的节点电压自2.4伏特变化至0伏特，仍然可将R0编程至低电阻状态中。此可通过对节点nb和节点na的节点电压使用正V设置电压差，而不使用当施加2.4V于节点na时先前使用的负V设置差来完成。
本文所示的示例描述了使用单向CES以实现可配置的阻抗器。在实施例中，可使用双向CES来实现该可配置的阻抗器。编程双向切换CES仅取决于编程电压和电流的值，且与用以编程的电压的极性和电流的方向无关。不依赖于该编程电压和电流的极性可简化用以编程CES的控制方案。在实施例中，单向CES和双向CES的组合可与合适的控制电压和电流一起使用。
在实施例中，用以控制节点电压的电压控制可使用复用器来实现。在示例中，为同时编程多个CES，可将8-1复用器耦接至每个节点。用于控制该节点电压的8-1复用器的数字选择信号在下表4中详细地示出。
表4：用于控制节点电压的8-1复用器选择信号
如表4所示，8-1复用器可提供用以同时编程多个CES所需的四个不同电压，但是应理解，所示出的电压仅为说明性而非限制性。在实施方式中，可将每个节点耦接至复用器使得该复用器可向节点提供所需的节点电压。例如，基于表4，对于在节点处的0.6伏特的节点电压，该复用器可以向节点提供由二进制001给定的选择信号。类似地，二进制000可提供等于0伏特的节点电压。表5示出了一示例，其中使用自复用器接的选择信号同时编程四个CES。
表5：同时编程多个CES的真值表
如表5所示，为将多个CES编程至高电阻状态或低电阻状态中，可将来自复用器的不同选择信号馈送至每个节点以获得合适的节点电压，但应理解所示出的电压仅为说明性而非限制性。举例而言，如状态号1所示，四个CES的每个，即R0、R1、R2和R3被编程于高电阻状态中。进一步根据表4，为将R0元件编程至高电阻状态中，节点a(na)必须具有0.6伏特的节点电压且节点b(nb)必须具有0伏特的节点电压。为提供该电压，可将二进制001的选择信号馈送至与节点na关联的8-1复用器且可将二进制000的选择信号馈送至与节点nb关联的8-1复用器。在节点na和节点nb上的节点电压可基于由表4说明的方案。可以看出，二进制001可提供0.6伏特的输出且二进制000可提供0伏特的输出。节点nb和节点na的节点电压中的差可提供用以编程CES R0至高电阻状态中所需的编程电压。表5示出了被馈送至节点na和节点nb以生成节点电压的选择信号。可以用类似方式生成用于其它节点，即nc、nd和ne的选择信号。另外，根据彼此耦接的四个CES来解释用于同时编程多个CES的上述布置。然而，在替代实施例中，可同时编程多于四个CES。
在一个示例中，对于读取操作，可施加合适的节点电压至这些CES，如表5的状态号7中所示。如图所示，对于读取操作，节点na必须具有0伏特的电压且节点ne必须具有0.4伏特的电压。基于表3示出的方案，为提供该电压，可将二进制000的选择信号馈送至与节点na关联的8-1复用器且可将二进制100的选择信号馈送至与节点ne关联的8-1复用器。另外，所有其它节点可切断或者开路，如表5中“Z”所表示。另外，用于CES的数字输入，且因此CES的电阻状态可假定为任意值，如表5中“X”所表示。在一个实施方式中，可读取在na与ne之间的电压降。在另一实施方式中，可施加固定电压且可读取节点na与节点ne之间的电流。
在实施例中，为编程多个CES，数字逻辑变换可用于生成来自上述表格的编程电路系统。在另一实施例中，可在寄存器转换逻辑(register-transfer logic；RTL)中建立用于节点电压的电压控制。在该实施方式中，该控制可建立在“永远的”RTL块中，由条件“if”和/或“switch”语句触发。
图8根据本公开的实施例图标用于编程可阻态的阻抗器之示例性方法500。该方法可从提供经布置以形成该可阻态阻抗器的多个CES开始。在示例中，多个CES可布置在如图3和图4所示的配置的一者中。另外，在一个实施方式中，可配置的阻抗器可为包括该多个CES的可编程电阻器链。另外，该多个CES的每个能被配置至多个阻抗状态的一者中。多个阻抗状态可由电阻状态、电容状态或其组合组成。电阻状态可包括高电阻状态和低电阻状态。电容状态可包括高电容状态和低电容状态。
该方法从接收至少一个输入信号(步骤800)开始。视需要，如本文所述，配置该阻抗器的阻抗状态的编程信号可取决于至少一个输入信号，或可取决于控制信号(其本身取决于该至少一个输入信号)。因而，视需要，可提供控制信号(步骤802)。该方法包括取决于该输入信号或该控制信号来确定编程信号(步骤804)。一旦确定了，该编程信号即施加至形成阻抗器的多个CES的至少一个CES(步骤806)，以便配置该CES或每个CES的阻抗状态。视需要，一个或多个CES的阻抗状态保持恒定或保持不变同时施加该编程信号(步骤810)。取决于该至少一个输入信号将该CES编程至阻抗状态中(步骤812)。在示例中，该输入信号可为数字输入信号。举例而言，当数字输入信号处在逻辑零时，可将对应CES编程(通过施加编程信号)至低阻抗状态，且当数字输入信号处在逻辑一时，可将对应CES编程(通过施加编程信号)至高阻抗状态。
图9根据本公开的实施例示出了示例性数字模拟转换器(digital to analogconverter；DAC)600。在实施方式中，该DAC可包括耦接在一起的N个CES(未示出)。该N个CES可使用如图3或图4所示的任一配置彼此耦接。
DAC 600还可包括由D0-DN-1表示的N个数据输入。该数据输入可连接至数字输入信号。该数字输入信号可为二进制。另外，可提供程序/读取(P_R)输入以根据对应数字输入信号编程多个CES或读取DAC600的至少一个输出(例如，在OUT+和OUT-处的差别输出信号)的模拟信号。例如，当P_R输入设置于二进制1时，可执行写入处理以及当该P_R输入设置于二进制0时，可执行读取操作。另外，可提供由用以编程CES所需的V0-VK表示的合适的电压源。类似地，可提供由I0-IL表示的合适的电流源。在示例中，可使用如图7所述的8-1复用器提供该合适的电压和电流。
在实施方式中，在读取处理期间，可经由第一节点和最后节点(例如，分别为n0和nN)从所有CES传递固定值的电流。另外，所有其它节点可连接至“断开”状态且可读取在第一节点与最后节点之间的电压降。在另一实施方式中，可设置固定电压且可量测穿过第一节点和最后节点的电流。在示例中，可在模拟输出引脚处(由OUT+和OUT-给定)提供所量测的电流或电压的数值。
图10根据本公开的实施例示出了示例性存储器阵列700。在此情境下，存储器阵列700以模拟格式储存数据。如图所示，存储器阵列700可包括N个位单元。该位单元的每个可包括连接在节点之间(例如，na-ne)以形成可阻态的电阻器链的一组CES(例如，R0-R3)。为编程存储器阵列700的位单元，可将数字数据转换至合适的节点电压(Va-Ve)并馈送至节点，使得基于该节点电压，可将该数字数据以由该CES形成的可阻态的电阻器链的电阻器值的形式储存于该可编程CES中，并且因此储存于相应的位单元内。可使用前述的实施例的任一者编程该可配置的电阻器链。因而，存储器阵列700可使用多个CES的同时编程以将数据储存于该位单元内。
在实施方式中，当数字数据待写入位单元时，程序/读取信号(P_R)可处在二进制1且当数字数据待从位单元读取时，P_R信号可处在二进制0。如上所述，可从位单元读取数据作为模拟数据。另外，控制元件702可控制在存储器阵列700内的数据储存。
尽管这里参考附图详细描述了本发明的说明性实施例，但是将理解的是，本发明不限于这些精确实施例，并且在不偏离所附权利要求限定的发明范围的条件下，本领域技术人员可以想到各种修改和变形。

Claims (17)

1.一种电路，包括：
多个关联电子开关(CES)，被布置以形成能配置的阻抗器，其中，每个CES能被配置至多个阻抗状态中的一个；以及
至少一个编程电路，被配置以取决于至少一个输入信号而提供多个编程信号，其中，每个编程信号配置CES的阻抗状态。
2.根据权利要求1所述的电路，其中，所述至少一个编程电路包括多个编程电路，每个编程电路被配置以提供所述多个编程信号的一个。
3.根据权利要求2所述的电路，其中，所述多个阻抗状态包括第一阻抗状态和第二阻抗状态，以及其中，每个编程电路包括：
第一驱动电路，用以提供第一编程信号以配置所述CES至所述第一阻抗状态中；以及
第二驱动电路，用以提供第二编程信号以配置所述CES至所述第二阻抗状态中，
其中，所述第一编程信号和所述第二编程信号中的一个取决于所述至少一个输入信号。
4.根据权利要求2或3所述的电路，还包括耦接至所述至少一个编程电路或每个编程电路，且被布置以使得所述编程电路能取决于所述至少一个输入信号提供所述相应的编程信号的逻辑电路系统。
5.根据任意前述权利要求所述的电路，还包括控制电路，被配置以：
接收所述至少一个输入信号；以及
取决于所述至少一个输入信号向所述至少一个编程电路提供至少一个控制信号，
其中，所述至少一个编程电路取决于所述至少一个控制信号提供所述多个编程信号。
6.根据任意前述权利要求所述的电路，其中，所述至少一个编程电路提供所述多个编程信号，使得配置一个CES的阻抗状态同时保持至少一个其它CES的阻抗状态不变。
7.根据任意前述权利要求所述的电路，其中，所述至少一个编程电路提供所述多个编程信号，使得配置两个或更多个CES的所述阻抗状态同时保持所述多个CES的剩余CES的所述阻抗状态不变。
8.根据任意前述权利要求所述的电路，其中，所述多个阻抗状态包括至少高阻抗状态和低阻抗状态。
9.一种配置能配置的阻抗器的阻抗的方法，所述能配置的阻抗器包括多个关联电子开关(CES)，所述方法包括：
接收至少一个输入信号；
取决于所述至少一个输入信号来确定至少一个编程信号，其中，所述编程信号或每个编程信号配置所述多个CES的一个或多个CES的阻抗状态；以及
施加所述编程信号至所述多个CES的一个或多个CES以配置所述CES或每个CES的所述阻抗状态。
10.根据权利要求9所述的方法，其中，施加所述编程信号至CES的步骤包括：保持所述多个CES中的至少一个其它CES的所述阻抗状态不变。
11.根据权利要求9或权利要求10所述的方法，其中，施加所述编程信号至CES的步骤包括：保持剩余CES的所述阻抗状态不变。
12.根据权利要求9至11中任一项所述的方法，其中，施加所述编程信号的步骤：配置CES至多个阻抗状态的一个中。
13.根据权利要求12所述的方法，其中，所述多个阻抗状态包括高阻抗状态和低阻抗状态。
14.一种数字模拟转换器(DAC)电路，包括：
多个数据输入，被配置以接收多个数字输入信号；
多个关联电子开关(CES)，所述多个CES的每个CES取决于所述多个数字输入信号能配置在多个阻抗状态的一个阻抗状态中；以及
至少一个输出，被配置以输出至少一个模拟输出信号，所述至少一个模拟输出信号或每个模拟输出信号取决于所述多个CES的所述阻抗状态。
15.根据权利要求14所述的DAC电路，还包括控制电路，所述控制电路被配置以：
接收至少一个输入信号，其中，所述至少一个输入信号为写入信号；取决于所述多个数字输入信号向所述多个CES提供多个编程信号，每个编程信号配置CES的所述阻抗状态。
16.根据权利要求14或15所述的DAC电路，还包括控制电路，所述控制电路被配置以：
接收至少一个输入信号，其中，所述至少一个输入信号为读取信号；以及
向所述多个CES提供基准信号以输出所述至少一个模拟输出信号。
17.根据权利要求14、15或16中任一项所述的DAC电路，其中，所述多个阻抗状态包括至少低阻抗状态和高阻抗状态。
CN201680075565.3A 2015-12-22 2016-12-14 用于可配置的阻抗阵列的电路和方法 Active CN108604459B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/979,156 US9773550B2 (en) 2015-12-22 2015-12-22 Circuit and method for configurable impedance array
US14/979,156 2015-12-22
PCT/GB2016/053931 WO2017109460A1 (en) 2015-12-22 2016-12-14 Circuit and method for configurable impedance array

Publications (2)

Publication Number Publication Date
CN108604459A true CN108604459A (zh) 2018-09-28
CN108604459B CN108604459B (zh) 2022-07-01

Family

ID=57737748

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680075565.3A Active CN108604459B (zh) 2015-12-22 2016-12-14 用于可配置的阻抗阵列的电路和方法

Country Status (5)

Country Link
US (3) US9773550B2 (zh)
KR (1) KR20180098309A (zh)
CN (1) CN108604459B (zh)
TW (1) TWI728020B (zh)
WO (1) WO2017109460A1 (zh)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9558819B1 (en) 2015-08-13 2017-01-31 Arm Ltd. Method, system and device for non-volatile memory device operation
US9755146B2 (en) 2015-09-10 2017-09-05 ARM, Ltd. Asymmetric correlated electron switch operation
US10797238B2 (en) 2016-01-26 2020-10-06 Arm Ltd. Fabricating correlated electron material (CEM) devices
US9747982B1 (en) 2016-02-22 2017-08-29 Arm Ltd. Device and method for generating random numbers
US10276795B2 (en) 2016-08-15 2019-04-30 Arm Ltd. Fabrication of correlated electron material film via exposure to ultraviolet energy
US10128438B2 (en) 2016-09-09 2018-11-13 Arm Limited CEM switching device
US10103327B2 (en) 2016-09-14 2018-10-16 Arm Limited CEM switching device
US9978942B2 (en) 2016-09-20 2018-05-22 Arm Ltd. Correlated electron switch structures and applications
US10267831B2 (en) * 2016-09-30 2019-04-23 Arm Ltd. Process variation compensation with correlated electron switch devices
US9997242B2 (en) 2016-10-14 2018-06-12 Arm Ltd. Method, system and device for non-volatile memory device state detection
US9899083B1 (en) 2016-11-01 2018-02-20 Arm Ltd. Method, system and device for non-volatile memory device operation with low power high speed and high density
US10121967B2 (en) * 2016-11-29 2018-11-06 Arm Limited CEM switching device
US9871528B1 (en) * 2016-11-30 2018-01-16 Arm Ltd. Digital to analog conversion with correlated electron switch devices
US10002669B1 (en) 2017-05-10 2018-06-19 Arm Ltd. Method, system and device for correlated electron switch (CES) device operation
US10211398B2 (en) 2017-07-03 2019-02-19 Arm Ltd. Method for the manufacture of a correlated electron material device
GB2567215B (en) * 2017-10-06 2020-04-01 Advanced Risc Mach Ltd Reconfigurable circuit architecture
US10714175B2 (en) 2017-10-10 2020-07-14 ARM, Ltd. Method, system and device for testing correlated electron switch (CES) devices
US10229731B1 (en) 2017-10-11 2019-03-12 Arm Ltd. Method, system and circuit for staggered boost injection
US11137919B2 (en) 2017-10-30 2021-10-05 Arm Ltd. Initialisation of a storage device
US11636316B2 (en) 2018-01-31 2023-04-25 Cerfe Labs, Inc. Correlated electron switch elements for brain-based computing
US10224099B1 (en) 2018-02-06 2019-03-05 Arm Ltd. Method, system and device for error correction in reading memory devices
US10741246B2 (en) 2018-04-23 2020-08-11 Arm Limited Method, system and device for integration of volatile and non-volatile memory bitcells
US10971229B2 (en) 2018-04-23 2021-04-06 Arm Limited Method, system and device for integration of volatile and non-volatile memory bitcells
US10580489B2 (en) 2018-04-23 2020-03-03 Arm Ltd. Method, system and device for complementary impedance states in memory bitcells
US10607659B2 (en) 2018-04-23 2020-03-31 Arm Limited Method, system and device for integration of bitcells in a volatile memory array and bitcells in a non-volatile memory array
US11011227B2 (en) 2018-06-15 2021-05-18 Arm Ltd. Method, system and device for non-volatile memory device operation
EP4345823A1 (en) * 2022-09-30 2024-04-03 IHP GmbH - Innovations for High Performance Microelectronics / Leibniz-Institut für innovative Mikroelektronik Resistive memory subcell, resistive random access memory for in-memory-computing and in-memory-processor

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070176630A1 (en) * 2006-01-31 2007-08-02 Snider Gregory S FPGA architecture at conventional and submicron scales
US7443711B1 (en) * 2004-12-16 2008-10-28 Hewlett-Packard Development Company, L.P. Non-volatile programmable impedance nanoscale devices
US20090163826A1 (en) * 2006-04-03 2009-06-25 Blaise Laurent Mouttet Memristor crossbar neural interface
US20090174429A1 (en) * 2008-01-07 2009-07-09 Unity Semiconductor Corporation Programmable logic device structure using third dimensional memory
US20100226163A1 (en) * 2009-03-04 2010-09-09 Savransky Semyon D Method of resistive memory programming and associated devices and materials
WO2015163928A1 (en) * 2014-04-26 2015-10-29 Hewlett-Packard Development Company, L.P. Switched memristor analog-to-digital conversion

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100527559B1 (ko) * 2004-02-05 2005-11-09 주식회사 하이닉스반도체 직렬 다이오드 셀을 이용한 불휘발성 메모리 장치
US7298640B2 (en) 2004-05-03 2007-11-20 Symetrix Corporation 1T1R resistive memory array with chained structure
US20080107801A1 (en) 2006-11-08 2008-05-08 Symetrix Corporation Method of making a variable resistance memory
US7639523B2 (en) 2006-11-08 2009-12-29 Symetrix Corporation Stabilized resistive switching memory
US7872900B2 (en) * 2006-11-08 2011-01-18 Symetrix Corporation Correlated electron memory
US7778063B2 (en) 2006-11-08 2010-08-17 Symetrix Corporation Non-volatile resistance switching memories and methods of making same
JP5224241B2 (ja) * 2007-11-06 2013-07-03 Ｎｌｔテクノロジー株式会社 双方向シフトレジスタ、それを用いた表示装置
WO2009140305A1 (en) * 2008-05-12 2009-11-19 Symetrix Corporation Correlated electron material and process for making
KR20120059023A (ko) 2010-11-30 2012-06-08 삼성전자주식회사 저항 소자 및 이를 이용한 디지털-아날로그 컨버터
US8779407B2 (en) 2012-02-07 2014-07-15 Intermolecular, Inc. Multifunctional electrode
US8686386B2 (en) 2012-02-17 2014-04-01 Sandisk 3D Llc Nonvolatile memory device using a varistor as a current limiter element
US8816719B2 (en) 2012-04-26 2014-08-26 Symetrix Corporation Re-programmable antifuse FPGA utilizing resistive CeRAM elements
US9735766B2 (en) 2015-07-31 2017-08-15 Arm Ltd. Correlated electron switch
US9558819B1 (en) 2015-08-13 2017-01-31 Arm Ltd. Method, system and device for non-volatile memory device operation
US9748943B2 (en) 2015-08-13 2017-08-29 Arm Ltd. Programmable current for correlated electron switch
US9851738B2 (en) 2015-08-13 2017-12-26 Arm Ltd. Programmable voltage reference
US10096361B2 (en) 2015-08-13 2018-10-09 Arm Ltd. Method, system and device for non-volatile memory device operation
US9584118B1 (en) 2015-08-26 2017-02-28 Nxp Usa, Inc. Substrate bias circuit and method for biasing a substrate
US10056143B2 (en) 2015-09-08 2018-08-21 Arm Ltd. Correlated electron switch programmable fabric
US9589636B1 (en) 2015-09-22 2017-03-07 Arm Ltd. Method, system and device for complementary non-volatile memory device operation

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7443711B1 (en) * 2004-12-16 2008-10-28 Hewlett-Packard Development Company, L.P. Non-volatile programmable impedance nanoscale devices
US20070176630A1 (en) * 2006-01-31 2007-08-02 Snider Gregory S FPGA architecture at conventional and submicron scales
US20090163826A1 (en) * 2006-04-03 2009-06-25 Blaise Laurent Mouttet Memristor crossbar neural interface
US20090174429A1 (en) * 2008-01-07 2009-07-09 Unity Semiconductor Corporation Programmable logic device structure using third dimensional memory
US20100226163A1 (en) * 2009-03-04 2010-09-09 Savransky Semyon D Method of resistive memory programming and associated devices and materials
WO2015163928A1 (en) * 2014-04-26 2015-10-29 Hewlett-Packard Development Company, L.P. Switched memristor analog-to-digital conversion

Also Published As

Publication number Publication date
TW201801082A (zh) 2018-01-01
US20170178724A1 (en) 2017-06-22
WO2017109460A1 (en) 2017-06-29
CN108604459B (zh) 2022-07-01
US20180218772A1 (en) 2018-08-02
US20170206963A1 (en) 2017-07-20
TWI728020B (zh) 2021-05-21
US9773550B2 (en) 2017-09-26
KR20180098309A (ko) 2018-09-03
US9905295B2 (en) 2018-02-27
US10381076B2 (en) 2019-08-13

Similar Documents

Publication Publication Date Title
CN108604459A (zh) 用于可配置的阻抗阵列的电路和方法
CN108028065B (zh) 用于互补非易失性存储器设备操作的方法、系统和设备
CN110383301B (zh) 尖峰神经网络
TWI716546B (zh) 以ces為基礎的鎖存電路
CN108028064B (zh) 用于互补非易失性存储器设备操作的方法、系统和设备
CN108475527B (zh) 锁存设备和方法
CN109716437B (zh) 用于非易失性存储器设备操作的方法、系统和设备
CN108885895B (zh) 作为逻辑电路之间的连接元件的相关电子电阻存储器元件
CN108780659A (zh) 读出放大器
WO2018083447A1 (en) Method, system and device for non-volatile memory device operation
CN109891505B (zh) 存储元件中的选择性写入
DE102020125695B4 (de) Speicherausleseschaltung und verfahren
EP3785265A1 (en) Method, system and device for operation of memory bitcells
CN110622248B (zh) 控制在编程操作期间通过相关电子开关元件的电流
Covi et al. High-swing buffer for programmable resistive memories
GB2567215A (en) Reconfigurable circuit architecture

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant