CN108599767A - 一种用于流水线adc校准的符号lms算法及系统 - Google Patents
一种用于流水线adc校准的符号lms算法及系统 Download PDFInfo
- Publication number
- CN108599767A CN108599767A CN201810384943.7A CN201810384943A CN108599767A CN 108599767 A CN108599767 A CN 108599767A CN 201810384943 A CN201810384943 A CN 201810384943A CN 108599767 A CN108599767 A CN 108599767A
- Authority
- CN
- China
- Prior art keywords
- signal
- sign
- error
- output
- adc
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1009—Calibration
- H03M1/1014—Calibration at one point of the transfer characteristic, i.e. by adjusting a single reference value, e.g. bias or gain error
Abstract
本发明请求保护一种符号变步长LMS算法(SVSS‑LMS)及系统。通过判断输入瞬时误差的正偏离或负偏离，在每次步长迭代时，由一个正的固定常数值递增或者递减进行修改。其具有校准精度高，收敛速度快等优点，在传统的LMS算法的基础上，引入符号函数sign更新步长因子μ(n)，达到控制步长目的。步长因子μ(n)的大小可根据误差收敛的速度快慢进行动态调整。从而更快的通过误差进行更新权值，更新后的权值反馈到自适应滤波器中，提高流水线ADC输出的精度，使待校准的流水线的输出逐渐逼近低速但高精度ADC的输出。
Description
技术领域
本发明属于数字信号处理及数字集成电路设计。特别是涉及到数字信号处理中的算法研究及FPGA硬件结构设计。
背景技术
模数转换器(ADC)是数字信号处理系统的最前端，其性能直接影响整个系统的性能。随着数字信号处理能力的不断提高，对于作为模拟系统和数字系统之间桥梁的ADC器件的数字输出性能指标的要求会越来越高。
随着集成电路工艺技术的进步，ADC器件的性能有了大幅的提高。在现有的纳米级集成电路制造工艺的条件下，由于工艺设备在精密控制方面的原因，CMOS器件尺寸存在着的失配等工艺误差问题始终无法完全克服，使得ADC器件的输出性能指标在某些条件下还无法完全满足实际应用的需求，需要对其输出信号进行校准。要继续提高ADC的性能可以通过以下方面来实现：继续加强对器件制造的半导体工艺技术的研究，从工艺技术方面来降低输出误差。其次，是采用后台的校正算法来对ADC的输出信号进行校准，较小输出误差，以满足实际需求。一个设计良好的校正电路可以有效的校正和补偿ADC误差等。而数字域的校准技术成为ADC的研究热点，在一定程度上代表了ADC的发展方向。
数字后台校准技术在流水线ADC上应用广泛。而LMS自适应校准算法能够实现数字后端校准的同时不需要提前测量任何数字输出，比其他校准技术受到青睐，这种方法拥有算法简单，运算效率高等优点，被应用到流水线ADC的数字校准中。传统用于流水线ADC校准的LMS(最小均方算法)算法采用固定步长更新抽头权系数，不能减小其收敛速度和失调精度上的矛盾。部分变步长算法仅仅只在收敛速度上略有提高，但失调精度也会增加，但达不到收敛速度和失调精度的兼顾。
发明内容
本发明旨在解决以上现有技术的问题。提出了一种提高收敛速度、提高校准精度的用于流水线ADC校准的符号LMS算法及系统。本发明的技术方案如下：
一种用于流水线ADC校准的符号LMS算法，其包括以下步骤：
模拟信号一路输入到待校准的ADC模数转换器，ADC模数转换器将信号模数转换后输出到自适应滤波器进行滤波，得到初始输出信号；
又将模拟信号另一路输入到低速但高精度的ADC进行降频得到期望信号，该期望信号经过减法器得到误差信号，并将误差反馈到前述自适应滤波器，引入符号函数sign更新步长因子μ(n)，更新后的步长μ(n)以及期望信号，通过运算迭代得到更新的抽头系数，使待校准ADC的输出逐渐逼近高精度ADC的输出。
进一步的，所述引入符号函数sign更新步长因子μ(n)，更新后的步长μ(n)以及期望信号，通过运算迭代得到更新的抽头系数，具体包括：在下一个抽头系数w(n+1)的更新增加步长因子μ(n)，对以一时刻的步长更新增加了多项式μ(n)＝αμ(n-1)+γsign(e(n-1))，e(n-1)为上一时刻的参考信号和输出信号的误差量，μ(n)的更新符号函数Sign来进行迭代。
进一步的，假定Wopt为权系数最优值，假定此时刻的W(n-1)小于最佳权系数Wopt，则此时输出信号小于期望信号(y(n-1)<d(n-1)),即e(n-1)>0,这样sign(e(n-1))输出为1，通过常数γ则立即可以增加瞬时步长，所以有Δ＝μ(n)e(n)x(n)>0,则有W(n)＝W(n-1)+Δ,使W(n)逐渐靠近Wopt，而当输出信号小于期望信(y(n-1)>d(n-1)),即e(n-1)<0。这时sign(e(n-1))输出为-1，再乘以常数γ则立即可以减小瞬时步长，使权系数更快的接进最优权系数Wopt。
进一步的，首先，所述自适应滤波器进行滤波滤波输出：y(n)＝x(n)WT(n),
其中x(n)＝[x(n)x(n-1)x(n-2)……x(n-m+1)],m为滤波器阶数；
W(n)＝[W0(n)W1(n)……Wm(n)],Wm(n)表示
误差e(n)＝d(n)-y(n),其中d(n)为输入的期望信号；抽头权系数的更新迭代公式为：W(n+1)＝W(n)+μ(n)e(n)x(n)；
步长更新为μ(n)＝αμ(n-1)+γsign(e(n-1))，
α，γ为大于0的常数。
一种用于流水线ADC校准的符号LMS系统，其包括：待校准的流水线ADC、降频器、低速但高精度ADC、减法器以及LMS自适应滤波器，模拟信号输入到待校准的ADC端输出到自适应滤波器，得到初始输出信号，另一方面低速但高精度的ADC对降频后的信号得到期望信号,之后经过减法器得到误差信号，并将误差反馈到自适应滤波器，通过SVSS算法更新系数；还包括滤波模块、抽头更新模块、误差模块以及迭代模块；
所述滤波模块采用横向有限脉冲响应滤波器；
所述抽头更新模块依据输入的待校准信号x(n)，更新后的步长μ(n)以及期望信号，通过运算迭代得到新的抽头系数；
误差产生模块功能主要是根据输入的期望信号和滤波后的输出数据做差，得到误差信号e(n)；
步长迭代模块中步长μ(n)的初始值设为μmax，之后引入符号函数sign更新来步长因子μ(n)，误差和步长同时输出到抽头更新模块中去。
进一步的，所述横向有限脉冲响应滤波器采用多输入自适应滤波器，下一时刻的权系数的更新不仅与当前时刻的权系数W(n),输入误差乘积项e(n)x(n)相关，还与步长因子μ(n)相关，初始赋值μ为传统LMS算法中的最大步长，使其获得快速收敛；当输出信号小于期望信号(y(n-1)<d(n-1)),即e(n-1)>0,这样sign(e(n-1))输出为1，通过常数γ则立即可以增加瞬时步长通过步长公式，改变下一时刻的步长，从而更新下一时刻的反馈的权值；当输出信号小于期望信(y(n-1)>d(n-1)),即e(n-1)<0，这时sign(e(n-1))输出为-1，再乘以常数γ则立即可以减小瞬时步长，使权系数更快的接进最优权系数Wopt。
本发明的优点及有益效果如下：
本发明创新点在于通过引入符号函数sign来更新步长因子μ(n)达到控制步长的目的。从而更快的通过误差进行更新权值，更新后的权值反馈到自适应滤波器中，提高流水线ADC输出的精度，使待校准的流水线的输出逐渐逼近低速高精度ADC的输出。
在传统的LMS算法中下一时刻的权系数的更新与当前时刻的权系数W(n),输入误差乘积项e(n)x(n)相关，通过权系数的多次迭代使之逐渐收敛。本发明采用多输入自适应滤波器，下一时刻的权系数的更新不仅与当前时刻的权系数W(n),输入误差乘积项e(n)x(n)相关，还与步长因子μ(n)相关，初始赋值μ为传统LMS算法中的最大步长，使其获得快速收敛。当输出信号小于期望信号(y(n-1)<d(n-1)),即e(n-1)>0,这样sign(e(n-1))输出为1，通过常数γ则立即可以增加瞬时步长通过步长公式，改变下一时刻的步长，从而更新下一时刻的反馈的权值。当输出信号小于期望信(y(n-1)>d(n-1)),即e(n-1)<0。这时sign(e(n-1))输出为-1，再乘以常数γ则立即可以减小瞬时步长，使权系数更快的接进最优权系数Wopt。这样就避免了传统LMS在速度上和失调精度上的矛盾。
附图说明
图1是本发明提供优选实施例的误差收敛曲线比较图
图2本发明中校准硬件结构内部框图
图3本发明中的子级校准硬件电路设计图
图4本发明中误差收敛仿真图
图5本发明中流水线ADC校准后的频谱图
图6表示校准后ADC输出频谱图
图7表示SVSS算法整体校准框图
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、详细地描述。所描述的实施例仅仅是本发明的一部分实施例。
本发明解决上述技术问题的技术方案是：
本发明应用实例采用一个12bit 100MS/s的流水线ADC。校准工作平台采用Virtex-5ML507(XC5VFX70T)，是一款基于65nm工艺的高性能FPGA。
图1所示为本发明的误差收敛曲线比较图，图中FSS为传统LMS的输出曲线图。这里是指对校准后输出误差分别采用渐进模式和振荡模式进行分析。FSS算法校准时采用渐进模式，误差以一定的速度进行收敛。而SVSS算法校准则采用振荡模式，SVSS在初始振动幅度较大，但同时误差收敛速度也随之加快，经过迭代次数的增加，SVSS算法最终收敛到很小的范围内，其误差失调精度也低。图一中实线表示FSS算法校准误差的收敛曲线，而虚线表示SVSS算法校准误差的收敛曲线。总结两种模式下的误差收敛曲线图可知，SVSS算法的收敛速度比较快，而最终的失调精度也会略低些。
图2所示为本发明校准内部结构框图，主要功能模块包括以下组成：滤波模块，抽头更新模块，误差模块以及迭代模块。
滤波模块则是采用横向有限脉冲响应滤波器。
抽头更新模块功能是依据输入的待校准信号x(n)，更新后的步长μ(n),以及期望信号，通过运算迭代得到新的抽头系数。
误差产生模块功能主要是根据输入的期望信号和滤波后的输出数据做差，得到误差信号e(n)。
步长迭代模块中步长μ(n)的初始值设为μmax(一般为接近1的常数，这里设置为0.998)。之后引入符号函数sign更新来步长因子μ(n)，误差和步长同时输出到抽头更新模块中去，为了避免乘法器之间的级联，在输出路径上增加延迟单元。
图3为流水线ADC的自适应校准子模块，流水线ADC可以表示为逆向输出的总和，误差反馈到子级校准模块后，通过SVSS-LMS算法更新每一子级权系数，从而对每一子级输出进行校准。
图4为流水线ADC的自适应校准子模块，流水线ADC可以表示为逆向输出的总和，误差反馈到子级校准模块后，通过SVSS-LMS算法更新子级权系数，从而对每一子级输出进行校准。
校准子模块为多输入自适应滤波器，滤波器采用横向有限脉冲响应滤波器。在输入端，同时输入多路信号信号x1(n)，x2(n)，x3(n)，x4(n)，x5(n)。通过将滤波器输入与对应的抽头系数相乘，得到的积之和y(n)为输出。y(n)与期望信号d(n)相减得到误差信号e(n)，通过误差信号，步长因子，输入信号来更新抽头权系数w1(n),w2(n),w3(n),w4(n),w5(n),从而校准误差，输出信号。
本发明的算法步骤如下进一步说明，这里对单输入信号误差更新进行说明：
首先，滤波输出：y(n)＝x(n)WT(n),
其中待校准ADC输入信号为x(n)＝[x(n)x(n-1)x(n-2)……x(n-m+1)],m为滤波器阶数。
W(n)＝[W0(n)W1(n)……Wm(n)],
误差e(n)＝d(n)-y(n),其中d(n)为输入的期望信号。
步长更新为μ(n)＝αμ(n-1)+γsign(e(n-1))，
α，γ为大于0的常数。
自适应过程中的抽头权系数的更新迭代公式为：
W(n+1)＝W(n)+μ(n)e(n)x(n)。
在传统的LMS算法中下一时刻的权系数的更新与当前时刻的权系数W(n),输入误差乘积项e(n)x(n)相关，通过权系数的多次迭代使之逐渐收敛。本发明采用多输入自适应滤波器，下一时刻的权系数的更新不仅与当前时刻的权系数W(n),输入误差乘积项e(n)x(n)相关，还与步长因子μ(n)相关，初始赋值μ为传统LMS算法中的最大步长，使其获得快速收敛。当输出信号小于期望信号(y(n-1)<d(n-1)),即e(n-1)>0,这样sign(e(n-1))输出为1，通过常数γ则立即可以增加瞬时步长通过步长公式，改变下一时刻的步长，从而更新下一时刻的反馈的权值。当输出信号小于期望信(y(n-1)>d(n-1)),即e(n-1)<0。这时sign(e(n-1))输出为-1，再乘以常数γ则立即可以减小瞬时步长，使权系数更快的接进最优权系数Wopt。这样就避免了传统LMS在速度上和失调精度上的矛盾。
图5是输入待校准ADC和期望信号的数据后，在数字电路中校准后，误差信号的收敛仿真图，完成了校准算法的硬件实现，并且通过变步长将最终的误差范围缩小到[-2020]之间。
图6是校准后ADC输出的频谱图，符号变步长LMS算法校准流水线ADC无杂散动态范围82.77dB，有效位提升为11.52bit。分析图四中误差收敛曲线图可以看出，校准所消耗的时间，可以看出符号变步长LMS算法相比较LMS算法缩短许多。
以上这些实施例应理解为仅用于说明本发明而不用于限制本发明的保护范围。在阅读了本发明的记载的内容之后，技术人员可以对本发明作各种改动或修改，这些等效变化和修饰同样落入本发明权利要求所限定的范围。
Claims (6)
1.一种用于流水线ADC校准的符号LMS算法，其特征在于，包括以下步骤：
模拟信号一路输入到待校准的ADC模数转换器，ADC模数转换器将信号模数转换后输出到自适应滤波器进行滤波，得到初始输出信号；
又将模拟信号另一路输入到低速但高精度的ADC进行降频得到期望信号，该期望信号经过减法器得到误差信号，并将误差反馈到前述自适应滤波器，引入符号函数sign更新步长因子μ(n)，更新后的步长μ(n)以及期望信号，通过运算迭代得到更新的抽头系数，使待校准ADC的输出逐渐逼近高精度ADC的输出。
2.根据权利要求1所述的一种用于流水线ADC校准的符号LMS算法，其特征在于，所述引入符号函数sign更新步长因子μ(n)，更新后的步长μ(n)以及期望信号，通过运算迭代得到更新的抽头系数，具体包括：在下一个抽头系数w(n+1)的更新增加步长因子μ(n)，对以一时刻的步长更新增加了多项式μ(n)＝αμ(n-1)+γsign(e(n-1))，e(n-1)为上一时刻的参考信号和输出信号的误差量，μ(n)的更新符号函数Sign来进行迭代。
3.根据权利要求2所述的一种用于流水线ADC校准的符号LMS算法，其特征在于，假定Wopt为权系数最优值，假定此时刻的W(n-1)小于最佳权系数Wopt，则此时输出信号小于期望信号(y(n-1)<d(n-1)),即e(n-1)>0,这样sign(e(n-1))输出为1，通过常数γ则立即可以增加瞬时步长，所以有Δ＝μ(n)e(n)x(n)>0,则有W(n)＝W(n-1)+Δ,使W(n)逐渐靠近Wopt，而当输出信号小于期望信(y(n-1)>d(n-1)),即e(n-1)<0。这时sign(e(n-1))输出为-1，再乘以常数γ则立即可以减小瞬时步长，使权系数更快的接进最优权系数Wopt。
4.根据权利要求2所述的一种用于流水线ADC校准的符号LMS算法，其特征在于，首先，所述自适应滤波器进行滤波滤波输出：y(n)＝x(n)WT(n),
其中x(n)＝[x(n)x(n-1)x(n-2)……x(n-m+1)],m为滤波器阶数；
W(n)＝[W0(n) W1(n) ……Wm(n)],Wm(n)表示误差e(n)＝d(n)-y(n),其中d(n)为输入的期望信号；抽头权系数的更新迭代公式为：W(n+1)＝W(n)+μ(n)e(n)x(n)；
步长更新为μ(n)＝αμ(n-1)+γsign(e(n-1))，
α，γ为大于0的常数。
5.一种用于流水线ADC校准的符号LMS系统，其特征在于，包括：待校准的流水线ADC、降频器、低速但高精度ADC、减法器以及LMS自适应滤波器，模拟信号输入到待校准的ADC端输出到自适应滤波器，得到初始输出信号，另一方面低速但高精度的ADC对降频后的信号得到期望信号,之后经过减法器得到误差信号，并将误差反馈到自适应滤波器，通过SVSS算法更新系数；还包括滤波模块、抽头更新模块、误差模块以及迭代模块；
所述滤波模块采用横向有限脉冲响应滤波器；
所述抽头更新模块依据输入的待校准信号x(n)，更新后的步长μ(n)以及期望信号，通过运算迭代得到新的抽头系数；
误差产生模块功能主要是根据输入的期望信号和滤波后的输出数据做差，得到误差信号e(n)；
步长迭代模块中步长μ(n)的初始值设为μmax，之后引入符号函数sign更新来步长因子μ(n)，误差和步长同时输出到抽头更新模块中去。
6.根据权利要求5所述的一种用于流水线ADC校准的符号LMS系统，其特征在于，所述横向有限脉冲响应滤波器采用多输入自适应滤波器，下一时刻的权系数的更新不仅与当前时刻的权系数W(n),输入误差乘积项e(n)x(n)相关，还与步长因子μ(n)相关，初始赋值μ为传统LMS算法中的最大步长，使其获得快速收敛；当输出信号小于期望信号(y(n-1)<d(n-1)),即e(n-1)>0,这样sign(e(n-1))输出为1，通过常数γ则立即可以增加瞬时步长通过步长公式，改变下一时刻的步长，从而更新下一时刻的反馈的权值；当输出信号小于期望信(y(n-1)>d(n-1)),即e(n-1)<0，这时sign(e(n-1))输出为-1，再乘以常数γ则立即可以减小瞬时步长，使权系数更快的接进最优权系数Wopt。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810384943.7A CN108599767A (zh) | 2018-04-26 | 2018-04-26 | 一种用于流水线adc校准的符号lms算法及系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810384943.7A CN108599767A (zh) | 2018-04-26 | 2018-04-26 | 一种用于流水线adc校准的符号lms算法及系统 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN108599767A true CN108599767A (zh) | 2018-09-28 |
Family
ID=63609658
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810384943.7A Pending CN108599767A (zh) | 2018-04-26 | 2018-04-26 | 一种用于流水线adc校准的符号lms算法及系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108599767A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108540132A (zh) * | 2018-04-12 | 2018-09-14 | 中国电子科技集团公司第三十八研究所 | 一种降采样率可调的自适应数字后台校准电路及方法 |
| CN114609988A (zh) * | 2022-04-07 | 2022-06-10 | 吉林大学 | 一种基于改进推理控制器的大滞后系统控制方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104009734A (zh) * | 2014-05-07 | 2014-08-27 | 西安理工大学 | 梯度变步长lms自适应滤波方法 |
| CN110492868A (zh) * | 2019-06-24 | 2019-11-22 | 东南大学 | 一种新的多参数变步长lms自适应滤波方法 |
-
2018
- 2018-04-26 CN CN201810384943.7A patent/CN108599767A/zh active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104009734A (zh) * | 2014-05-07 | 2014-08-27 | 西安理工大学 | 梯度变步长lms自适应滤波方法 |
| CN110492868A (zh) * | 2019-06-24 | 2019-11-22 | 东南大学 | 一种新的多参数变步长lms自适应滤波方法 |
Non-Patent Citations (1)
| Title |
|---|
| NAHLA T. ABOU-EL-KHEIR等: "A fast power efficient equalization-based digital background calibration technique for pipelined ADC", 《2014 9TH INTERNATIONAL SYMPOSIUM ON COMMUNICATION SYSTEMS, NETWORKS & DIGITAL SIGN (CSNDSP)》 * |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108540132A (zh) * | 2018-04-12 | 2018-09-14 | 中国电子科技集团公司第三十八研究所 | 一种降采样率可调的自适应数字后台校准电路及方法 |
| CN108540132B (zh) * | 2018-04-12 | 2021-08-27 | 中国电子科技集团公司第三十八研究所 | 一种降采样率可调的自适应数字后台校准电路及方法 |
| CN114609988A (zh) * | 2022-04-07 | 2022-06-10 | 吉林大学 | 一种基于改进推理控制器的大滞后系统控制方法 |
| CN114609988B (zh) * | 2022-04-07 | 2023-09-26 | 吉林大学 | 一种基于改进推理控制器的大滞后系统控制方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102075189B (zh) | 一种可进行后台数字校准的流水线式模数转换器 | |
| CN102006073B (zh) | 一种快速收敛多通道时间交织模数转换器及其校准系统 | |
| CN1131593C (zh) | 校准模数变换器的方法以及校准设备 | |
| CN103078640B (zh) | 一种用于adc的rls自适应滤波校准方法 | |
| CN103067006B (zh) | 一种针对时间交替模数转换系统时间误差的实时校正方法 | |
| US11139826B2 (en) | DAC error measurement method and apparatus | |
| CN103178846A (zh) | 一种用于adc校准的lms算法 | |
| CN108988860B (zh) | 一种基于sar adc的校准方法及sar adc系统 | |
| CN108599767A (zh) | 一种用于流水线adc校准的符号lms算法及系统 | |
| CN107070450A (zh) | 基于电荷域信号处理的多通道dac相位误差校准电路 | |
| CN100563110C (zh) | 一种流水线式模数转换器的前向误差补偿校正方法及装置 | |
| CN102118167B (zh) | 一种多通道模数转换器 | |
| CN101820267A (zh) | 电容的自动校正电路与方法 | |
| CN105634492B (zh) | 一种流水线型模数转换器 | |
| CN104702282A (zh) | 模数转换器中多级多比特子电路的数字校准方法及电路 | |
| CN107659290A (zh) | 带宽扩展滤波器及其设计方法 | |
| CN204652351U (zh) | 逐次逼近模数转换器 | |
| CN106788428B (zh) | 用于流水线模数转换器的调节电路及流水线模数转换器 | |
| CN104980158A (zh) | 逐次逼近模数转换器及其校准方法 | |
| CN110620582A (zh) | 一种用于流水线模数转换器的电容失配校准方法 | |
| CN114095022B (zh) | 基于机器学习的分裂流水线逐次逼近模数转换器校准方法 | |
| CN115642913A (zh) | 模数转换器adc校准方法、装置、设备和存储介质 | |
| CN115441871A (zh) | 一种应用于流水线adc的自适应后台校正系统 | |
| Yu et al. | A two-step ADC with statistical calibration | |
| CN108259040A (zh) | 消除电容电压系数对全差分sar-adc性能影响的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180928 |