CN115441871A - 一种应用于流水线adc的自适应后台校正系统 - Google Patents
一种应用于流水线adc的自适应后台校正系统 Download PDFInfo
- Publication number
- CN115441871A CN115441871A CN202211132495.4A CN202211132495A CN115441871A CN 115441871 A CN115441871 A CN 115441871A CN 202211132495 A CN202211132495 A CN 202211132495A CN 115441871 A CN115441871 A CN 115441871A
- Authority
- CN
- China
- Prior art keywords
- adc
- signal
- value
- pipeline adc
- algorithm
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003705 background correction Methods 0.000 title claims description 10
- 230000003044 adaptive effect Effects 0.000 claims abstract description 49
- 238000006243 chemical reaction Methods 0.000 claims abstract description 38
- 238000000034 method Methods 0.000 claims abstract description 32
- 230000008569 process Effects 0.000 claims abstract description 18
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims abstract 2
- 238000004422 calculation algorithm Methods 0.000 claims description 78
- 238000005070 sampling Methods 0.000 claims description 17
- 238000013459 approach Methods 0.000 claims description 15
- 102000051759 human factor J Human genes 0.000 claims description 11
- 108700008420 human factor J Proteins 0.000 claims description 11
- 230000009467 reduction Effects 0.000 claims description 8
- 230000008859 change Effects 0.000 claims description 4
- 238000004364 calculation method Methods 0.000 claims description 2
- 125000004122 cyclic group Chemical group 0.000 claims description 2
- 238000012545 processing Methods 0.000 abstract description 5
- 238000005516 engineering process Methods 0.000 description 17
- 238000013461 design Methods 0.000 description 6
- 238000001914 filtration Methods 0.000 description 5
- 101100162020 Mesorhizobium japonicum (strain LMG 29417 / CECT 9101 / MAFF 303099) adc3 gene Proteins 0.000 description 4
- 238000010606 normalization Methods 0.000 description 4
- 238000011161 development Methods 0.000 description 3
- 238000001228 spectrum Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012935 Averaging Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1009—Calibration
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Filters That Use Time-Delay Elements (AREA)
Abstract
本发明请求保护一种应用于流水线ADC的自适应后台校准系统，包括：采样保持模块，第一变频单元、第二变频单元，低速高精度ADC、待校准流水ADC、LMS自适应滤波器以及减法器；可校准流水线ADC因电容失配、有限运放增益、运放失调等非理想因素造成的线性误差。通过使用低速但高精度的ADC作为基准，与待校准的流水线ADC并联，并将两者的数字输出的差值送到数字自适应滤波器中进行处理，使流水线ADC的输出不断逼近低速但高精度ADC输出，从而达到数字校准的目的。这个过程中，正常的转换过程不受影响，不会降低原ADC的转换速度，具有校准精度高，收敛速度快、跟踪能力强等优点。
Description
技术领域
本发明属于模拟集成电路设计技术领域，特别涉及一种用于流水线ADC的自适应校准技术。
背景技术
随着集成电路及数字处理技术的高速发展，在无线通信、图像的采集及处理、数字信号处理等领域对ADC的速度和精度都提出了更高的要求。因此，兼顾高速与高精度的流水线ADC被广泛应用于诸多领域。但是集成电路工艺尺寸的不断缩小，在推动数字集成电路高速发展的同时，也给模拟电路的设计带来了极大的挑战。当流水线ADC的精度达到10位以上时，受工艺制造和芯片工作环境的影响，流水线ADC中的很多参数会随时间发生变化，而噪声、失调、运算放大器的有限带宽等非理想因素的存在，也都限制了流水线ADC整体精度的提高，传统的模拟电路设计已经很难突破这个精度的瓶颈。所以在高速、高精度流水线ADC的设计中都会采用校准技术。
目前流水线ADC的校准技术主要分为模拟域校准和数字域校准两种，前者主要通过电容微调、电容失配误差平均等方法，这种方法对电容系统的设计精度要求高，实现起来会增加时钟相位及模拟电路的复杂程度，因此普遍采用数字域的校准技术。而数字域的校准技术也分为前台校准和后台校准两类，后台校准技术能对PVT改变引起的参数变化进行实时跟踪校准，同时不会打断系统的正常工作，是目前用的比较多的校准技术，在一定程度上代表了ADC的发展方向。
数字校准技术虽然在流水线ADC的设计中应用广泛，且诸多校准算法层出不穷。传统的后台校准技术使用LMS算法，采用固定步长更新抽头权系数的方式，不能同时满足快速收敛和小稳态误差的要求。一般变步长的LMS校准算法基于S函数去建立步长误差非线性关系，但是由于S函数的特性，这种算法在接近原点时曲线过于陡峭，会导致步长因子取值迅速变化，使算法在稳态时的误差变大。如果把S函数平移翻转变换，算法模型会变得过于复杂，影响算法的灵活性。又或者在S函数的基础上，建立LMS算法中步长因子与迭代次数的非线性关系，可以提高算法的收敛速度，改善抗干扰能力但是跟踪性能却明显不足。综上所诉，传统后台校准技术使用的LMS校准算法和一般变步长的LMS校准算法不能同时较好地解决噪声干扰、系统跟踪性能差、稳态误差较高等问题。
传统用于流水线ADC的数字后台校准技术使用变步长LMS算法如一种符号变步长LMS算法(SVSS-LMS)及系统，是通过判断输入瞬时误差的正偏离或负偏离，引入符号函数sign更新步长因子u(n)，从而更快的通过误差进行权值更新，其中步长因子u(n)的大小可根据误差收敛的速度快慢进行动态调整。该算法存在一些技术问题的缺陷。。第一e(n)作为误差因子直接参与步长因子的迭代，会带来一部分随机噪声的干扰，使得算法的系统跟踪能力略显不足。第二其中的变步长方法用于部分滤波加权系数的更新，这使得在低信噪比的环境下，在接近收敛时的步长较大，导致稳态性能较差。第三在权值更新的过程中，如果迭代增量过大会产生抽头权系数在最优值附近反复振荡、拖慢收敛速度的情况。这种情况反复出现，使得抽头权系数在最优值附近振荡，校准的精度降低。该算法应用实例采用一个12bit 100MS/s的流水线ADC，校准后ADC的有效位数能到11.52bit，SFDR为82.77dB。
本发明利用误差信号的相关值e(n)e(n-1)，代替了e(n)，减小随机噪声的干扰。为了加强步长与输入信号的关系，加入了一个步长反馈因子J(n)，J(n)＝kJ(n-1)+e(n)e(n-1)x(n)使得算法具有良好的跟踪能力。并且把J(n)的二范数作为自变量代入步长关系式当中，得到更新的步长关系表达式：
为了防止输入信号功率突然增大导致算法发散，在权系数向量更新时，加入归一化算法对u(n)进行限制，即
其中Ψ是为了避免分母过小而设置的常数，取值为0.01。本算法应用实例采用一个14bit 1GS/s的流水线ADC，校准后ADC的有效位数能到13.67bit，SFDR为85.91dB，如果把校准后的有效位数与原理想ADC有效位数之比看做校准精度，本算法校准精度为97.6％，符号函数的变步长LMS算法校准精度为96％，校准精度提高了1.76％。本算法能有效去除包括电容失配、有限运放增益、运放失调在内的误差，正常的转换过程不受影响，原ADC的转换速度也不会降低，校准精度更高，收敛速度快，稳态误差更小，跟踪能力更优。
发明内容
本发明旨在解决以上现有技术的问题。提出了一种应用于流水线ADC的自适应后台校正系统。本发明的技术方案如下：
一种应用于流水线ADC的自适应后台校正系统，其包括：
采样保持模块(1)，第一变频单元(2)、第二变频单元(6)，低速高精度ADC(3)、待校准流水ADC(4)、LMS自适应滤波器(5)以及减法器(7)；采样保持模块(1)采样保持电路能够跟踪或者保持输入模拟信号的电平值。在理想状况下，当处于采样状态时，采样保持电路的输出信号跟随输入信号变化而变化；当处于保持状态时，采样保持电路的输出信号保持为接到保持命令的瞬间的输入信号电平值，采样保持模块(1)分别与待校准流水线ADC(4)和第一变频单元(2)相连接，待校准流水线ADC(4)和第一变频单元(2)用于降低输入信号的频率，使降频后的模拟输入信号进行模数转换，输出的数字信号作为ADC校准的参考信号；第一变频单元(2)与低速高精度ADC(3)相连接，所述待校准流水线ADC(4)与LMS自适应滤波器(5)相连接，LMS自适应滤波器(5)分别与第二变频单元(6)及减法器(7)相连接；
待校准流水线ADC(4)将输入的模拟信号进行模数转换，并将转换后的数字输出作为LMS自适应滤波器(5)的输入信号；所述低速高精度ADC(3)对经过第二变频单元(6)降频后的模拟输入信号进行模数转换，模数转换输出的数字信号作为ADC校准的参考信号；
待校准流水线ADC(4)对采样保持模块(1)的模拟信号采样量化后输出数据输入到LMS自适应滤波器(5)中，得到初始值后，经过第二变频单元(6)降频后输入到减法器(7)中；而另一边低速高精度的ADC(3)对模拟信号同样进行采样量化得到输出Dref(n)，之后经过减法器(7)得到误差信号e(n)，并将误差反馈到LMS自适应滤波器(5)用于抽头权系数的更新；这样一个反复的过程使待校准流水线ADC(4)的输出逐渐逼近高精度ADC(3)的输出，最终完成流水线ADC的校准。
进一步的，所述LMS自适应滤波器(5)抽头系数自适应更新过程中，利用误差信号的相关值e(n)e(n-1)代替e(n)；并通过引入参数改善了步长因子的底部特性，加入步长反馈因子J(n)，J(n)表达式为：
J(n)＝kJ(n-1)+e(n)e(n-1)x(n) (1)
其中K表示步长反馈因子的一个影响值，x(n)表示自适应滤波器的输入信号，e(n)表示误差信号，e(n-1)表示上一时刻的误差信号。
进一步的，LMS自适应滤波器(5)在传统自适应后台校准方法的基础上，引入双曲正切函数，利用步长反馈因子的二范数和误差信号的相关值来调节步长，使待校准流水线ADC的输出逐渐逼近低速高精度流水线ADC的输出，具体包括：
设x(n)和w(n)分别表示自适应滤波器的输入信号和权值向量，L为自适应滤波器的阶数，则LMS算法的基本形式如下：
x(n)＝[x(n),x(n-1),......,x(n-L+1)]T (2)
w(n)＝[w0(n),w1(n),......wL-1(n)]T (3)
其中x(n-k)表示k时刻输入向量，Wk表示k时刻权值向量，WL-1(n)表示L-1时刻的权值向量；
误差计算公式为：
e(n)＝d(n)-y(n) (5)
y(n)是自适应滤波器的输出信号，d(n)是期望信号，e(n)表示误差信号。
步长更新：
α、m、β是步长因子的影响值，共同控制步长曲线的形状。其中α对步长的取值起到了至关重要的作用，随着α的增大，步长的取值也较大。m和β对步长函数的形状影响较大。在实际的校准算法中，需要对α、m、β的取值进行折中考虑；
权值更新：
φ表示常数，取值为0.01。
进一步的，以双曲正切函数
为基础，引入了参数α，β，m共同控制步长曲线的形状，其中参数α对步长的取值起到了至关重要的作用，随着α的增大，步长的取值也增大，算法的收敛速度提高；步长因子与误差信号是非线性关系，用于控制收敛速度和收敛精度，得到步长因子和误差函数之间的关系：
由于步长因子为正值，将式(8)变成偶函数：
再利用误差信号的相关值e(n)e(n-1)代替e(n)，加入步长反馈因子J(n)，并把的二范数作为自变量代入式(9)中，得到式(6)。
进一步的，当e(n)趋近于0时，对步长u(n)取极限为0，当e(n)趋近于无穷时，对步长u(n)取极限为α，即u(n)的最大值为α；参数α的取值为一个正数，α越大步长越大，算法的收敛速度越高，参数β、m、k决定步长函数的形状，若K选的过大，当误差信号还未为0时，步长因子就已经为0或者几乎为0，这将严重减缓算法的收敛速度；步长u(n)的初始值为传统LMS算法中的最大步长，使其快速收敛，当算法趋近于收敛时，使步长因子取得一个较小值，以减小稳态误差。
进一步的，所述待校准ADC采用14bit 1GS/s流水线ADC，低速高精度ADC采用14bitCyclic ADC。
本发明的优点及有益效果如下：
本发明提出了一种应用于流水线ADC的自适应后台校准技术，可校准流水线ADC因电容失配、有限运放增益、运放失调等非理想因素造成的线性误差。通过使用低速但高精度的ADC作为基准，与待校准的流水线ADC并联，并将两者的数字输出的差值送到数字自适应滤波器中进行处理，使流水线ADC的输出不断逼近低速但高精度ADC输出，从而达到数字校准的目的。这个过程中，正常的转换过程不受影响，不会降低原ADC的转换速度，具有校准精度高，收敛速度快、跟踪能力强等优点。
1、本发明的创新点在于：与传统后台校准技术使用LMS算法不同，本发明的算法通过建立步长与误差的非线性关系，以满足步长选取函数的双曲正切函数
为基础，在x大于0时，函数值位于0和1之间，当x小于0时，函数值位于-1和0之间，这样可以瞬时改变步长的大小，使得步长因子在算法初期取得一个较大值，算法能够快速收敛，当算法趋于收敛时，步长因子取得一个较小值，减小稳态误差。同时引入参数α、β、m共同控制步长曲线的形状，且双曲正切函数的值域处于-1和1之间，这样能够避免步长迭代过程中出现误差未为0，步长因子已经为0或者趋近于0的情况，使得相邻时刻迭代的步长在可控范围内，同时加快收敛速度。得到步长因子和误差函数之间的关系为
由于步长因子为正值，将其变成偶函数得到
2、相较于定步长的LMS算法，变步长的LMS算法具有更快的收敛速度和更低的稳态误差，但是已有的变步长算法如基于S函数的变步长LMS算法，该算法在接近原点时曲线过于陡峭，会导致步长因子取值迅速变化，使算法在稳态时的误差变大。通过引入指数函数的变步LMS算法，在运行过程中会使用过多的指数函数，会导致算法的复杂度过高。已有的变步长算法不能同时姣好的解决噪声干扰、系统跟踪性能差、稳态误差较高等问题。本发明的用于流水线ADC后台校准算法，利用误差信号的相关值e(n)e(n-1)，代替了e(n)，减小随机噪声的干扰。为了加强步长与输入信号的关系，加入了一个步长反馈因子J(n)，J(n)＝kJ(n-1)+e(n)e(n-1)x(n)使得算法具有良好的跟踪能力。并且把J(n)的二范数作为自变量代入步长关系式当中，得到更新的步长关系表达式：
为了防止输入信号功率突然增大导致算法发散，在权系数向量更新时，加入归一化算法对u(n)进行限制，即
其中Ψ是为了避免分母过小而设置的常数，取值为0.01。
3、本发明可以实现流水线ADC有效位数的提高，权利1所诉的流水线ADC自适应后台校准技术，引入双曲正切函数的同时，用误差信号的相关值e(n)e(n-1)代替误差因子e(n)，同时加入了一个步长反馈因子J(n)用于权值更新，使流水线ADC的输出不断逼近低速高精度ADC的输出，从而达到校准的目的。从仿真结果可以看出，这种方法能有效去除包括电容失配、有限运放增益、运放失调在内的误差，正常的转换过程不受影响，原ADC的转换速度也不会降低，校准精度高，收敛速度快，稳态误差更小，跟踪能力更优。
附图说明
图1是本发明提供优选实施例采用LMS算法的流水线ADC校准结构框图；
图2是本发明采用的LMS自适应滤波算法流程图；
图3是本发明采用的校准算法中误差函数与步长因子的关系曲线；
图4是本发明中的流水线ADC校准前后频谱对比图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、详细地描述。所描述的实施例仅仅是本发明的一部分实施例。
本发明解决上述技术问题的技术方案是：
本申请实例采用一个14bit 1GS/S的流水线ADC，包含6个2.5子级和一个2bitFlash ADC。
实施例
如图1所示，采用LMS算法的流水线ADC校准结构有以下几部分组成：采样保持模块1，变频单元2；6，低速高精度ADC 3，待校准ADC 4，LMS自适应滤波器5以及减法器7。待校准流水线ADC4一部分与模拟输入信号相连，另一部分连接低速高精度ADC3。LMS自适应滤波器5的一端连接待校准流水线ADC4输出，之后滤波输出则连接减法器7。另一方面，减法器7的另一个输入端连接到低速高精度ADC3。
待校准流水线ADC4对模拟信号采样量化后输出数据Dn输入到LMS自适应滤波器5中，得到初始值后，经过变频单元6降频后输入到减法器7中。而另一边低速高精度的ADC3对模拟信号同样进行采样量化得到输出Drefn，之后经过减法器7得到误差信号en，并将误差反馈到LMS自适应滤波器5用于抽头权系数的更新。并且利用误差信号的相关值e(n)e(n-1)，代替了e(n)，减小随机噪声的干扰。为了加强步长与输入信号的关系，加入了一个步长反馈因子J(n)，J(n)＝kJ(n-1)+e(n)e(n-1)x(n)使得算法具有良好的跟踪能力。为了防止输入信号功率突然增大导致算法发散，在权系数向量更新时，加入归一化算法对u(n)进行限制。这样一个反复的过程使待校准流水线ADC(4)的输出逐渐逼近低速高精度ADC(3)的输出，最终完成流水线ADC的校准。
如图2所示，为本发明采用的LMS自适应滤波算法流程图；建立步长u(n)与误差e(n)e(n-1)之间的关系，加入步长反馈因子J(n)。与传统后台校准技术使用LMS算法步长为固定值不同，本发明利用误差信号的相关值e(n)e(n-1)代替e(n)减小了随机噪声的干扰。并通过引入参数改善了步长因子的底部特性，一定程度上解决了定步长LMS算法的缺陷。加入步长反馈因子J(n)，J(n)表达式为
J(n)＝kJ(n-1)+e(n)e(n-1)x(n)
以双曲正切函数
为基础，引入了参数α，β，m共同控制步长曲线的形状，其中参数α对步长的取值起到了至关重要的作用，随着α的增大，步长的取值也增大，算法的收敛速度提高。步长因子与误差信号是非线性关系，用于控制收敛速度和收敛精度，且加权系数向量更新时，加入“归一化”算法对u(n)进行限制。当e(n)趋近于0时，对步长u(n)取极限为0，当e(n)趋近于无穷时，对步长u(n)取极限为α，即u(n)的最大值为α。参数α的取值为一个正数，α越大步长越大，算法的收敛速度越高，参数β、m、k决定步长函数的形状，若K选的过大，当误差信号还未为0时，步长因子就已经为0或者几乎为0，这将严重减缓算法的收敛速度。步长u(n)的初始值为传统LMS算法中的最大步长，使其快速收敛，当算法趋近于收敛时，使步长因子取得一个较小值，以减小稳态误差。
本发明的算法步骤如下一步说明：
滤波输出：y(n)＝x(n)wT(n)；
其中设x(n)和w(n)分别表示自适应滤波器的输入信号和权值向量，L为自适应滤波器的阶数。
x(n)＝[x(n)x(n-1).....x(n-M+1)]；
w(n)＝[w0(n)w1(n).....wM-1(n)]；
估计误差：e(n)＝d(n)-y(n)；
y(n)是自适应滤波器的输出信号，d(n)是期望信号，e(n)表示误差信号。
步长更新：
抽头权系数更新：
如图3所示为校准算法中误差函数与步长因子的关系曲线。图3(a)为β＝20、m＝600、k＝0.6，α分别为0.1、0.2、0.3时的步长曲线；图3(b)为α＝0.3、m＝600、k＝0.6，β分别为15、25、50时的步长曲线；图3(c)为α＝0.3、β＝20、k＝0.6，m分别取60、600、6000时的步长曲线；图3(d)为α＝0.3、β＝20、m＝600，k取0.3、0.6、0.9时的步长曲线。
从图3可以看出，参数α对步长的取值起到了至关重要的作用。随着α的增大，步长的取值也相应增大，在满足
的情况下，算法的收敛速度提高。参数β、m、k对步长函数的形状影响较大。可以看到β越小，m越大，k越小，则在同一误差值下，步长的取值越小。另外，由图3(d)可以看出，若k选的过大，误差信号还未为0时，步长因子就已经为0或几乎为0，这将严重减缓算法的收敛舒服，本发明中对α、β、m、k的取值进行了折中考虑。
如图4所示为本发明对14bit 1GS/s非理想流水线ADC校准前后频谱对比图。图4(a)为未经校准的非理想流水线ADC的FFT测试结果图，可以看到在电容失配和级间增益误差以及比较器失调等误差的作用下，有效位数从14bit降低到8.37bit，SNDR为52.08dB。图4(b)是本发明提出的一种应用于流水线ADC的自适应校准技术校准后的频谱图，可以看出，用误差信号的相关值e(n)e(n-1)代替误差因子e(n)，同时加入了一个步长反馈因子J(n)用于权值更新后，有效位数从8.37bit提高到13.67bit，SNDR从52.08dB提升到84.10dB，能有效提高流水线ADC的精度。
上述实施例阐明的系统、装置、模块或单元，具体可以由计算机芯片或实体实现，或者由具有某种功能的产品来实现。一种典型的实现设备为计算机。具体的，计算机例如可以为个人计算机、膝上型计算机、蜂窝电话、相机电话、智能电话、个人数字助理、媒体播放器、导航设备、电子邮件设备、游戏控制台、平板计算机、可穿戴设备或者这些设备中的任何设备的组合。
还需要说明的是，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、商品或者设备中还存在另外的相同要素。
以上这些实施例应理解为仅用于说明本发明而不用于限制本发明的保护范围。在阅读了本发明的记载的内容之后，技术人员可以对本发明作各种改动或修改，这些等效变化和修饰同样落入本发明权利要求所限定的范围。
Claims (6)
1.一种应用于流水线ADC的自适应后台校正系统，其特征在于，包括：采样保持模块(1)，第一变频单元(2)、第二变频单元(6)，低速高精度ADC(3)、待校准流水ADC(4)、LMS自适应滤波器(5)以及减法器(7)；采样保持模块(1)采样保持电路能够跟踪或者保持输入模拟信号的电平值。在理想状况下，当处于采样状态时，采样保持电路的输出信号跟随输入信号变化而变化；当处于保持状态时，采样保持电路的输出信号保持为接到保持命令的瞬间的输入信号电平值，采样保持模块(1)分别与待校准流水线ADC(4)和第一变频单元(2)相连接，待校准流水线ADC(4)和第一变频单元(2)用于降低输入信号的频率，使降频后的模拟输入信号进行模数转换，输出的数字信号作为ADC校准的参考信号；第一变频单元(2)与低速高精度ADC(3)相连接，所述待校准流水线ADC(4)与LMS自适应滤波器(5)相连接，LMS自适应滤波器(5)分别与第二变频单元(6)及减法器(7)相连接；
待校准流水线ADC(4)将输入的模拟信号进行模数转换，并将转换后的数字输出作为LMS自适应滤波器(5)的输入信号；所述低速高精度ADC(3)对经过第二变频单元(6)降频后的模拟输入信号进行模数转换，模数转换输出的数字信号作为ADC校准的参考信号；
待校准流水线ADC(4)对采样保持模块(1)的模拟信号采样量化后输出数据输入到LMS自适应滤波器(5)中，得到初始值后，经过第二变频单元(6)降频后输入到减法器(7)中；而另一边低速高精度的ADC(3)对模拟信号同样进行采样量化得到输出Dref(n)，之后经过减法器(7)得到误差信号e(n)，并将误差反馈到LMS自适应滤波器(5)用于抽头权系数的更新；这样一个反复的过程使待校准流水线ADC(4)的输出逐渐逼近高精度ADC(3)的输出，最终完成流水线ADC的校准。
2.根据权利要求1所述的一种应用于流水线ADC的自适应后台校正系统，其特征在于，所述LMS自适应滤波器(5)抽头系数自适应更新过程中，利用误差信号的相关值e(n)e(n-1)代替e(n)；并通过引入参数改善了步长因子的底部特性，加入步长反馈因子J(n)，J(n)表达式为：
J(n)＝kJ(n-1)+e(n)e(n-1)x(n) (1)
其中K表示步长反馈因子的一个影响值，x(n)表示自适应滤波器的输入信号，e(n)表示误差信号，e(n-1)表示上一时刻的误差信号。
3.根据权利要求1所述的一种应用于流水线ADC的自适应后台校正系统，其特征在于，LMS自适应滤波器(5)在传统自适应后台校准方法的基础上，引入双曲正切函数，利用步长反馈因子的二范数和误差信号的相关值来调节步长，使待校准流水线ADC的输出逐渐逼近低速高精度流水线ADC的输出，具体包括：
设x(n)和w(n)分别表示自适应滤波器的输入信号和权值向量，L为自适应滤波器的阶数，则LMS算法的基本形式如下：
x(n)＝[x(n),x(n-1),......,x(n-L+1)]T (2)
w(n)＝[w0(n),w1(n),......wL-1(n)]T (3)
其中x(n-k)表示k时刻输入向量，Wk表示k时刻权值向量，WL-1(n)表示L-1时刻的权值向量；
误差计算公式为：
e(n)＝d(n)-y(n) (5)
y(n)是自适应滤波器的输出信号，d(n)是期望信号，e(n)表示误差信号。
步长更新：
α、m、β是步长因子的影响值，共同控制步长曲线的形状。其中α对步长的取值起到了至关重要的作用，随着α的增大，步长的取值也较大。m和β对步长函数的形状影响较大。在实际的校准算法中，需要对α、m、β的取值进行折中考虑；
权值更新：
φ表示常数，取值为0.01。
4.根据权利要求3所述的一种应用于流水线ADC的自适应后台校正系统，其特征在于，以双曲正切函数
为基础，引入了参数α，β，m共同控制步长曲线的形状，其中参数α对步长的取值起到了至关重要的作用，随着α的增大，步长的取值也增大，算法的收敛速度提高；步长因子与误差信号是非线性关系，用于控制收敛速度和收敛精度，得到步长因子和误差函数之间的关系：
由于步长因子为正值，将式(8)变成偶函数：
再利用误差信号的相关值e(n)e(n-1)代替e(n)，加入步长反馈因子J(n)，并把的二范数作为自变量代入式(9)中，得到式(6)。
5.根据权利要求4所述的一种应用于流水线ADC的自适应后台校正系统，其特征在于，当e(n)趋近于0时，对步长u(n)取极限为0，当e(n)趋近于无穷时，对步长u(n)取极限为α，即u(n)的最大值为α；参数α的取值为一个正数，α越大步长越大，算法的收敛速度越高，参数β、m、k决定步长函数的形状，若K选的过大，当误差信号还未为0时，步长因子就已经为0或者几乎为0，这将严重减缓算法的收敛速度；步长u(n)的初始值为传统LMS算法中的最大步长，使其快速收敛，当算法趋近于收敛时，使步长因子取得一个较小值，以减小稳态误差。
6.根据权利要求1-5任一项所述的一种应用于流水线ADC的自适应后台校正系统，其特征在于，所述待校准ADC采用14bit 1GS/s流水线ADC，低速高精度ADC采用14bit CyclicADC。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211132495.4A CN115441871A (zh) | 2022-09-08 | 2022-09-08 | 一种应用于流水线adc的自适应后台校正系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211132495.4A CN115441871A (zh) | 2022-09-08 | 2022-09-08 | 一种应用于流水线adc的自适应后台校正系统 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115441871A true CN115441871A (zh) | 2022-12-06 |
Family
ID=84249841
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211132495.4A Pending CN115441871A (zh) | 2022-09-08 | 2022-09-08 | 一种应用于流水线adc的自适应后台校正系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115441871A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117389128A (zh) * | 2023-12-08 | 2024-01-12 | 深圳市山海半导体科技有限公司 | 一种数字时钟自动校准方法及系统 |
-
2022
- 2022-09-08 CN CN202211132495.4A patent/CN115441871A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117389128A (zh) * | 2023-12-08 | 2024-01-12 | 深圳市山海半导体科技有限公司 | 一种数字时钟自动校准方法及系统 |
| CN117389128B (zh) * | 2023-12-08 | 2024-02-23 | 深圳市山海半导体科技有限公司 | 一种数字时钟自动校准方法及系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9866231B2 (en) | Interleaved successive approximation register analog to digital converter | |
| JP3523639B2 (ja) | アナログ／デジタルコンバータの校正方法及び校正装置 | |
| US7511652B1 (en) | Comparison device and analog-to-digital converter | |
| US20130241755A1 (en) | Timing calibration circuit for time-interleaved analog-to-digital converter and associated method | |
| JP5809522B2 (ja) | 半導体装置 | |
| CN115441871A (zh) | 一种应用于流水线adc的自适应后台校正系统 | |
| US7466746B2 (en) | Single amplifier presale processing circuitry | |
| US7436336B2 (en) | Analog digital converter (ADC) having improved stability and signal to noise ratio (SNR) | |
| US8717209B2 (en) | Successive equalizer for analog-to-digital converter (ADC) error correction | |
| Kiran et al. | A 32 Gb/s ADC-based PAM-4 receiver with 2-bit/stage SAR ADC and partially-unrolled DFE | |
| JP2011234154A (ja) | アナログデジタル変換器およびその動作方法 | |
| CN114124092A (zh) | 一种模数转换器模拟前端电路及控制方法 | |
| CN112994695A (zh) | 一种高速低功耗Sigma-Delta模数转换器及数字处理单元 | |
| WO2011039859A1 (ja) | アナログデジタル変換器およびそれを用いた半導体集積回路装置 | |
| CN115118282B (zh) | 一种基于双曲正切函数的流水线adc变步长lms校准系统 | |
| CN116054829A (zh) | 一种用于Pipeline ADC的数字后台校准系统 | |
| EP1678868B1 (en) | Analog signals sampler providing digital representation thereof | |
| US7492292B2 (en) | Calibrating an analog component using digital feedback information | |
| CN106788428B (zh) | 用于流水线模数转换器的调节电路及流水线模数转换器 | |
| US20070080841A1 (en) | Digital input signals constructor providing analog representation thereof | |
| CN117335798A (zh) | 一种基于反双曲正弦函数的流水线adc变步长lms校准系统 | |
| CN112422131B (zh) | 提高信号动态输入范围的数模转换器的动态误差消除方法 | |
| CN117176158A (zh) | 基于双曲正切导数的流水线adc增程式变步长lms校准系统 | |
| Nam et al. | A 12.8-Gbaud ADC-based NRZ/PAM4 receiver with embedded tunable IIR equalization filter achieving 2.43-pJ/b in 65nm CMOS | |
| Huiqing et al. | Adaptive digital calibration of timing mismatch for TIADCs using correlation |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20240205 Address after: 210000 Room 201, 8 / F, building a, qiaomengyuan, Nanjing, Jiangsu Province, No. 100, Tianjiao Road, Qilin science and Technology Innovation Park, Nanjing, Jiangsu Province Applicant after: Nanjing Modular Smart Chip Microelectronics Technology Co.,Ltd. Country or region after: China Address before: 400065 Chongwen Road, Nanshan Street, Nanan District, Chongqing Applicant before: CHONGQING University OF POSTS AND TELECOMMUNICATIONS Country or region before: China |