CN108598238A - 一种形貌可控的GaN纳米线阵列的制备方法 - Google Patents

一种形貌可控的GaN纳米线阵列的制备方法 Download PDF

Info

Publication number
CN108598238A
CN108598238A CN201810377638.5A CN201810377638A CN108598238A CN 108598238 A CN108598238 A CN 108598238A CN 201810377638 A CN201810377638 A CN 201810377638A CN 108598238 A CN108598238 A CN 108598238A
Authority
CN
China
Prior art keywords
nano wire
sio
gan nano
film
preparation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810377638.5A
Other languages
English (en)
Other versions
CN108598238B (zh
Inventor
柴旭朝
焦岳超
孙俊
瞿博阳
张朋
周同驰
方向前
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhongyuan University of Technology
Original Assignee
Zhongyuan University of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhongyuan University of Technology filed Critical Zhongyuan University of Technology
Priority to CN201810377638.5A priority Critical patent/CN108598238B/zh
Publication of CN108598238A publication Critical patent/CN108598238A/zh
Application granted granted Critical
Publication of CN108598238B publication Critical patent/CN108598238B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds

Abstract

本发明针对GaN纳米线的制备，提供一种形貌可控的GaN纳米线阵列的制备方法，所述GaN纳米线阵列由圆柱、圆台或竹节型GaN纳米线在图形化衬底上排列而成，所述圆柱型GaN纳米线生长时，NH3和TMGa以固定的流量比流出，所述圆台型GaN纳米线生长时，NH3和TMGa以渐进式递减的流量比流出，所述竹节型GaN纳米线生长时，NH3和TMGa以阶段式递减的流量比流出。本发明可调控GaN纳米线的形貌，制备出圆柱、圆台以及竹节型的纳米线阵列。

Description

一种形貌可控的GaN纳米线阵列的制备方法
技术领域
本发明属于GaN纳米线制备技术领域，具体涉及一种形貌可控的GaN纳米线阵列的制备方法。
背景技术
GaN作为III-V族氮化物材料体系的代表，具有直接带隙、宽禁带和高电子迁移率等优良特性。但由于GaN与衬底间(单晶Si或蓝宝石衬底)的大失配性使异质外延的二维单晶薄膜呈现出高密度的位错，大大降低了GaN基LED器件的发光效率。GaN纳米线作为一维结构能够补偿与衬底间的大失配性、抑制光传输过程中的反射、以及提升光的提取效率，这一技术正是实现GaN基LED器件高效发光的有效手段。但推动GaN基纳米线LED器件的商业化和产业化还亟需解决一系列问题，其中最为关键问题是如何实现GaN纳米线的制备。
发明内容
本发明针对GaN纳米线的制备问题，提供一种形貌可控的GaN纳米线阵列的制备方法，可调控纳米线的形貌，制备出圆柱、圆台以及竹节型的GaN纳米线阵列。
本发明采用如下技术方案：
一种形貌可控的GaN纳米线阵列，所述GaN纳米线阵列由圆柱、圆台或竹节型GaN纳米线在图形化衬底上排列而成。
上述形貌可控的GaN纳米线阵列的制备方法，所述圆柱型GaN纳米线生长时，NH3和TMGa以固定的流量比流出，所述圆台型GaN纳米线生长时，NH3和TMGa以渐进式递减的流量比流出，所述竹节型GaN纳米线生长时，NH3和TMGa以阶段式递减的流量比流出。
进一步地，所述渐进式递减的流量比是指，在整个生长时间内，NH3的流量值为f N，TMGa的流量值的初始值为f1，终值为f2，f1<f2，且f1以步阶值a递增至f2。
进一步地，所述阶段式递减的流量比是指，在整个生长时间内，NH3的流量值为f N，TMGa的流量值分n个时间段设置，且在这n个时间段内，TMGa的流量值依时间次序逐渐增大；具体地，在0～t1的时间段内，TMGa的流量值为f1；在t1～t2的时间段内，TMGa的流量值为f2……在t(n-1)～tn的时间段内，TMGa的流量值为fn，且f1<f2……<fn。
进一步地，所述GaN纳米线生长之前，需预先在图形化衬底上生长GaN缓冲层，所述GaN缓冲层经退火处理后，再同质外延生长GaN纳米线阵列。
进一步地，所述图形化衬底通过电子束曝光或纳米压印技术制备得到。
进一步地，所述图形化衬底为图形化Si衬底，且所述图形化Si衬底通过以下步骤制备得到：在Si衬底上依次进行(1)SiO2薄膜的一次沉积；(2)Ni薄膜的沉积；(3)Ni薄膜的退火：在Ni薄膜的退火过程中，Ni薄膜自组装形成离散Ni颗粒；(4)SiO2薄膜的二次沉积：控制二次沉积的SiO2薄膜的厚度小于离散Ni颗粒的高度以保证Ni颗粒的侧面裸露在外；(5)Ni颗粒的腐蚀：Ni颗粒腐蚀后，在一次沉积的SiO2薄膜上形成图形化模板；(6)SiO2层的刻蚀：步骤(1)一次沉积的SiO2薄膜和/或步骤(4)二次沉积的SiO2薄膜共同构成Si衬底上的SiO2层，刻蚀该SiO2层直至对应于步骤(5)Ni颗粒腐蚀位置处的腐蚀面抵达Si衬底，由此将一次沉积的SiO2薄膜上形成的图形化模板转移到Si衬底，即完成图形化Si衬底的制备。
进一步地，所述SiO2薄膜的一次沉积和二次沉积均采用化学气相沉积法，所述Ni薄膜的沉积采用物理气相沉积法。
进一步地，所述Ni薄膜的退火在N2气氛中，900℃下进行。
进一步地，所述Ni颗粒的腐蚀采用湿法腐蚀工艺。
进一步地，所述SiO2层的刻蚀选用反应离子刻蚀法。
本发明的有益效果如下：
(1)本发明通过在GaN纳米线生长过程中，对NH3和TMGa(三甲基镓)的流量比的灵活变化，实现了GaN纳米线形貌的调控，制备出圆柱型、圆台型和竹节型的纳米线，能有效地补偿与衬底间的大失配性、抑制光传输过程中的发射、提升光的提取效率；为改善LED器件的发光效率奠定了先决条件，促进了GaN纳米线器件的商业化和产业化进程。
(2)本发明所用的图形化衬底既可以通过常规的电子束曝光或纳米压印技术制备得到，也可通过本发明独创的方法制备得到，主要包括SiO2薄膜的一次沉积、Ni薄膜的沉积和退火、SiO2薄膜的二次沉积、Ni颗粒腐蚀以及SiO2层的刻蚀。其中SiO2薄膜的一次沉积为后续Ni颗粒提供自组装条件；Ni薄膜的沉积和退火是Ni颗粒的自组装过程，为实现后续图形化硅衬底提供模板；SiO2薄膜的二次沉积和Ni颗粒腐蚀为实现Ni颗粒图形化模板到一次沉积的SiO2薄膜上的转移提供条件；SiO2层的刻蚀为实现一次沉积SiO2薄膜的图形化模板到Si衬底上的转移提供条件。上述方法能够在无需光刻工艺的条件下，实现图形化Si衬底的制备，所实现的图形化尺寸能达到纳米级，且可通过自组装Ni颗粒的尺寸来控制后续生长的纳米材料的尺寸，由此可进一步精确调控GaN纳米线尺寸的精确调控。
附图说明
图1为Si衬底上一次沉积SiO2薄膜后的示意图；
图2为Ni薄膜经高温退火后自组装形成Ni颗粒后的示意图；
图3为二次沉积SiO2薄膜后的示意图；
图4为Ni颗粒腐蚀后的示意图；
图5为SiO2层刻蚀后的示意图；
图6为Ni薄膜自组装后的扫描电镜图；
图7为图形化Si衬底上成核点的示意图；
图8为圆柱型纳米线的结构示意图；
图9为圆台型纳米线的结构示意图；
图10为竹节型纳米线的结构示意图；
图11为圆柱型纳米线的扫描电镜图；
图12为圆台型纳米线的扫描电镜图。
具体实施方式
为了使本发明的技术目的、技术方案和有益效果更加清楚，下面结合附图和具体实施例对本发明的技术方案作出进一步的说明。
实施例1：圆柱型GaN纳米线
一种形貌可控的GaN纳米线阵列的制备方法，包括以下步骤：
1.图形化Si衬底制备：包括以下步骤：
(1)SiO2薄膜的一次沉积：采用Oxford Plasma lab 80Plus PECVD(PlasmaEnhanced Chemical Vapor Deposition,PECVD)在单晶Si衬底上，沉积一层15～25nm厚的SiO2薄膜，示意图如图1所示，沉积条件如下：
温度：350℃，压强：1Torr，功率：10～20W，气体流量：5％SiH4/N2的流量为150～200sccm，N2O的流量为600～800sccm，沉积速率：60～80nm/min；
本实施例中，沉积条件采用如下设置：
温度：350℃，压强：1Torr，功率：20W，气体流量：5％SiH4/N2的流量为170sccm，N2O的流量为710sccm，沉积速率：74nm/min，沉积的SiO2薄膜厚度：20nm；
(2)Ni薄膜的沉积：采用电子束蒸发镀膜仪(Kurt J.Lesker PVD 75)，沉积条件如下：在气压低于5×10-7Torr的环境下，以速率的蒸发速率，沉积时间为50～100s，在沉积的SiO2薄膜上沉积5～10nm厚的Ni薄膜；
本实施例中，沉积条件采用如下设置：
在气压低于5×10-7Torr的环境下，以速率的蒸发速率，沉积时间为100s，在沉积的SiO2薄膜上沉积10nm厚的Ni薄膜；
(3)Ni薄膜的退火：采用Allwin21公司的AW610RTA，在900℃下，N2氛围中，退火3min；在此退火过程中，Ni薄膜自组装成Ni纳米颗粒，Ni颗粒的尺寸为100-200nm；示意图如图2所示，扫描电镜图如图6所示，可以看出，Ni薄膜自组装成为离散分布的Ni纳米颗粒。
(4)SiO2薄膜的二次沉积：采用oxford Plasmalab 80Plus PECVD(PlasmaEnhanced Chemical Vapor Deposition,PECVD)在退火形成的Ni颗粒上，二次沉积一层5～10nm厚的SiO2薄膜，示意图如图3所示，沉积条件：
温度：350℃，压强：1Torr，功率：10～20W，气体流量：5％SiH4/N2的流量为150～200sccm，N2O的流量为600～800sccm，沉积速率：60～80nm/min
本实施例中，沉积条件采用如下设置：
温度：350℃，压强：1Torr，功率：20W，气体流量：5％SiH4/N2的流量为170sccm，N2O的流量为710sccm，沉积速率：74nm/min，沉积的SiO2薄膜厚度：10nm；
可见，二次沉积的SiO2薄膜的厚度小于离散Ni颗粒的高度以保证Ni颗粒的侧面裸露在外，便于与后续工序的腐蚀液接触完成腐蚀过程；
(5)Ni颗粒的腐蚀：将质量分数为35％～38％的盐酸用其10倍体积的蒸馏水稀释后腐蚀掉Ni颗粒，Ni颗粒腐蚀后，在一次沉积的SiO2薄膜上形成图形化模板；示意图如图4所示，
(6)SiO2层的刻蚀：用反应离子刻蚀法(Reactive Ion Etch，RIE)刻蚀SiO2层，在Ni颗粒腐蚀位置处，SiO2层仅为步骤1一次沉积的SiO2薄膜，在其余位置处，SiO2层自下而上由步骤1一次沉积的SiO2薄膜和步骤4二次沉积的SiO2薄膜，在刻蚀过程中，所有SiO2层同步刻蚀，当刻蚀厚度为10nm厚时，正好将对应于Ni颗粒腐蚀位置处的SiO2层全部刻蚀掉，此时刻蚀面正好抵达Si衬底，由此将一次沉积的SiO2薄膜上形成的图形化模板转移到Si衬底，即完成图形化硅衬底的制备，示意图如图5所示；其中，RIE刻蚀条件：气体流量：CH3F的流量为80～120sccm，压强：50mTorr，功率：130～150w，刻蚀速率：35～50nm/min，温度：15℃。
本实施例中，RIE刻蚀条件、沉积条件采用如下设置：
CH3F气体流量：100sccm，压强：50mTorr，功率：150w，刻蚀速率：42nm/min，温度：15℃。
2.图形化衬底处理：通过高温烘烤腔体和氮化工艺来实现，目的是清除衬底表面的污染物，以及粗化表面并在表面形成生长台阶；高温烘烤腔体采用LP-MOCVD在100～200Torr，1000～1200℃下H2氛围中烘烤10～15min；氮化工艺是在500～600℃，气压为500～600Torr下，通入NH3氮化3～5min，氮化处理后，图形化衬底表面变得粗糙，便于后续缓冲层的生长；
本实施例中，高温烘烤腔体采用LP-MOCVD在100Torr，1150℃下H2氛围中烘烤10min；氮化工艺是在570℃，气压为500Torr下，通入NH3氮化4min；
3.低温GaN缓冲层的生长：在气压500～600Torr，生长温度为500～600℃的条件下，TMGa流量为60～80μmol/min，NH3流量为100～120mmol/min，生长时间为100～120s，得到低温GaN缓冲层，其厚度控制在50nm以内；
本实施例中，在气压500Torr，生长温度为570℃的条件下，TMGa流量为60μmol/min，NH3流量为111.54mmol/min，生长时间为115s，得到低温GaN缓冲层；
4.重结晶退火：在气压为500～600Torr，温度为1000～1200℃的条件下，退火处理5～10min，退火处理后，GaN在图形化衬底上的生长位置选择性地形成成核点，如图7所示，此为后续纳米线阵列排布的基础；
本实施例中，在气压为500Torr，温度为1100℃的条件下，退火处理8min；
5.圆柱型GaN纳米线的生长：在气压为100～200Torr，温度为1000～1200℃的条件下，NH3流量为200～300mmol/min，TMGa流量为60～80μmol/min，生长时间依据纳米线高度确定；
本实施例中，在气压为100Torr，温度为1000℃的条件下，NH3流量为223mmol/min，TMGa流量为66μmol/min，生长时间7200s，由此在步骤4得到的成核点位置外延得到圆柱型GaN纳米线阵列，如图8所示，扫描电镜图如图11所示，显示出竖直的圆柱型GaN纳米线，且高度约3μm；
6.最后利用HF酸腐蚀掉衬底上的SiO2薄膜即可。
实施例2：圆台型GaN纳米线
一种形貌可控的GaN纳米线阵列的制备方法，包括以下步骤：
1.图形化Si衬底制备：采用常规的电子束曝光技术；
2.图形化衬底处理：通过高温烘烤腔体和氮化工艺来实现，目的是清除衬底表面的污染物，以及粗化表面并在表面形成生长台阶；高温烘烤腔体采用LP-MOCVD在100Torr，1200℃下H2氛围中烘烤15min；氮化工艺是在570℃，气压为500Torr下，通入NH3氮化4min，氮化处理后，图形化衬底表面变得粗糙，便于后续缓冲层的生长；
3.GaN缓冲层的生长：在气压500Torr，生长温度为570℃的条件下，TMGa流量为60μmol/min，NH3流量为111.54mmol/min，生长时间为115s，得到GaN缓冲层，其厚度控制在50nm以内；
4.重结晶退火：在气压为500Torr，温度为1100℃的条件下，退火处理8min，退火处理后，GaN在图形化衬底上的生长位置选择性地形成成核点，如图7所示，此为后续纳米线阵列排布的基础；
5.圆台型GaN纳米线的生长：在气压为150Torr，温度为1500℃的条件下，NH3流量为223mmol/min(此处NH3流量可选范围值为200～300mmol/min)，TMGa流量初始值为66μmol/min，并以0.5μmol/min的步阶值在7200s的生长时间内逐步增加至终值126μmol/min，可见NH3和TMGa的流量比呈现渐进式递减，由此在步骤4得到的成核点位置同质外延得到圆台型GaN纳米线阵列，如图9所示，扫描电镜图如图12所示。
6.最后利用HF酸腐蚀掉衬底上的SiO2薄膜即可。
实施例3：竹节型GaN纳米线
一种形貌可控的GaN纳米线阵列的制备方法，包括以下步骤：
1.图形化Si衬底制备：采用常规的纳米压印技术；
2.图形化衬底处理：通过高温烘烤腔体和氮化工艺来实现，目的是清除衬底表面的污染物，以及粗化表面并在表面形成生长台阶；高温烘烤腔体采用LP-MOCVD在100Torr，1150℃下H2氛围中烘烤10min；氮化工艺是在570℃，气压为500Torr下，通入NH3氮化4min，氮化处理后，图形化衬底表面变得粗糙，便于后续缓冲层的生长；
3.GaN缓冲层的生长：在气压500Torr，生长温度为570℃的条件下，TMGa流量为60μmol/min，NH3流量为111.54mmol/min，生长时间为115s，得到GaN缓冲层，其厚度控制在50nm以内；
4.重结晶退火：在气压为500Torr，温度为1100℃的条件下，退火处理8min，退火处理后，GaN在图形化衬底上的生长位置选择性地形成成核点，如图7所示，此为后续纳米线阵列排布的基础；
5.竹节型GaN纳米线的生长：在气压为200Torr，温度为1200℃的条件下，NH3流量为223mmol/min(此处NH3流量可选范围值为200～300mmol/min)，TMGa流量值分时段设置如下：0～30min：66μmol/min；30～60min：86μmol/min；60～90min：106μmol/min；90～120min：126μmol/min，可见NH3和TMGa的流量比呈现阶段式递减，由此在步骤4得到的成核点位置同质外延得到竹节型GaN纳米线阵列。
6.最后利用HF酸腐蚀掉衬底上的SiO2薄膜即可。
最后所应说明的是：上述实施例仅用于说明而非限制本发明的技术方案，任何对本发明进行的等同替换及不脱离本发明精神和范围的修改或局部替换，其均应涵盖在本发明权利要求保护的范围之内。

Claims (10)

1.一种形貌可控的GaN纳米线阵列，其特征在于，所述GaN纳米线阵列由圆柱、圆台或竹节型GaN纳米线在图形化衬底上排列而成。
2.权利要求1所述形貌可控的GaN纳米线阵列的制备方法，其特征在于，所述圆柱型GaN纳米线生长时，NH3和TMGa以固定的流量比流出，所述圆台型GaN纳米线生长时，NH3和TMGa以渐进式递减的流量比流出，所述竹节型GaN纳米线生长时，NH3和TMGa以阶段式递减的流量比流出。
3.根据权利要求2所述的形貌可控的GaN纳米线阵列的制备方法，其特征在于，所述渐进式递减的流量比是指，在整个生长时间内，NH3的流量值为f N，TMGa的流量值的初始值为f1，终值为f2，f1<f2，且f1以步阶值a递增至f2。
4.根据权利要求2所述的形貌可控的GaN纳米线阵列的制备方法，其特征在于，所述阶段式递减的流量比是指，在整个生长时间内，NH3的流量值为f N，TMGa的流量值分n个时间段设置，且在这n个时间段内，TMGa的流量值依时间次序逐渐增大。
5.根据权利要求2所述的形貌可控的GaN纳米线阵列的制备方法，其特征在于，所述GaN纳米线生长之前，需预先在图形化衬底上生长GaN缓冲层，所述GaN缓冲层经退火处理后，再同质外延生长GaN纳米线阵列。
6.根据权利要求2所述的形貌可控的GaN纳米线阵列的制备方法，其特征在于，所述图形化衬底通过电子束曝光或纳米压印技术制备得到。
7.根据权利要求2所述的形貌可控的GaN纳米线阵列的制备方法，其特征在于，所述图形化衬底为图形化Si衬底，且所述图形化Si衬底通过以下步骤制备得到：在Si衬底上依次进行（1）SiO2薄膜的一次沉积；（2）Ni薄膜的沉积；（3）Ni薄膜的退火：在Ni薄膜的退火过程中，Ni薄膜自组装形成离散Ni颗粒；（4）SiO2薄膜的二次沉积：控制二次沉积的SiO2薄膜的厚度小于离散Ni颗粒的高度以保证Ni颗粒的侧面裸露在外；（5）Ni颗粒的腐蚀：Ni颗粒腐蚀后，在一次沉积的SiO2薄膜上形成图形化模板；（6）SiO2层的刻蚀：步骤（1）一次沉积的SiO2薄膜和/或步骤（4）二次沉积的SiO2薄膜共同构成Si衬底上的SiO2层，刻蚀该SiO2层直至对应于步骤（5）Ni颗粒腐蚀位置处的腐蚀面抵达Si衬底，由此将一次沉积的SiO2薄膜上形成的图形化模板转移到Si衬底，即完成图形化Si衬底的制备。
8.根据权利要求7所述的形貌可控的GaN纳米线阵列的制备方法，其特征在于，所述SiO2薄膜的一次沉积和二次沉积均采用化学气相沉积法，所述Ni薄膜的沉积采用物理气相沉积法。
9.根据权利要求7所述的形貌可控的GaN纳米线阵列的制备方法，其特征在于，所述Ni薄膜的退火在N2气氛中，900℃下进行。
10.根据权利要求7所述的形貌可控的GaN纳米线阵列的制备方法，其特征在于，所述Ni颗粒的腐蚀采用湿法腐蚀工艺，所述SiO2层的刻蚀选用反应离子刻蚀法。
CN201810377638.5A 2018-04-25 2018-04-25 一种形貌可控的GaN纳米线阵列的制备方法 Expired - Fee Related CN108598238B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810377638.5A CN108598238B (zh) 2018-04-25 2018-04-25 一种形貌可控的GaN纳米线阵列的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810377638.5A CN108598238B (zh) 2018-04-25 2018-04-25 一种形貌可控的GaN纳米线阵列的制备方法

Publications (2)

Publication Number Publication Date
CN108598238A true CN108598238A (zh) 2018-09-28
CN108598238B CN108598238B (zh) 2019-06-18

Family

ID=63609105

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810377638.5A Expired - Fee Related CN108598238B (zh) 2018-04-25 2018-04-25 一种形貌可控的GaN纳米线阵列的制备方法

Country Status (1)

Country Link
CN (1) CN108598238B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101443887A (zh) * 2006-03-10 2009-05-27 Stc.Unm公司 Gan纳米线的脉冲式生长及在族ⅲ氮化物半导体衬底材料中的应用和器件
CN101681813A (zh) * 2007-01-12 2010-03-24 昆南诺股份有限公司 氮化物纳米线及其制造方法
US8563395B2 (en) * 2009-11-30 2013-10-22 The Royal Institute For The Advancement Of Learning/Mcgill University Method of growing uniform semiconductor nanowires without foreign metal catalyst and devices thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101443887A (zh) * 2006-03-10 2009-05-27 Stc.Unm公司 Gan纳米线的脉冲式生长及在族ⅲ氮化物半导体衬底材料中的应用和器件
CN101681813A (zh) * 2007-01-12 2010-03-24 昆南诺股份有限公司 氮化物纳米线及其制造方法
US8563395B2 (en) * 2009-11-30 2013-10-22 The Royal Institute For The Advancement Of Learning/Mcgill University Method of growing uniform semiconductor nanowires without foreign metal catalyst and devices thereof

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
姜腾: "GaN纳米线的可控生长和表征", 《中国优秀硕士学位论文全文数据库信息科技辑（月刊）》 *

Also Published As

Publication number Publication date
CN108598238B (zh) 2019-06-18

Similar Documents

Publication Publication Date Title
CN100587919C (zh) 用于氮化物外延生长的纳米级图形衬底的制作方法
CN106350783B (zh) 一种基于MOCVD侧向外延制备低位错密度AlGaN薄膜的方法及AlGaN薄膜
CN107068543B (zh) 用于制备iii-n模板及其继续加工的方法和iii-n模板
US8853030B2 (en) Method for production of selective growth masks using underfill dispensing and sintering
CN109103070B (zh) 基于纳米图形硅衬底制备高质量厚膜AlN的方法
CN101295636A (zh) 高晶体质量氮化物外延生长所用图形衬底的制备方法
JP2008543087A5 (zh)
CN110783167B (zh) 一种半导体材料图形衬底、材料薄膜及器件的制备方法
CN108269887A (zh) 一种基于图形化蓝宝石衬底和预溅射技术的AlN薄膜的制备方法
CN107251189B (zh) 基于第iii族元素氮化物的半导体载体的制造
CN109585270A (zh) 基于非晶衬底生长氮化物的方法及结构
CN111809154B (zh) 一种制备高质量硅基氮化铝模板的方法
CN107863428A (zh) 一种纳米级图形化衬底及其制作方法
US10283356B2 (en) Semiconductor wafer comprising a monocrystalline group-IIIA nitride layer
KR102072167B1 (ko) HVPE 성장법을 이용한 α-Ga2O3 박막 제조 방법
Aguirre et al. Selective growth of CdTe on nano-patterned CdS via close-space sublimation
CN104051583A (zh) 一种用于提高外延质量的图形化衬底的制备方法
CN109599468A (zh) 超宽禁带氮化铝材料外延片及其制备方法
CN108394857A (zh) 一种核壳GaN纳米线阵列的制备方法
CN108598238B (zh) 一种形貌可控的GaN纳米线阵列的制备方法
KR102161547B1 (ko) 전기적 및 열적 특성이 우수한 β-Ga2O3 박막층 제조 방법
CN109713099B (zh) 一种图形化蓝宝石衬底结构及其制作工艺
CN105551939B (zh) 自组装制备带空腔的iii‑v族氮化物复合衬底的方法
CN106876250A (zh) 氮化镓薄膜材料外延生长的方法
CN117476825B (zh) AlGaN外延结构的生长方法及应用

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20190618

Termination date: 20210425