CN108574017B - 变容二极管及其形成方法 - Google Patents
变容二极管及其形成方法 Download PDFInfo
- Publication number
- CN108574017B CN108574017B CN201710132009.1A CN201710132009A CN108574017B CN 108574017 B CN108574017 B CN 108574017B CN 201710132009 A CN201710132009 A CN 201710132009A CN 108574017 B CN108574017 B CN 108574017B
- Authority
- CN
- China
- Prior art keywords
- conductive layer
- layer
- terminal
- varactor
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 48
- 239000004065 semiconductor Substances 0.000 claims abstract description 91
- 239000000758 substrate Substances 0.000 claims abstract description 83
- 238000005468 ion implantation Methods 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 8
- 150000002500 ions Chemical class 0.000 claims description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 7
- 229920005591 polysilicon Polymers 0.000 claims description 7
- 239000004020 conductor Substances 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 5
- 239000003990 capacitor Substances 0.000 abstract description 7
- 230000009286 beneficial effect Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 12
- 238000001259 photo etching Methods 0.000 description 4
- 238000000605 extraction Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/92—Capacitors with potential-jump barrier or surface barrier
- H01L29/93—Variable capacitance diodes, e.g. varactors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/66174—Capacitors with PN or Schottky junction, e.g. varactors
Abstract
本发明提供了一种变容二极管及其形成方法，所述变容二极管包括形成于一半导体衬底上的第一导电层以及形成于所述第一导电层上第二导电层；所述第一导电层和所述第二导电层相隔离，所述第一导电层连接至一第一端子，所述第二导电层和所述半导体衬底可连接至同一端子。即，本发明提供的变容二极管中，通过所述第二导电层不仅可实现多电极的同时引出，以缩减所述变容二极管的尺寸；并且，所述第二导电层和第一导电层还可构成一附加电容，有利于增加所述变容二极管的最大电容值Cmax，进而可改善其调谐范围。
Description
技术领域
本发明涉及半导体技术领域，特别涉及一种变容二极管及其形成方法。
背景技术
变容二极管是射频(RF)电路中的一重要组成部分，例如应用于压控振荡器(voltage‐controlled oscillator，VCO)中。并且，集成在半导体器件中的变容二极管通常是一种MOS变容二极管。
电容值的调谐范围是用于衡量变容二极管性能的重要指标之一，变容二极管通常需要有宽的调谐范围。因此，如何增大变容二极管的调谐范围至关重要。此外，变容二极管越来越多的被集成于半导体器件中，随着半导体器件的集成度越来越高，变容二极管的尺寸也需不断优化。
发明内容
本发明的目的在于提供一种变容二极管，以改善现有的变容二极管的调谐范围。
为解决上述技术问题，本发明提供一种变容二极管，包括：一半导体衬底；一形成于所述半导体衬底上的第一导电层；一形成于所述第一导电层上的绝缘层；一形成于所述绝缘层上的第二导电层；所述第一导电层和所述第二导电层通过所述绝缘层相隔离，并且，所述第一导电层连接至一第一端子，所述半导体衬底连接至一第二端子，所述第二导电层连接至一第三端子。
可选的，所述第二端子和所述第三端子为同一端子，所述第二导电层延伸至所述半导体衬底上，并与所述半导体衬底接触以连接至同一端子。
可选的，所述第一导电层和所述第二导电层均为掺杂的半导体材料层。
可选的，所述第一导电层的掺杂浓度小于所述第二导电层的掺杂浓度。
可选的，所述第一导电层的掺杂浓度为1e13～1e17atom/cm3；所述第二导电层的掺杂浓度为1e17～1e20atom/cm3。
可选的，所述第一导电层和所述第二导电层均为第一掺杂类型，所述半导体衬底为第二掺杂类型，所述第二掺杂类型与第一掺杂类型相反。
可选的，所述第一导电层和所述第二导电层均为掺杂的多晶硅层。
可选的，所述半导体衬底中形成有一源极区和一漏极区，所述源极区和所述漏极区分别位于所述第一导电层的两侧，所述源极区和所述漏极区均连接至所述第二端子。
可选的，所述第二端子和所述第三端子为同一端子，所述第二导电层延伸至所述半导体衬底上，所述源极区和所述漏极区均与所述第二导电层接触并连接至同一端子。
可选的，所述绝缘层包括：位于所述第一导电层侧壁上的侧墙，以及位于所述第一导电层上的硬掩膜层。
另外，本发明还提供一种变容二极管的形成方法，包括：
提供一半导体衬底，所述半导体衬底上依次形成有一第一导电层和一绝缘层；
在所述绝缘层上形成一第二导电层，所述第二导电层与所述第一导电层相隔离；
分别形成一第一端子、一第二端子和一第三端子，所述第一导电层连接至所述第一端子，所述半导体衬底连接至所述第二端子，所述第二导电层连接至所述第三端子。
可选的，所述第二导电层延伸至所述半导体衬底上，并与所述半导体衬底接触以连接至同一端子。
可选的，在形成第二导电层之后，还包括：
执行离子注入工艺，对所述第一导电层和所述第二导电层进行离子掺杂。
可选的，所述第一导电层和所述第二导电层均为第一掺杂类型，所述半导体衬底为第二掺杂类型，所述第二掺杂类型与第一掺杂类型相反。
可选的，在离子注入工艺中，还包括：
对所述第一导电层两侧的半导体衬底进行离子掺杂，分别形成一源极区和一漏极区，所述源极区和所述漏极区均连接至所述第二端子。
可选的，所述第二端子和所述第三端子为同一端子，所述第二导电层延伸至所述半导体衬底上，所述源极区和所述漏极区均与所述第二导电层接触并连接至同一端子。
可选的，所述第一导电层和所述绝缘层的形成方法包括：
在所述半导体衬底上依次形成一第一导电材料层和一图形化的硬掩膜层；
以所述图形化的硬掩膜层为掩膜刻蚀所述第一导电材料层，形成第一导电层；
在所述第一导电层的侧壁上形成侧墙，所述侧墙和所述硬掩膜层构成所述绝缘层。
可选的，所述第一导电层和所述第二导电层均为多晶硅层。
在本发明提供的变容二极管中，包括形成于半导体衬底上的第一导电层，以及与第一导电层隔离的第二导电层，进而使第一导电层和第二导电层构成一附加电容，有利于提高变容二极管的总电容值，使所述变容二极管的最大电容值Cmax更大。进一步的，可通过将所述第二导电层与半导体衬底以及其他电极接触并连接至同一端子，以实现多电极的同时引出，从而可有效缩减所述变容二极管的尺寸。更进一步的，所述第二导电层可以为轻掺杂的半导体材料层，如此一来，当沟道处于耗尽状态时，所述第二导电层也可发生电荷耗尽，进而可使变容二极管的最小电容值Cmin更小，进一步改善了所述变容二极管的调谐范围。
此外，本发明中在形成所述变容二极管时，保留了第一导电层上的膜层，不仅可简化工艺，并且还可避免光刻或蚀刻的精度偏差对变容二极管的性能造成影响。
附图说明
图1为一种MOS变容二极管的结构示意图；
图2为一种具有较小尺寸的变容二极管的结构示意图；
图3为本发明一实施例中的变容二极管的结构示意图；
图4为图2所示的变容二极管的电容和电压特性曲线的示意图；
图5为本发明一实施例中的变容二极管的电容和电压特性曲线的示意图；
图6为本发明一实施例中的变容二极管的形成方法的流程示意图；
图7a‐7d为本发明一实施例中的变容二极管的形成方法在其制作过程中的结构示意图。
具体实施方式
如何增加变容二极管的调谐范围是本领域的一个重要的研究课题。图 1为一种MOS变容二极管的结构示意图，如图1所示，变容二极管通常包括：一半导体衬底11；以及，形成于所述半导体衬底11上的一导电层12；所述导电层12连接至一第一端子，所述半导体衬底连接至一第二端子。当改变所述第一端子和第二端子之间的电压时，可使导电层12下方的电荷逐渐聚集或者使所述导电层12下方的电荷逐渐消耗，从而改变了变容二极管的电容值。随着电荷的聚集，变容二极管达到其最大电容值Cmax；随着电荷的逐渐消耗，变容二极管达到其最小电容值Cmin，最大电容值Cmax和最小电容值Cmin决定了变容二极管的调谐范围。然而，图1所示的变容二极管的电容值的调谐范围有限，仍需进一步改善。
为解决上述技术问题，一种具有较小尺寸的变容二极管被提出。图2 为一种具有较小尺寸的变容二极管的结构示意图，如图2所示，所述变容二极管包括一半导体衬底21；形成于所述半导体衬底21上的一第一导电层22；位于所述第一导电层22两侧的半导体衬底21中的源极区24和漏极区25；以及，位于所述第一导电层22上的第二导电层23；所述第一导电层22暴露出进而可连接至一第一端子，所述第二导电层23与半导体衬底21、源极区24和漏极区25接触并连接至一第二端子。
即，图2所示的变容二极管中，所述第二导电层23构成一接触层，其可与需连接至同一端子上的电极连接，例如，所述第二导电层23与半导体衬底21、源极区24和漏极区25均连接，从而可直接从第二导电层23上引出并与第二端子B相连，而无需分别为半导体衬底21、源极区24和漏极区25的导电插塞预留空间，进而有效缩减了变容二极管的尺寸。这种变容二极管虽然可有效缩减变容二极管的尺寸，然而，并不能改善其调谐范围。此外，在将第一导电层22连接至第一端子上时，通常通过光刻和蚀刻工艺去除第一导电层22上方的膜层，以暴露出所述第一导电层22，然而，在此过程中，需保证光刻和蚀刻的精度，以确保第一导电层22可完全暴露出，并且不会刻蚀到其他区域上的膜层。
有鉴于此，本发明提供了一种能够有效改善其调谐范围的变容二极管。具体的，本发明提供的变容二极管包括：一半导体衬底；一形成于所述半导体衬底上的第一导电层；一形成于所述第一导电层上的绝缘层；一形成于所述绝缘层上的第二导电层；所述第一导电层和所述第二导电层通过所述绝缘层相隔离，并且，所述第一导电层连接至一第一端子，所述半导体衬底连接至一第二端子，所述第二导电层连接至一第三端子。
本发明的变容二极管中，所述半导体衬底和所述第一导电层构成一电容，所述第二导电层和所述第一导电层之间通过绝缘层隔离，进而可构成了一附加电容。当改变所述第一导电层上的电压，使变容二极管达到其最大电容值Cmax时，由于所述附加电容的存在，可使最大电容值Cmax大大增加。此外，本发明的变容二极管中，保留了第一导电层上的膜层，不仅可简化工艺，并且还可避免光刻或蚀刻的精度偏差对变容二极管的性能造成影响。
以下结合附图和具体实施例对本发明提出的变容二极管及其形成方法作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
图3为本发明一实施例中的变容二极管的结构示意图，如图3所示，所述变容二极管包括：一半导体衬底110；一位于所述半导体衬底110上的第一导电层120；一形成于所述第一导电层120上的绝缘层170；一形成于所述绝缘层170上的第二导电层130；所述第一导电层120和所述第二导电层130通过所述绝缘层170实现电隔离；所述第一导电层120连接至一第一端子，所述半导体衬底110连接至一第二端子，所述第二导电层130 连接至一第三端子。所述变容二极管在其工作过程中，通过控制第一端子和第二端子之间的电压，从而可实现对所述变容二极管的电容值进行调整的目的。
本实施例中，所述第二端子和所述第三端子为同一端子，即，所述第二导电层130与所述半导体衬底110连接至同一端子。具体的，所述第二导电层130延伸至所述半导体衬底110上，实现第二导电层130和半导体衬底110的电连接，进而可通过所述第二导电层130连接至同一端子上。可见，本实施例中，所述变容二极管不仅具有更大的最大电容值Cmax；并且，通过所述第二导电层130可实现多电极的同时引出，有效缩减了变容二极管的尺寸。此外，需说明的是，虽然第一导电层120上的绝缘层170 和第二导电层130被保留，但是所述第一导电层120仍可实现电极的引出，例如参考图3所示，将所述第一导电层120沿垂直于纸面的方向延长以使其暴露出，进而可将所述第一导电层120连接至第一端子。
其中，所述第一导电层120和所述第二导电层130均为掺杂的半导体材料层，例如所述第一导电层120和第二导电层130均为掺杂的多晶硅层。可选的方案中，所述第一导电层120的掺杂浓度小于第二导电层130的掺杂浓度。可以理解的是，所述第一导电层120为轻掺杂，所述第二导电层 130为重掺杂，例如，所述第一导电层120的掺杂浓度优选为 1e13～1e17atom/cm3，所述第二导电层130的掺杂浓度优选为 1e17～1e20atom/cm3。由于所述第一导电层130的掺杂浓度较低，从而在沟道的耗尽过程中，所述第一导电层130也可参与电荷的耗尽，进而可形成厚度较厚的耗尽层，有利于进一步减小变容二极管的最小电容值Cmin。即，与现有的变容二极管相比，本实施例中的变容二极管的最大电容值 Cmax更大，并且其最小电容值Cmin也更小，优化了所述变容二极管的调谐范围。
进一步的，所述第一导电层120和所述第二导电层130均为第一掺杂类型，所述半导体衬底110为与第一掺杂类型相反的第二掺杂类型。也就是说，所述变容二极管可以是PMOS变容二极管，也可以是NMOS变容二极管。本实施例中，以PMOS变容二极管为例进行详细说明，即，所述第一导电层120为P掺杂，所述半导体衬底110为N掺杂。
继续参考图3所示，所述变容二极管还包括一源极区140和一漏极区 150，所述源极区140和所述漏极区150形成于所述半导体衬底110中，并位于所述第一导电层120的两侧，所述源极区140和所述漏极区150均连接至所述第二端子。本实施例中，第二端子和第三端子为同一端子，即，第二导电层130与半导体衬底110、源极区140和漏极区150均连接至同一端子。具体的，所述第二导电层130延伸至半导体衬底110上，并与所源极区140和所述漏极区150均接触，从而可通过所述第二导电层130同时引出所述半导体衬底110、源极区140和漏极区150，并连接至同一端子上。也就是说或，在工作过程中，半导体衬底110的电压、第二导电层130 的电压、源极区140的电压和漏极区150的电压均相同。进一步的，所述源极区140和所述漏极区150均为重掺杂区。
此外，本实施例中，所述绝缘层170包括一侧墙171和一硬掩膜层172，所述侧墙171形成于所述第一导电层120的侧壁上，所述硬掩膜层172位于所述第一导电层120上。其中，所述硬掩膜层172可在形成第一导电层 120之后被保留，以覆盖所述第一导电层120的顶部，避免第一导电层120 和第二导电层130接触。进一步的，所述变容二极管还包括一介质层160，所述介质层160位于所述第一导电层120和所述半导体衬底110之间，以使第一导电层120和半导体衬底110隔离。其中，所述介质层160可以为二氧化硅层或者其他高K电介质层，例如氮化硅层，其介电常数越高，通常可使MOS变容二极管的调谐范围越宽。
本发明提供的变容二极管中，第一导电层120和第二导电层130可额外构成一附加电容，与现有的变容二极管相比，可有效增加变容二极管的最大电容值Cmax，进而可改善其调谐范围。图4为图2所示的变容二极管的电容和电压特性曲线的示意图，图5为本发明一实施例中的变容二极管的电容和电压特性曲线的示意图，下面以PMOS变容二极管为例并结合图 2‐图5所示，进一步详细说明本发明的有益效果。
参考图2和图4所示，变容二极管的工作过程通常包括反型区、耗尽区和积累区，通过改变第一端子和第二端子之间的电压，可使变容二极管在不同的区域内工作。具体的，当对所述第一端子施加正电压时，所述第一导电层22下方的电子逐渐聚集，并达到其最大电容值Cmax’；随着第一端子上的电压逐渐减小，所述变容二极管进入耗尽区的工作阶段，此时，所述第一导电层22下方的电子逐渐消耗，使变容二极管达到其最小电容值 Cmin’；当施加在所述第一端子上的电压为负电压时，第一导电层22上的负电压吸引其下方的空穴，进而在第一导电层22下方的沟道中形成反型层。接着，参考图3和5所示，本发明提供的变容二极管中，当对所述第一端子施加正电压时，所述第一导电层120下方的电子逐渐聚集，电容值逐渐增大，此外，所述第二导电层130和第一导电层120之间也构成了一附加 电容，因此，与现有的变容二极管相比，本发明中的变容二极管的最大电容值Cmax包括第一导电层120和半导体衬底110之间的最大电容值 Cmax’和一附加电容值；随着第一端子上的电压逐渐减小，所述变容二极管进入耗尽区的工作阶段，此时，所述第一导电层120下方的电子逐渐消耗，使变容二极管达到其最小电容值Cmin，此外，在可选的方案中，所述第一导电层120为轻掺杂，进而在沟道的耗尽过程中，第一导电层120也会发生耗尽，如此一来，可使变容二极管达到更小的最小电容值Cmin。
由此可见，与现有的变容二极管相比，本发明提供的变容二极管中，其最大电容值Cmax更大，并且可达到更小的最小电容值Cmin，进而可有效改善变容二极管的调谐范围。
基于以上所述的变容二极管，本发明还提供一种变容二极管的形成方法，图6为本发明一实施例中的变容二极管的形成方法的流程示意图，如图6所示，所述形成方法包括：
步骤S10，提供一半导体衬底，所述半导体衬底上依次形成有一第一导电层和一绝缘层；
步骤S20，在所述绝缘层上形成一第二导电层，所述第二导电层与所述第一导电层相隔离；
步骤S30，分别形成一第一端子、一第二端子和一第三端子，所述第一导电层连接至所述第一端子，所述半导体衬底连接至所述第二端子，所述第二导电层连接至所述第三端子。
即，本发明提供的变容二极管的形成方法中，在第一导电层上还形成有与其隔离的第二导电层，从而使第一导电层和第二导电层可构成一附加电容，如此一来，可有效增加所述变容二极管的最大电容值Cmax，进而可改善变容二极管的调谐范围。
图7a‐7d为本发明一实施例中的变容二极管的形成方法在其制作过程中的结构示意图，以下结合图6和图7a‐7d，对本发明提供的变容二极管的形成方法做进一步的详细说明。
首先，执行步骤S10，具体参考图7a和图7b，提供一半导体衬底210，所述半导体衬底210上依次形成有一第一导电层220和一绝缘层270。本实施例中，所述半导体衬底210为N型半导体衬底，所述第一导电层220 的材质例如为多晶硅。
进一步的，所述绝缘层270包括形成于所述第一导电层220侧壁上的侧墙271和形成于所述第一导电层220上的硬掩膜层272。具体的，所述第一导电层220和绝缘层270的形成方法可参考如下步骤：首先，在所述半导体衬底210上依次形成一第一导电材料层和一图形化的硬掩膜层272；接着，以所述图形化的硬掩膜层272为掩膜刻蚀所述第一导电材料层，形成第一导电层220；接着，保留所述硬掩膜层272，并在所述第一导电层 220的侧壁上形成侧墙271，所述侧墙271和所述硬掩膜层272构成所述绝缘层270。
接着，执行步骤S20，具体参考图7c所示，在所述绝缘层270上形成一第二导电层230，所述第一导电层220和所述第二导电层230通过所述绝缘层170相隔离。具体的，所述第一导电层220和所述第二导电层230 可为同一材质，例如均为多晶硅层。
本实施例中，所述第二导电层230从所述绝缘层270上延伸至所述半导体衬底210上，使所述第二导电层230和半导体衬底210接触。即，所述第二导电层230和所述半导体衬底210可连接至同一端子上，也就是说，所述第二端子和所述第三端子为同一端子。
此外，在形成所述第二导电层230之后，还包括对所述第一导电层220 和第二导电层230执行离子注入工艺。本实施例中，所述第一导电层220 的离子注入工艺和所述第二导电层230的离子注入工艺在同一工艺制程中进行。即，参考图7d所示，执行离子注入工艺，以对第一导电层220和第二导电层230同时进行离子掺杂，由于在所述第一导电层220上形成有所述绝缘层270，从而可降低第一导电层220中离子的掺杂浓度。也就是说，本实施例中，在对第一导电层220和第二导电层230同时执行离子注入工艺时，由于硬掩膜层272的存在，可使第一导电层220的掺杂浓度小于第二导电层230的掺杂浓度。如上所述，当采用低掺杂浓度的第一导电层220 时，从而当沟道处于耗尽状况时，所述第一导电层220可会耗尽，进而可有效减低变容二极管的最小电容值Cmin。由此可见，通过对第一导电层220 和第二导电层230同时执行离子注入，不仅可简化工艺，并且还能提高所形成的变容二极管的性能。
具体的，所述第一导电层220和所述第二导电层230的掺杂类型与半导体衬底210掺杂类型相反。即，本实施例中，对所述第一导电层220和第二导电层230执行P掺杂。
继续参考图7d所示，在上述的离子注入工艺中，除了对第一导电层 220和第二导电层230进行离子掺杂之外，还包括：对所述第一导电层220 两侧的半导体衬底210进行离子掺杂，以分别形成一源极区240和一漏极区250，所述源极区240和所述漏极区250均连接至所述第二端子。本实施例中，所述源极区240和所述漏极区250均形成于所述第二导电层230 下方的半导体衬底210中，从而使所述源极区240和所述漏极区250可均与所述第二导电层230接触，进而可通过所述第二导电层230实现多电极的同时引出。并且，本实施例中，通过一次离子注入工艺，以对第一导电层220和第二导电层230进行离子掺杂的同时，还在半导体衬底210中形成源极区240和漏极区250，进而可大大简化工艺流程，节约成本。
接着，执行步骤S30，分别形成一第一端子、一第二端子和一第三端子，所述第一导电层连接至所述第一端子，所述半导体衬底连接至第二端子，所述第二导电层连接至第三端子。本实施例中，由于所述半导体衬底和所述第二导电层连接并连接至同一端子上，也就是说，本实施例中，可仅形成两个端子，第一导电层连接至其中一个端子，所述第二导电层和所述半导体衬底接触并连接至另外一端子上。进而可分别引出所述第一导电层和第二导电层。
综上所述，本发明提供的变容二极管中，包括形成于半导体衬底上的第一导电层，以及与第一导电层隔离的第二导电层，从而可额外形成一附加电容，有利于提高变容二极管的总电容值，使所述变容二极管的最大电容值Cmax更大。进一步的，通过所述第二导电层还可实现多电极同时引出，有效缩减了所述变容二极管的尺寸。
此外，在形成所述变容二极管时，位于第一导电层上的膜层被保留，从而可节省相应的光刻和蚀刻的工艺流程，有效节省成本并简化工艺；同时，还可避免光刻和蚀刻的精度偏差对变容二极管的性能造成影响的问题。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (16)
1.一种变容二极管，其特征在于，包括：一半导体衬底；一形成于所述半导体衬底上的第一导电层；一形成于所述第一导电层上的绝缘层；一形成于所述绝缘层上的第二导电层；所述第一导电层和所述第二导电层通过所述绝缘层相隔离，并且，所述第一导电层连接至一第一端子，所述半导体衬底连接至一第二端子，所述第二导电层连接至一第三端子，其中所述第二端子和所述第三端子为同一端子，所述第二导电层延伸至所述半导体衬底上，并与所述半导体衬底接触以连接至同一端子。
2.如权利要求1所述的变容二极管，其特征在于，所述第一导电层和所述第二导电层均为掺杂的半导体材料层。
3.如权利要求2所述的变容二极管，其特征在于，所述第一导电层的掺杂浓度小于所述第二导电层的掺杂浓度。
4.如权利要求2所述的变容二极管，其特征在于，所述第一导电层的掺杂浓度为1e13～1e17atom/cm3；所述第二导电层的掺杂浓度为1e17～1e20atom/cm3。
5.如权利要求2所述的变容二极管，其特征在于，所述第一导电层和所述第二导电层均为第一掺杂类型，所述半导体衬底为第二掺杂类型，所述第二掺杂类型与第一掺杂类型相反。
6.如权利要求2所述的变容二极管，其特征在于，所述第一导电层和所述第二导电层均为掺杂的多晶硅层。
7.如权利要求1所述的变容二极管，其特征在于，所述半导体衬底中形成有一源极区和一漏极区，所述源极区和所述漏极区分别位于所述第一导电层的两侧，所述源极区和所述漏极区均连接至所述第二端子。
8.如权利要求7所述的变容二极管，其特征在于，所述源极区和所述漏极区均与所述第二导电层接触并连接至同一端子。
9.如权利要求1所述的变容二极管，其特征在于，所述绝缘层包括：位于所述第一导电层侧壁上的侧墙，以及位于所述第一导电层上的硬掩膜层。
10.一种变容二极管的形成方法，其特征在于，包括：
提供一半导体衬底，所述半导体衬底上形成有一第一导电层和形成于所述第一导电层上的一绝缘层；
在所述绝缘层上形成一第二导电层，所述第二导电层与所述第一导电层相隔离；
分别形成一第一端子、一第二端子和一第三端子，所述第一导电层连接至所述第一端子，所述半导体衬底连接至所述第二端子，所述第二导电层连接至所述第三端子，其中所述第二端子和所述第三端子为同一端子，所述第二导电层延伸至所述半导体衬底上，并与所述半导体衬底接触以连接至同一端子。
11.如权利要求10所述的变容二极管的形成方法，其特征在于，在形成第二导电层之后，还包括：
执行离子注入工艺，对所述第一导电层和所述第二导电层进行离子掺杂。
12.如权利要求11所述的变容二极管的形成方法，其特征在于，所述第一导电层和所述第二导电层均为第一掺杂类型，所述半导体衬底为第二掺杂类型，所述第二掺杂类型与第一掺杂类型相反。
13.如权利要求10所述的变容二极管的形成方法，其特征在于，在离子注入工艺中，还包括：
对所述第一导电层两侧的半导体衬底进行离子掺杂，分别形成一源极区和一漏极区，所述源极区和所述漏极区均连接至所述第二端子。
14.如权利要求13所述的变容二极管的形成方法，其特征在于，所述源极区和所述漏极区均与所述第二导电层接触并连接至同一端子。
15.如权利要求10所述的变容二极管的形成方法，其特征在于，所述第一导电层和所述绝缘层的形成方法包括：
在所述半导体衬底上依次形成一第一导电材料层和一图形化的硬掩膜层；
以所述图形化的硬掩膜层为掩膜刻蚀所述第一导电材料层，形成第一导电层；
在所述第一导电层的侧壁上形成侧墙，所述侧墙和所述硬掩膜层构成所述绝缘层。
16.如权利要求10所述的变容二极管的形成方法，其特征在于，所述第一导电层和所述第二导电层均为多晶硅层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710132009.1A CN108574017B (zh) | 2017-03-07 | 2017-03-07 | 变容二极管及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710132009.1A CN108574017B (zh) | 2017-03-07 | 2017-03-07 | 变容二极管及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108574017A CN108574017A (zh) | 2018-09-25 |
| CN108574017B true CN108574017B (zh) | 2021-08-06 |
Family
ID=63577055
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710132009.1A Active CN108574017B (zh) | 2017-03-07 | 2017-03-07 | 变容二极管及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108574017B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59167065A (ja) * | 1983-03-14 | 1984-09-20 | Agency Of Ind Science & Technol | 電界効果トランジスタ |
| CN1373927A (zh) * | 1999-09-13 | 2002-10-09 | 艾利森电话股份有限公司 | 层叠压控振荡器谐振器 |
| CN1567596A (zh) * | 2003-06-20 | 2005-01-19 | 北京大学 | 双沟道积累型变容管及其制造方法 |
| CN1649166A (zh) * | 2005-01-18 | 2005-08-03 | 清华大学 | 采用弯曲极板实现高电容值调节范围的微机械可变电容 |
| CN1689227A (zh) * | 2002-10-22 | 2005-10-26 | 国际商业机器公司 | 具有提高的调谐范围的微机电可变电抗器 |
-
2017
- 2017-03-07 CN CN201710132009.1A patent/CN108574017B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59167065A (ja) * | 1983-03-14 | 1984-09-20 | Agency Of Ind Science & Technol | 電界効果トランジスタ |
| CN1373927A (zh) * | 1999-09-13 | 2002-10-09 | 艾利森电话股份有限公司 | 层叠压控振荡器谐振器 |
| CN1689227A (zh) * | 2002-10-22 | 2005-10-26 | 国际商业机器公司 | 具有提高的调谐范围的微机电可变电抗器 |
| CN1567596A (zh) * | 2003-06-20 | 2005-01-19 | 北京大学 | 双沟道积累型变容管及其制造方法 |
| CN1649166A (zh) * | 2005-01-18 | 2005-08-03 | 清华大学 | 采用弯曲极板实现高电容值调节范围的微机械可变电容 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108574017A (zh) | 2018-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101517679B1 (ko) | 임베딩된 ｍｏｓ 버랙터를 갖는 ｆｉｎｆｅｔ 및 그 제조 방법 | |
| JP5168974B2 (ja) | 半導体可変容量素子及びその製造方法 | |
| US5965912A (en) | Variable capacitor and method for fabricating the same | |
| US9917081B2 (en) | Semiconductor device including finFET and fin varactor | |
| US7378327B2 (en) | Method for fabricating a junction varactor with high Q factor | |
| JP4636785B2 (ja) | 半導体装置及びその製造方法 | |
| US20090057742A1 (en) | Cmos varactor | |
| US7915655B2 (en) | Semiconductor device | |
| US10181533B2 (en) | Transcap manufacturing techniques without a silicide-blocking mask | |
| US8373248B2 (en) | Linear-cap varactor structures for high-linearity applications | |
| CN108574017B (zh) | 变容二极管及其形成方法 | |
| US9985145B1 (en) | Variable capacitor structures with reduced channel resistance | |
| US8004023B2 (en) | Semiconductor device and method of fabricating the same | |
| CN113241345B (zh) | 半导体器件结构及其形成方法 | |
| JP2005210005A (ja) | 半導体装置およびその製造方法 | |
| CN108269861B (zh) | Mos电容及其形成方法 | |
| KR100710195B1 (ko) | 모스 버랙터의 제조 방법 | |
| CN111656533A (zh) | 可变电容器平带电压工程 | |
| KR101128714B1 (ko) | 반도체 소자 제조 방법 | |
| KR20050073303A (ko) | 반도체 장치의 제조 방법 | |
| KR101138407B1 (ko) | 버랙터가 구비된 반도체 집적 회로, 및 그 제조 방법 | |
| JP2004281567A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |