CN111656533A - 可变电容器平带电压工程 - Google Patents

可变电容器平带电压工程 Download PDF

Info

Publication number
CN111656533A
CN111656533A CN201880086382.0A CN201880086382A CN111656533A CN 111656533 A CN111656533 A CN 111656533A CN 201880086382 A CN201880086382 A CN 201880086382A CN 111656533 A CN111656533 A CN 111656533A
Authority
CN
China
Prior art keywords
region
semiconductor
insulating
variable capacitor
regions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201880086382.0A
Other languages
English (en)
Inventor
F·A·马里诺
N·卡尼克
F·卡洛波兰蒂
P·梅内格利
Q·梁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN111656533A publication Critical patent/CN111656533A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G7/00—Capacitors in which the capacitance is varied by non-mechanical means; Processes of their manufacture
    • H01G7/06—Capacitors in which the capacitance is varied by non-mechanical means; Processes of their manufacture having a dielectric selected for the variation of its permittivity with applied voltage, i.e. ferroelectric capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66181—Conductor-insulator-semiconductor capacitors, e.g. trench capacitors
    • H01L29/66189—Conductor-insulator-semiconductor capacitors, e.g. trench capacitors with PN junction, e.g. hybrid capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/93—Variable capacitance diodes, e.g. varactors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本公开的某些方面提供了半导体可变电容器。一个示例半导体可变电容器通常包括半导体区，绝缘层和第一非绝缘区，该绝缘层被布置在半导体区与第一非绝缘区之间。在某些方面，半导体可变电容器还可包括毗邻于半导体区布置的第二非绝缘区和毗邻于半导体区布置的第三非绝缘区，第二非绝缘区和第三非绝缘区具有不同掺杂类型。在某些方面，半导体可变电容器还可包括在半导体区与绝缘层之间布置的注入区。注入区可用于调整半导体可变电容器的平带电压。

Description

可变电容器平带电压工程
优先权要求
本专利申请要求于2018年1月15日提交的题为“VARIABLE CAPACITOR FLAT-BANDVOLTAGE ENGINEERING(可变电容器平带电压工程)”的申请No.15/871,638的优先权，该申请被转让给本申请受让人并由此通过援引纳入于此。
技术领域
本公开的某些方面一般涉及电子电路，尤其涉及可变半导体电容器。
背景技术
半导体电容器是集成电路的基本组件。可变电容器是其电容可在偏置电压的影响下有意地且反复地改变的电容器。可变电容器(可被称为变容管)通常被用于电感器-电容器(LC)电路中，以设置振荡器的谐振频率，或用作可变电抗，例如，用于天线调谐器中的阻抗匹配。
压控振荡器(VCO)是可使用变容管的示例电路，其中p-n结型二极管中形成的耗尽区的厚度通过改变偏置电压以改变结电容而变化。任何结型二极管展现该效果(包括晶体管中的p-n结)，但是用作可变电容二极管的器件被设计成具有较大结面积和专门为改善器件性能(诸如品质因数和调谐范围)而选择的掺杂分布。
概述
本公开的某些方面一般涉及用注入区实现的半导体可变电容器，该注入区允许电容器的平带电压的调整。
本公开的某些方面提供了半导体可变电容器。半导体可变电容器通常包括：半导体区；绝缘层；第一非绝缘区，该绝缘层被布置在半导体区与第一非绝缘区之间；毗邻于半导体区布置的第二非绝缘区；毗邻于半导体区布置的第三非绝缘区，第二非绝缘区和第三非绝缘区具有不同掺杂类型；以及在半导体区与绝缘层之间布置的注入区，其中该半导体区包括在第二非绝缘区与第三非绝缘区之间布置的至少两个区，该至少两个区具有不同掺杂浓度或不同掺杂类型中的至少一者，该至少两个区之间的一个或多个结被布置在第一非绝缘区的上方或下方。
本公开的某些方面提供了半导体可变电容器。半导体可变电容器通常包括：半导体区，其包括本征区；绝缘层；第一非绝缘区，该绝缘层被布置在半导体区与第一非绝缘区之间；毗邻于半导体区布置的第二非绝缘区；毗邻于半导体区布置的第三非绝缘区，第二非绝缘区与第三非绝缘区具有不同掺杂类型；以及在半导体区与绝缘层之间布置的注入区。
本公开的某些方面提供了一种制造半导体可变电容器的方法。该方法一般包括：形成半导体区；形成绝缘层；形成第一非绝缘区，该绝缘层形成在半导体区与第一非绝缘区之间；形成毗邻于半导体区的第二非绝缘区；形成毗邻于半导体区的第三非绝缘区，第二非绝缘区和第三非绝缘区具有不同掺杂类型；以及在半导体区与绝缘层之间形成注入区，其中该半导体区包括在第二非绝缘区与第三非绝缘区之间布置的至少两个区，该至少两个区具有不同掺杂浓度或不同掺杂类型中的至少一者，该至少两个区之间的一个或多个结被布置在第一非绝缘区的上方或下方。
本公开的某些方面提供了一种制造半导体可变电容器的方法。该方法一般包括：形成包括本征区的半导体区；形成绝缘层；形成第一非绝缘区，该绝缘层形成在半导体区与第一非绝缘区之间；形成毗邻于半导体区的第二非绝缘区；形成毗邻于半导体区的第三非绝缘区，第二非绝缘区和第三非绝缘区具有不同掺杂类型；以及在半导体区与绝缘层之间形成注入区。
附图简述
为了能详细理解本公开的以上陈述的特征所用的方式，可参照各方面来对以上简要概述的内容进行更具体的描述，其中一些方面在附图中解说。然而应该注意，附图仅解说了本公开的某些典型方面，故不应被认为限定其范围，因为本描述可允许有其他等同有效的方面。
图1解说了示例半导体可变电容器。
图2解说了示例差分半导体可变电容器。
图3解说了根据本公开的某些方面的具有在极板氧化物层下方形成的p-n结的跨电容(transcap)器件。
图4是解说了根据本公开的某些方面，针对不同p阱区长度，因变于控制电压的跨电容器件的电容和品质因数(Q)的示图。
图5A-5C解说了根据本公开的某些方面的用不同半导体区结构实现的跨电容器件。
图6A解说了根据本公开的某些方面的用本征区实现的跨电容器件。
图6B和图6C分别解说了根据本公开的某些方面的用本征区和n阱区实现的跨电容器件的横截面和俯视图。
图7是解说了根据本公开的某些方面，针对不同本征区长度，因变于控制电压的跨电容器件的电容和Q的示图。
图8A和图8B解说了根据本公开的某些方面的半导体可变电容器，每个半导体可变电容器以用于电容器的阳极的非绝缘区下方的本征区实现。
图9解说了根据本公开的某些方面的用背侧极板实现的跨电容器件。
图10A和10B是分别示出根据本公开的某些方面，针对不同本征区长度，图9的跨电容器件的电容器-电压(C-V)特性和Q的示图。
图11A和11B解说了根据本公开的某些方面的使用平带(FB)调整区实现的跨电容器件的示例结构。
图12A和12B解说了根据本公开的某些方面的具有在极板氧化物层下方形成的p-n结和FB调整区的跨电容器件的示例结构。
图13是示出根据本公开的某些方面的用或不用FB调整区实现的跨电容器件的C-V特性和Q的示图。
图14解说了根据本公开的某些方面的具有在极板氧化物层下方形成的本征区和FB调整区的跨电容器件的示例结构。
图15A和15B解说了根据本公开的某些方面的使用背栅配置实现并且具有FB调整区的示例跨电容器件。
图16是根据本公开的某些方面的用于制造半导体可变电容器的示例操作的流程图。
图17是根据本公开的某些方面的用于制造具有本征区的半导体可变电容器的示例操作的流程图。
详细描述
本公开的各方面一般涉及一种具有半导体区的半导体可变电容器结构，该半导体区由具有不同掺杂浓度和/或不同掺杂类型的两个或更多个区实现。在某些方面，半导体可变电容器结构可实现有用于调整电容器的平带电压的注入区。
措辞“示例性”在本文中用于意指“用作示例、实例、或解说”。本文中描述为“示例性”的任何方面不必被解释为优于或胜过其他方面。
如本文中所使用的，呈动词“连接”的各种时态的术语“连接到”可以意味着元件A被直接连接到元件B或者其他元件可以被连接在元件A和B之间(即，元件A是与元件B间接连接的)。在电气组件的情形中，术语“连接到”在本文中也可以用于表示导线、迹线或其他导电材料被用于电连接元件A和B(以及电连接在它们之间的任何组件)。
图1解说了根据本公开的某些方面的跨电容器件100的示例结构。跨电容器件100包括耦合至极板(P)端子101的非绝缘区112，耦合至阱(W)端子103的非绝缘区106，和耦合至位移(D)端子102的非绝缘区108。跨电容器件的某些实现使用布置在半导体区114上方的极板氧化物层110。极板氧化物层110可隔离W和P端子，并且因此实际上充当跨电容器件100的电介质。非绝缘区106(例如，重度n掺杂区)和非绝缘区108(例如，重度p掺杂区)可在半导体区114中以及在跨电容器件100的两侧上形成，以便创建p-n结。如本文所使用的，非绝缘区通常指可导电或半导电的区域。
在某些方面，可在D端子102与W端子103之间施加偏置电压，以便调制P与W端子之间的电容。例如，通过向D端子102施加偏置电压，可在非绝缘区108的p-n结与半导体区114的区域115之间形成耗尽区130。基于该偏置电压，该耗尽区130可在极板氧化物层110下方展宽，从而减小由半导体区114形成的等效电极的面积，并由此减小跨电容器件100的有效电容面积和电容值。进一步地，W和P端子的偏置可被设置为避免在氧化物下方形成倒置区，并以深度耗尽模式操作跨电容器件100。通过改变W端子相对于P端子和D端子的电压，垂直和水平耗尽区都可被用于调制W端子与P端子之间的电容。
可选择极板氧化物层110上方的非绝缘区112的功函数以改进器件性能。例如，可使用n掺杂的多晶硅材料(而不是p掺杂的)，即使在极板氧化物层110下方的半导体区114掺杂有n型杂质。在一些方面，金属材料(如果期望也可以是掺杂的)可用于具有适当功函数的非绝缘区112或不同金属材料的多层堆叠以获得所期望的功函数。在某些方面，非绝缘区112可被分成两个子区，一个n掺杂的区和一个p掺杂的区，或者可针对每个子区使用不同金属材料。
在一些情形中，半导体区114可被布置在绝缘体或半导体区116上方。可选择用于区域116的材料的类型，以提高跨电容器件100性能。例如，区域116可以是绝缘体、半绝缘体或本征/近本征半导体，以便减小与跨电容器件100相关联的寄生电容。在一些情形中，区域116可由具有适当的掺杂分布的n-掺杂或p-掺杂的半导体形成，以在向D端子102施加偏置电压时增加跨电容器件Q和/或对可在非绝缘区108与半导体区114的区域115之间形成的耗尽区130的控制。区域116还可由多个半导体层或以不同方式(n、p或本征)掺杂的区域形成。此外，区域116可包括半导体、绝缘层和/或基板，或者可在半导体、绝缘层和/或基板上方形成。
为了更好地理解跨电容器件100的工作原理，可假设D端子102相对于W端子103以负电压偏置。半导体区114中的耗尽区130的宽度可以通过向D端子102或W端子103施加控制电压来控制。W端子与P端子之间的电容可取决于半导体区114中的耗尽区130的宽度，并且因此可通过向D端子102施加控制电压来控制。此外，施加到D端子102的偏置电压的变化不会改变W端子与P端子之间的直流(DC)电压，从而允许对器件特征的改进的控制。
在一些情形中，可优选的使非绝缘区106和/或非绝缘区108与极板氧化物层110相距一定距离，以便减小与非绝缘区108相关联的寄生电容并且针对高控制电压改善非绝缘区106的隔离。例如，非绝缘区106可与极板氧化物层110部分地交叠，或非绝缘区106可在与极板氧化物层110的边缘相距一定距离处形成，以增加器件调谐范围和线性度。在后一情形中，由于可施加到P和W端子的一部分射频(RF)信号在氧化物边缘与非绝缘区之间衰落，而不是跨极板氧化物层110整体地施加，因此提高了器件的电压耐受能力。非绝缘区108可与极板氧化物层110部分交叠，或者可将非绝缘区108与极板氧化物层110隔开，从而减小P端子101与D端子102之间的寄生电容。
在某些方面，可用p阱区实现半导体区114，以改善非绝缘区108与半导体区114的区域115之间的p-n结的击穿电压，同时，降低P端子101与D端子102之间的寄生电容，如本文更详细地描述的。类似地，可用在非绝缘区106与半导体区114的区115之间的n掺杂区实现半导体区114，以便调控极板氧化物层110与非绝缘区106之间的掺杂浓度，如本文更详细地描述的。在本公开的某些方面，可用具有不同掺杂浓度和/或不同掺杂类型的两个或更多个区来实现半导体区114。可在极板氧化物层110下方布置两个或更多个区之间的结，以提高跨电容器件100的Q。
图2解说了示例差分跨电容器件200。可通过背对背布置两个跨电容器件100来获得差分跨电容器件200。在该示例中，RF+和RF-端子(例如，对应于图1中的P端子)对应于用于差分RF信号的差分RF端口的正节点和负节点。RF+端子可耦合至非绝缘区218，并且RF-端子可耦合至非绝缘区220，非绝缘区218和220中的每一者布置在相应氧化物层202和204上方。如所解说，N阱区206和208可经由非绝缘区210(例如，n+)耦合至W端子。差分跨电容器件200还包括耦合至相应非绝缘区222和224的D端子211和212。偏置电压可被施加到D端子211和212(或相对于该器件的其他端子施加到W端子)以分别调整n阱区206和208的耗尽区，从而调整相应RF+和RF-端子与W端子之间的电容。在一些方面，如所解说，埋氧化物层214可位于n阱区206和208下方以及半导体基板或绝缘体216上方。
可用跨电容技术实现的电容密度以器件性能为代价而增加。例如，参照图2，可通过减小用于RF+和RF-端子的非绝缘区218和220之间的距离来增加电容密度。然而，减小非绝缘区218和220之间的距离可增加与该结构相关联的寄生电容，从而降低跨电容器件200的调谐范围。
跨电容器件100的电容器-电压(C-V)特性确定其性能参数，诸如，调整范围(Cmax/Cmin)、用于实现完整电容调整范围的最大控制电压、Q和跨电容器件的线性度。然而，这些性能表征可取决于若干工艺参数，诸如，阱掺杂、氧化物厚度、与极板端子的n+/p+邻近度和极板长度。这些性能参数之间可存在折衷。例如，可通过增加极板长度或通过将n+区放置得远离极板端子来增加跨电容器件的调谐范围。然而，在这两种情形中，使器件Q降级，并且增加用于改进跨电容器件的可调性的调谐电压。类似地，可增加氧化物厚度以改进Q，但是该选择可导致调谐范围的降级。同样，较高阱掺杂可提供更好的线性度和Q，但也可使器件的调谐范围降级。本公开的某些方面软化了这些折衷。此外，本公开的某些方面允许跨电容器件的电容水平之间的较急剧转变，这对于数字调谐中的跨电容使用可以是有益的。
图3解说了根据本公开的某些方面的具有在极板氧化物层110下方形成的p-n结的跨电容器件100。例如，参照图1的跨电容器件100，非绝缘区106和108之间的区域可用n阱区302和p阱区304来实现，该区域在极板氧化物层110下方具有p-n结，修改在跨电容操作期间跨电容器件100内的电场分布。例如，因变于控制电压的电容和Q的行为取决于由来自非绝缘区108的水平电场创生的耗尽区如何相对于由来自非绝缘区112的垂直电场创生的耗尽区移动。由于n阱区302与p阱区304之间的p-n结形成得更靠近n+区，因此由水平电场引起的耗尽区可在较低控制电压下显示其在C-V特性中的影响，从而允许跨电容器件100的Q的操纵。该配置可以是有用的，尤其是在可使用薄有源硅层的现代绝缘体上覆硅(SOI)技术中，其中器件-Q相对控制电压的图表示出由于不平衡电场而导致的下降。在一些情形中，可通过在制造期间使用分开的n阱和p阱注入掩模来实现跨电容器件100的结构。
在某些方面，p阱区304的掺杂浓度可用于操纵跨电容器件100内的电场分布。例如，p阱区304可以是低掺杂的或可被本征(i)区替代，以在非绝缘区106和108之间获得p-i-n结，并进一步使跨电容器件100的高和低电容之间的转变变得急剧。在该情形中，本征区的长度可被设置以获得跨电容器件的期望控制电压和跨电容C-V特性。
图4是解说了根据本公开的某些方面，针对不同p阱区长度，因变于控制电压的跨电容器件的电容和Q的示图400。如所解说的，可调整节跨电容器件100的结构，以将器件Q从大约120提高到几乎190，而对调谐范围几乎没有降级。替换地，控制电压可被降低到2伏以获得C-V特性的急剧转变，这在数字应用中尤其有利。
图5A-5C解说了根据本公开的某些方面的用半导体区114的不同结构实现的跨电容器件100。图400的Q曲线402对应于在没有p阱区的情况下实现的图5A中的跨电容器件100的配置。图400的Q曲线404对应于用125nm的p阱区长度实现的图5B中的跨电容器件100的配置。图400的Q曲线406对应于用50nm的p阱区长度实现的图5C中的跨电容器件100的配置。如图5B所解说的，当在P端子上施加正偏置电压时，p阱区304可在其与极板氧化物层110的界面处反转，并且电子在n阱区302中累积。这导致图5B的跨电容器件100的最大电容与在没有p阱区的情况下实现的跨电容器件的最大电容相同。
图6A解说了根据本公开的某些方面的用本征区602实现的跨电容器件100。在该情形中，本征区602跨越非绝缘区106与非绝缘区108之间的整个区域。
图6B和图6C分别解说了根据本公开的某些方面的利用本征区602、n阱区302和p阱区304实现的跨电容器件的横截面和俯视图。如所解说，图6B的跨电容器件100的半导体区用布置在n阱区302与p阱区304之间的本征区602来实现。在一些情形中，本征区602可以是具有1e12cm-3数量级浓度的轻掺杂p型(或n型)区。
当在P端子处施加正偏置电压时，本征区602在其与极板氧化物层的界面处反转(假定该区是轻掺杂的p型区)，并且电子在n阱区302中积累。这导致跨电容器件的最大电容与在没有本征区的情况下实现的跨电容器件的最大电容相同。但是，当对P或W端子偏置使得跨电容器件在处于耗尽中操作时，跨电容本征区可更快耗尽，从而导致与不用本征区实现的跨电容器件相比，电容相对于控制电压更急剧减小。
图7是解说了根据本公开的某些方面，针对不同本征区长度，因变于控制电压的图6B和6C的跨电容器件100的电容和Q的示图700。示图700示出了图6B和图6C的跨电容器件100可被配置成在不使调谐范围降级的情况下，将控制电压降低至1V，并将器件Q提高20％。所观察到的器件Q中的提高可能由于p-n结引起的侧向耗尽区的影响，当控制偏置增大时，其相对于由极板引起的垂直耗尽区占主导，从而减小P和W端子之间的最大有效电阻。在某些方面中，可将本征区添加到双端子金属氧化物半导体(MOS)变容管以改进器件性能，如参照图8A和图8B更详细地描述的。
图8A和图8B分别解说了根据本公开的某些方面的电容器800和801，其以用于阳极的非绝缘区804下方的本征区802实现。在某些方面，电容器可包括单个阴极(如图8的电容器800所解说)，或两个阴极(如图8B的电容器801所解说)。本征区802可被布置在耦合至阴极的非绝缘区806和808之间。在某些方面，电容器801的阴极可被短路，从而提供双端子电容器。在某些方面，电容器800和801可以可任选地包括n阱区840和/或842。在一些情形中，n阱区840和/或842可被重掺杂区替代。
在本公开的某些方面，可使用背栅配置来实现本文所描述的示例跨电容器件和电容器，如参照图9更详细地描述的。
图9解说了根据本公开的某些方面的使用背栅配置实现的示例跨电容器件900。例如，可在跨电容器件900的埋氧化物(BOX)区904的至少一部分的下方形成非绝缘区902(例如，背侧极板端子)。因此，例如，BOX区904可被用作极板氧化物，而背侧腔触点可被用作极板端子，从而使得能在高电压应用中使用跨电容器件900。
虽然减小最大控制电压不是此跨电容器件配置的主要目标，但是可通过结合本征区906来提高跨电容器件900的调谐范围相对Q的性能。例如，跨电容器件900的配置允许厚氧化跨电容的制造，跨电容其具有30-40nm的范围内的氧化厚度和高达15-20V的操作电压。在某些方面，可在半导体区114的至少一部分上方形成硅化物阻挡层908，以防止半导体区114的不同区域之间的结被短路。
图10A和10B解说了分别示出根据本公开的某些方面，针对不同本征区长度，跨电容器件900的C-V特性和Q的示图1000和1001。如示图1001所解说，与没有本征区结合的参考(ref)跨电容器件相比，改进了跨电容器件900的Q。此外，如示图1000所解说，通过结合本征区906，对跨电容器件900的调谐范围几乎没有影响或没有影响。例如，针对10倍调谐范围，跨电容器件900(例如，用35nm的氧化物、0.48μm的多晶长度(Lpoly)和0.25μm的本征区长度来实现)提供约为122的Q，与参考器件的55的Q相对比。如图9所解说，Lpoly是从非绝缘区108的边缘到非绝缘区902的边缘的半导体区114的长度。
使用平带(FB)调整区实现的示例跨电容器件
如上所述，水平掺杂分布可被工程设计以调制跨电容器件性能。此外，本公开的某些方面提供了一种跨电容器件架构，其通过对跨电容器件的垂直掺杂分布进行工程设计跨电容来软化用于实现高调谐范围的控制电压设置与其他器件性能表征之间的折衷，并由此增加跨电容器件的设计灵活性。在某些方面，可对在极板氧化物下方的垂直掺杂分布进行工程设计以修改在操作期间跨电容器件的电场分布，同时还使跨电容器件的平带电压，如本文中更详细地描述的。
图11A和11B分别解说了根据本公开的某些方面的使用平带(FB)调整区1104实现的跨电容器件1100和1101的示例结构。如本文所使用的，FB电压通常指在半导体中不存在电荷并且因此没有跨半导体的电压降的电压。例如，FB电压可表示半导体的能量带处于水平(平坦)的电压。在某些方面，FB调整区1104(例如，硅层)可被布置在极板氧化物层110下方的区域中，以调整跨电容器件1100和1101的FB电压。如图11A所解说，FB调整区1104可仅被布置在极板氧化物层110和衬垫1112A和1112B下方的区域(或该区域的一部分)中，或者如图11B所解说，FB调整区1104可从非绝缘区106跨越到非绝缘区108。对于其他方面(未示出)，FB调整区1104可仅接触非绝缘区106或非绝缘区108中的一者。在某些方面，FB调整区1104可以是n掺杂或p掺杂的。对于n型跨电容器件(诸如，具有n阱非绝缘区1102的跨电容器件1100)，如果FB调整区1104是n掺杂的，则FB电压可向较高控制电压偏移，而跨电容如果使用p型FB调整区1104，则FB电压可沿相反方向偏移，或者对于p型跨电容器件则反之。
图12A和12B分别解说了根据本公开的某些方面的具有在极板氧化物层110下方形成的p-n结1220和FB调整区1104的跨电容器件1200和1201的示例结构。通过添加p阱非绝缘区1202，在极板氧化物层110下方形成p-n结1220。如前所描述，p-n结1220的形成允许在跨电容的高电容值和低电容值之间较急剧转变。然而，p-n结1220还可将跨电容器件的FB电压向较低控制电压偏移，并且使跨电容器件的品质因数(Q)降级。在本公开的某些方面，FB调整区1104被布置在跨电容器件的极板氧化物层和半导体区之间，以缓解(或甚至消除)这些不利影响。
如图12A所解说，FB调整区1104可仅被布置在极板氧化物层110和衬垫1112A和1112B下方的区域(或该区域的一部分)中，或者如图12B所解说，FB调整区1104可从极板氧化物层110下方跨越至非绝缘区106。在一些情形中，FB调整区1104可从极板氧化物层110下方跨越至非绝缘区108。在某些方面，FB调整区1104可以是n型注入区，其具有以距硅/电介质界面30nm为中心的峰值浓度，具有等于n阱注入(例如，非绝缘区1102)的掺杂浓度的峰值掺杂浓度。
图13是示出了根据本公开的某些方面的用或不用极板氧化物下方的p-n结(例如，p-n结1220)实现的以及用或不用FB调整区1104实现的各个跨电容器件的C-V特性和Q的示图1300。曲线1302和1303分别解说了在没有p阱非绝缘区1202或FB调整区1104的情况下实现的跨电容器件1200的电容和Q。曲线1304和1305分别解说了在具有p阱非绝缘区1202但没有FB调整区1104的情况下实现的跨电容器件1200的电容和Q。如所解说，添加p阱非绝缘区1202允许在跨电容的高电容值和低电容值之间较急剧转变。然而，包括p阱非绝缘区1202使Q降级并使FB电压向较低控制电压偏移。
曲线1306和1307分别解说了具有p阱非绝缘区1202和FB调整区1104的跨电容器件1200的电容和Q。如所解说，包括FB调整区1104将FB电压向较高控制电压偏移，以补偿由于包括p阱非绝缘区1202而引起的FB电压偏移。在某些方面，可增加FB调整区1104的掺杂浓度以进一步使FB电压向较高控制电压偏移。例如，曲线1308和1309分别解说了由曲线1306和1307表示的相同跨电容器件的电容和Q，但是FB调整区1104的掺杂浓度增加了一倍半。如所解说，与曲线1306和1307表示的跨电容器件相比，FB电压向较高控制电压偏移。
尽管本文提供的示例已经解说了具有FB调整区的跨电容器件的若干结构，但是可实现跨电容结构的其他变型。例如，FB调整区可仅限于跨电容器件1200的p阱或n阱侧。作为另一示例，可通过例如包括如图6B所解说的本征区来将更复杂的垂直分布与FB调整区结合使用。
图14解说了根据本公开的某些方面的具有在极板氧化物层110下方形成的本征区1402和FB调整区1104的跨电容器件1400的示例结构。如本文所用，术语“本征”指本征半导体或近本征半导体(例如，轻掺杂半导体)。例如，本征区可以是具有小于1e12cm-3浓度的轻掺杂p型(或n型)区。如所解说，跨电容器件1400可以任选地包括p阱区1404。此外，非绝缘区106(例如，n+区)可与衬垫1406的边缘对准，以进一步改善跨电容器件1400的Q。
图15A和15B分别解说了根据本公开的某些方面的使用背栅配置实现并且具有FB调整区1104的示例跨电容器件1500和1501。如所解说，FB调节区1104可被布置在非绝缘区902(例如，背侧极板端子)上方。如图15A所解说，FB调整区1104可仅被布置在非绝缘区902上方的区域中，或者如图15B所解说，FB调整区1104可从非绝缘区106跨越到非绝缘区108。在某些方面，FB调整区1104可接触非绝缘区108，但是不接触非绝缘区106(如图15A所解说)，而在其他方面(未示出)，FB调整区1104可接触非绝缘区106，但是不接触非绝缘区108。
在某些方面，可使用具有与半导体区(例如，半导体区114)的能量带隙不同的能量带隙的半导体材料来实现本文所描述的FB调整区1104。例如，可使用硅锗(SiGe)薄层来实现本文所描述的FB调整区1104。在某些方面，锗(Ge)的摩尔分数或用于形成SiGe的应变条件可被调整以设置跨电容器件的FB电压。
在某些方面，可使用各种合适技术(诸如外延工艺步骤)中的任何一种来形成如本文所描述的FB调整区1104。对于高k金属栅极(HKMG)技术(其中在源极和漏极区的注入之后形成高k电介质)，为了获得浅FB调整区，可在虚栅极的形成和去除之后以及在HKMG已被沉积之前执行FB调整区的对应注入。在该步骤中，已进行了用于形成半导体器件的许多热工艺步骤，并且因此减少了与热退火有关的掺杂剂的扩散。
图16是根据本公开的某些方面的用于制造半导体可变电容器的示例操作1600的流程图。操作1600可例如由半导体处理腔执行。
操作1600可在框1602处开始，其中形成半导体区，在框1604处形成绝缘层以及在框1606处形成第一非绝缘区。在半导体区与第一非绝缘区之间形成绝缘层。在某些方面，操作在框1608处，其中形成毗邻于半导体区的第二非绝缘区，以及在框1610处，形成毗邻于半导体区的第三非绝缘区继续。第二非绝缘区和第三非绝缘区具有不同掺杂类型。在框1612处，可在半导体区与绝缘层之间形成注入区。在某些方面，该半导体区包括在第二非绝缘区与第三非绝缘区之间形成的至少两个区，该至少两个区可具有不同掺杂浓度或不同掺杂类型中的至少一者。进一步地，该至少两个区之间的一个或多个结可被布置在第一非绝缘区之上或之下。
图17是根据本公开的某些方面的用于制造半导体可变电容器的示例操作1700的流程图。操作1700可例如由半导体处理腔执行。
操作1700可在框1702处开始，其中形成包括本征区的半导体区，以及在框1704处形成绝缘层。在框1706处，操作1700通过形成第一非绝缘区继续，该绝缘层被形成在半导体区与第一非绝缘区之间。在框1708处，毗邻于半导体区形成第二非绝缘区，以及在框1710处，毗邻于半导体区形成第三非绝缘区。在某些方面，第二非绝缘区和第三非绝缘区可具有不同掺杂类型。在框1712处，在半导体区与绝缘层之间形成注入区。
尽管本文已经描述了具有特定掺杂类型的若个示例以促成理解，但是本文提供的示例可以用不同掺杂类型和材料来实现。例如，p+区(例如，非绝缘区108)可被肖特基触点代替，和/或n+区(例如，非绝缘区106)可被金属欧姆触点代替。在肖特基触点与III-V工艺技术结合使用的情形中，可在金属和n掺杂半导体之间插入超宽带隙层，以减少与肖特基触点相关联的电流漏泄。
可使用不同技术(诸如，块互补金属氧化物半导体(CMOS)、双极CMOS和被称为双极CMOS-DMOS(BCD)的双扩散金属氧化物半导体(DMOS)、双极CMOS(BiCMOS)、双极性、绝缘体上覆硅(SOI)(包括超薄主体、完全耗尽、部分耗尽、高电压和任何其他SOI技术)、蓝宝石上覆硅、薄膜、沟槽MOS、结型场效应晶体管(JFET)、鳍型场效应晶体管(FinFET)、多栅FET(包括三栅FET和全栅极技术)、垂直MOS、碳化硅(SiC)、锗(Ge)、硅锗(SiGe)(任何其他IV-IV化合物半导体材料)、具有或不具有异质结的III-V技术(例如，氮化镓(GaN)、氮化铝镓(AlGaN)、氮化铝(AlN)、氮化铟(InN)、铟镓氮化物(InGaN)、砷化镓(GaAs)，砷化铝镓(AlGaAs)，砷化铝(AlAs)以及任何其他包括三元和四元合金的极性和非极性III-V化合物半导体材料)、具有或不具有异质结的II-VI技术(包括三元和四元合金的极性和非极性II-VI化合物半导体材料)、或包括有机和无机技术的分立器件技术(例如，用于分立硅或SiC MOS分立功率器件或用于III-V分立器件的技术))来实现本文所描述的某些方面。可使用不同掺杂分布，以改进器件性能。如果期望的，高k电介质材料可被用以形成电容电介质，以增加电容密度。极板区可由金属或半导体(晶体、多晶或非晶)材料形成。
本文所描述的某些方面可被实现为集成的或分立的组件。可通过用p型区代替n型掺杂区来获得本文所描述的跨电容器件的双版本，反之亦然。可通过组合本文所讨论的不同方面及其变体，获得许多其他配置。
本公开的某些方面可用标准SOI或块CMOS工艺来实现。掺杂注入(例如，非绝缘区106)和电容电极(例如，非绝缘区112)之间的距离可通过使注入与MOS结构自动对准来减小，或者如图12A和12B中所解说，可通过在制造过程期间向结构添加两个衬垫或通过相对于MOS氧化物边缘未对准n+(或p+)注入掩膜来获得。后者允许在高掺杂区和氧化物边缘之间实现任何所期望的距离。在某些方面，可使用一个或多个附加工艺步骤以便在半导体基板中形成柱/沟槽(借助于半导体蚀刻或沉积工艺步骤)和/或在制造工艺的开始处获得经掩埋的掺杂区。
以上所描述的方法的各种操作可由能够执行相应功能的任何合适的装置来执行。这些装置可包括各种硬件和/或(诸)软件组件和/或(诸)模块，包括但不限于电路、专用集成电路(ASIC)、或处理器。一般地，在存在附图中解说的操作的场合，这些操作可具有带相似编号的相应配对装置加功能组件。
如本文中所使用的，术语“确定”涵盖各种各样的动作。例如，“确定”可包括演算、计算、处理、推导、研究、查找(例如，在表、数据库或其他数据结构中查找)、查明、及类似动作。而且，“确定”可包括接收(例如接收信息)、访问(例如访问存储器中的数据)、及类似动作。同样，“确定”还可包括解析、选择、选取、建立、及类似动作。
如本文中所使用的，引述一列项目“中的至少一者”的短语是指这些项目的任何组合，包括单个成员。作为示例，“a、b或c中的至少一个”旨在涵盖：a、b、c、a-b、a-c、b-c和a-b-c，以及多个相同元素的任何组合(例如，a-a、a-a-a、a-a-b、a-a-c、a-b-b、a-c-c、b-b、b-b-b、b-b-c、c-c和c-c-c或a、b和c的任何其他排序)。
本文中所公开的方法包括用于实现所描述的方法的一个或多个步骤或动作。这些方法步骤和/或动作可以彼此互换而不会脱离权利要求的范围。换言之，除非指定了步骤或动作的特定次序，否则具体步骤和/或动作的次序和/或使用可以改动而不会脱离权利要求的范围。
将理解，权利要求并不被限于以上所解说的精确配置和组件。可在以上所描述的方法和装置的布局、操作和细节上作出各种改动、更换和变形而不会脱离权利要求的范围。

Claims (29)

1.一种半导体可变电容器，包括：
半导体区；
绝缘层；
第一非绝缘区，所述绝缘层被布置在所述半导体区与所述第一非绝缘区之间；
毗邻于所述半导体区布置的第二非绝缘区；
毗邻于所述半导体区布置的第三非绝缘区，所述第二非绝缘区和所述第三非绝缘区具有不同掺杂类型；以及
注入区，其被布置在所述半导体区与所述绝缘层之间，其中所述半导体区包括在所述第二非绝缘区与所述第三非绝缘区之间布置的至少两个区，所述至少两个区具有不同掺杂浓度或不同掺杂类型中的至少一者，所述至少两个区之间的一个或多个结被布置在所述第一非绝缘区的上方或下方。
2.如权利要求1所述的半导体可变电容器，其特征在于，所述注入区从所述第二非绝缘区跨越到所述第三非绝缘区。
3.如权利要求1所述的半导体可变电容器，其特征在于，所述注入区接触所述第二非绝缘区或所述第三非绝缘区中的至少一者。
4.如权利要求1所述的半导体可变电容器，其特征在于，所述至少两个区之间的所述一个或多个结被布置在所述注入区的上方或下方。
5.如权利要求1所述的半导体可变电容器，其特征在于，所述至少两个区包括以下中的至少两者：
本征区；
p阱区；或
n阱区。
6.如权利要求1所述的半导体可变电容器，其特征在于，所述至少两个区包括p阱区、n阱区以及在所述n阱区与所述p阱区之间布置的本征区。
7.如权利要求1所述的半导体可变电容器，其特征在于，所述至少两个区包括p阱区和n阱区，其中所述第二非绝缘区包括n型半导体区，其中所述第三非绝缘区包括p型半导体区，其中所述n阱区被布置毗邻于所述n型半导体区，并且其中所述p阱区被布置毗邻于所述p型半导体区。
8.如权利要求1所述的半导体可变电容器，其特征在于，所述绝缘层包括在所述半导体区与所述第一非绝缘区之间布置的埋氧化物(BOX)区的至少一部分。
9.如权利要求8所述的半导体可变电容器，其特征在于，所述注入区被布置在所述BOX区的所述至少一部分与所述半导体区之间。
10.如权利要求8所述的半导体可变电容器，其特征在于，进一步包括硅化物阻挡层，其中所述BOX区的所述至少一部分和所述硅化物阻挡层被布置毗邻于所述半导体区的相对侧。
11.如权利要求1所述的半导体可变电容器，其特征在于，所述注入区包括具有与所述半导体区的能量带隙不同的能量带隙的半导体材料。
12.如权利要求1所述的半导体可变电容器，其特征在于，所述第一非绝缘区与所述第二非绝缘区之间的电容被配置成通过改变相对于所述第一非绝缘区或所述第二非绝缘区施加到所述第三非绝缘区的控制电压来调整。
13.一种半导体可变电容器，包括：
半导体区，其包括本征区；
绝缘层；
第一非绝缘区，所述绝缘层被布置在所述半导体区与所述第一非绝缘区之间；
毗邻于所述半导体区布置的第二非绝缘区；
毗邻于所述半导体区布置的第三非绝缘区，所述第二非绝缘区和所述第三非绝缘区具有不同掺杂类型；以及
注入区，其被布置在所述半导体区与所述绝缘层之间。
14.如权利要求13所述的半导体可变电容器，其特征在于，所述注入区被布置在所述本征区的上方或下方。
15.如权利要求13所述的半导体可变电容器，其特征在于，所述注入区从所述第二非绝缘区跨越到所述第三非绝缘区。
16.如权利要求13所述的半导体可变电容器，其特征在于，所述注入区接触所述第二非绝缘区。
17.如权利要求13所述的半导体可变电容器，其特征在于，所述本征区是被布置在所述第二非绝缘区与所述第三非绝缘区之间的至少两个区中的一者，所述至少两个区之间的一个或多个结被布置在所述第一非绝缘区的上方或下方。
18.如权利要求17所述的半导体可变电容器，其特征在于，所述至少两个区具有不同掺杂浓度或不同掺杂类型中的至少一者。
19.如权利要求17所述的半导体可变电容器，其特征在于，所述至少两个区之间的所述一个或多个结被布置在所述注入区的上方或下方。
20.如权利要求17所述的半导体可变电容器，其特征在于，所述至少两个区进一步包括以下中的至少一者：
p阱区；或
n阱区。
21.如权利要求17所述的半导体可变电容器，其特征在于，所述至少两个区进一步包括p阱区和n阱区，其中所述第二非绝缘区包括n型半导体区，其中所述第三非绝缘区包括p型半导体区，其中所述n阱区被布置毗邻于所述n型半导体区，并且其中所述p阱区被布置毗邻于所述p型半导体区。
22.如权利要求17所述的半导体可变电容器，其特征在于，所述至少两个区进一步包括p阱区、n阱区，并且其中所述本征区被布置在所述n阱区与所述p阱区之间。
23.如权利要求13所述的半导体可变电容器，其特征在于，所述绝缘层包括在所述半导体区和所述第一非绝缘区之间布置的埋氧化物(BOX)区的至少一部分。
24.如权利要求23所述的半导体可变电容器，其特征在于，所述注入区被布置在所述BOX区的所述至少一部分与所述半导体区之间。
25.如权利要求23所述的半导体可变电容器，其特征在于，进一步包括硅化物阻挡层，其中所述BOX区的所述至少一部分和所述硅化物阻挡层被布置毗邻于所述半导体区的相对侧。
26.如权利要求13所述的半导体可变电容器，其特征在于，所述注入区包括具有与所述半导体区的能量带隙不同的能量带隙的半导体材料。
27.如权利要求13所述的半导体可变电容器，其特征在于，所述第一非绝缘区与所述第二非绝缘区之间的电容被配置成通过改变相对于所述第一非绝缘区或所述第二非绝缘区施加到所述第三非绝缘区的控制电压来调整。
28.一种用于制造半导体可变电容器的方法，包括：
形成半导体区；
形成绝缘层；
形成第一非绝缘区，所述绝缘层被形成在所述半导体区与所述第一非绝缘区之间；
形成毗邻于所述半导体区的第二非绝缘区；
形成毗邻于所述半导体区的第三非绝缘区，所述第二非绝缘区和所述第三非绝缘区具有不同掺杂类型；以及
在所述半导体区与所述绝缘层之间形成注入区，其中所述半导体区包括在所述第二非绝缘区和所述第三非绝缘区之间布置的至少两个区，所述至少两个区具有不同掺杂浓度或不同掺杂类型中的至少一者，所述至少两个区之间的一个或多个结被布置在所述第一非绝缘区的上方或下方。
29.一种用于制造半导体可变电容器的方法，包括：
形成包括本征区的半导体区；
形成绝缘层；
形成第一非绝缘区，所述绝缘层被形成在所述半导体区与所述第一非绝缘区之间；
形成毗邻于所述半导体区的第二非绝缘区；
形成毗邻于所述半导体区的第三非绝缘区，所述第二非绝缘区和所述第三非绝缘区具有不同掺杂类型；以及
在所述半导体区和所述绝缘层之间形成注入区。
CN201880086382.0A 2018-01-15 2018-12-06 可变电容器平带电压工程 Pending CN111656533A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/871,638 US10622492B2 (en) 2018-01-15 2018-01-15 Variable capacitor flat-band voltage engineering
US15/871,638 2018-01-15
PCT/US2018/064156 WO2019139696A1 (en) 2018-01-15 2018-12-06 Variable capacitor flat-band voltage engineering

Publications (1)

Publication Number Publication Date
CN111656533A true CN111656533A (zh) 2020-09-11

Family

ID=65003467

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880086382.0A Pending CN111656533A (zh) 2018-01-15 2018-12-06 可变电容器平带电压工程

Country Status (3)

Country Link
US (1) US10622492B2 (zh)
CN (1) CN111656533A (zh)
WO (1) WO2019139696A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11488978B2 (en) * 2018-09-27 2022-11-01 Intel Corporation Ferroelectric gate oxide based tunnel feFET memory

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7235862B2 (en) 2001-07-10 2007-06-26 National Semiconductor Corporation Gate-enhanced junction varactor
US8216890B2 (en) 2009-03-13 2012-07-10 International Business Machines Corporation Lateral hyperabrupt junction varactor diode in an SOI substrate
US8498094B2 (en) * 2011-05-05 2013-07-30 Eta Semiconductor Inc. Semiconductor variable capacitor
US8803288B1 (en) * 2011-05-05 2014-08-12 Eta Semiconductor Inc. Analog transcap device
US8963289B2 (en) * 2012-05-08 2015-02-24 Eta Semiconductor Inc. Digital semiconductor variable capacitor
US9412881B2 (en) 2012-07-31 2016-08-09 Silanna Asia Pte Ltd Power device integration on a common substrate
US9660110B2 (en) 2014-09-26 2017-05-23 Qualcomm Incorporated Varactor device with backside contact
US9646963B1 (en) 2016-06-14 2017-05-09 Globalfoundries Singapore Pte. Ltd. Integrated circuits with capacitors and methods for producing the same
US10340395B2 (en) * 2017-05-01 2019-07-02 Qualcomm Incorporated Semiconductor variable capacitor using threshold implant region

Also Published As

Publication number Publication date
US10622492B2 (en) 2020-04-14
US20190221677A1 (en) 2019-07-18
WO2019139696A1 (en) 2019-07-18

Similar Documents

Publication Publication Date Title
US9401436B2 (en) Multiple control transcap variable capacitor
US9214512B2 (en) Three-terminal variable capacitor
US6963090B2 (en) Enhancement mode metal-oxide-semiconductor field effect transistor
US9136397B2 (en) Field-effect semiconductor device
US10340395B2 (en) Semiconductor variable capacitor using threshold implant region
US8004058B2 (en) Schottky diode for high speed and radio frequency application
US10622492B2 (en) Variable capacitor flat-band voltage engineering
US10211347B2 (en) Transcap device architecture with reduced control voltage and improved quality factor
US9985145B1 (en) Variable capacitor structures with reduced channel resistance
US20100019351A1 (en) Varactors with enhanced tuning ranges
US10283650B2 (en) Silicon on insulator (SOI) transcap integration providing front and back gate capacitance tuning
CN116711012A (zh) 场效应晶体管（fet）装置
JP2010171428A (ja) 薄膜ダイオード
US10424641B1 (en) Lateral devices in silicon-on-insulator (SOI) technology
US20190363198A1 (en) Gallium-nitride-based transcaps for millimeter wave applications
US10608124B2 (en) Back silicided variable capacitor devices
US10840387B2 (en) Buried oxide transcap devices
KR101128714B1 (ko) 반도체 소자 제조 방법
CN116325173A (zh) 基于氮化物的半导体器件和其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20200911

WD01 Invention patent application deemed withdrawn after publication