CN116325173A - 基于氮化物的半导体器件和其制造方法 - Google Patents

基于氮化物的半导体器件和其制造方法 Download PDF

Info

Publication number
CN116325173A
CN116325173A CN202180003505.1A CN202180003505A CN116325173A CN 116325173 A CN116325173 A CN 116325173A CN 202180003505 A CN202180003505 A CN 202180003505A CN 116325173 A CN116325173 A CN 116325173A
Authority
CN
China
Prior art keywords
source electrode
nitride
based semiconductor
semiconductor layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180003505.1A
Other languages
English (en)
Inventor
董志文
赵起越
李茂林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Innoscience Suzhou Technology Co Ltd
Original Assignee
Innoscience Suzhou Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Innoscience Suzhou Technology Co Ltd filed Critical Innoscience Suzhou Technology Co Ltd
Publication of CN116325173A publication Critical patent/CN116325173A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H01L29/8083—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种基于氮化物的半导体器件，其包括第一基于氮化物的半导体层、第二基于氮化物的半导体层、栅极电极、第一源极电极、第二源极电极和漏极电极。所述第二基于氮化物的半导体层包括掺杂的漂移区、第一势垒区和第二势垒区。所述第一势垒区和所述第二势垒区从所述第二基于氮化物的半导体层的顶面向下延伸并且通过所述漂移区的一部分彼此间隔开。所述栅极电极被安置于所述第一势垒区上。所述第一源极电极被安置于所述漂移区的所述部分上。所述第二源极电极被安置于所述第二势垒区上并且与所述第一源极电极电耦合。所述漏极电极与所述第一基于氮化物的半导体层连接。

Description

基于氮化物的半导体器件和其制造方法
技术领域
本公开大体上涉及基于氮化物的半导体器件。更确切地说，本公开涉及用于与二极管集成的垂直结型栅场效应晶体管的基于氮化物的半导体器件。
背景技术
近年来，对功率半导体器件的深入研究已经盛行用于不同技术领域例如混合动力汽车和电动汽车、太阳能电池、军事和航空航天中的快速发展。功率半导体器件的实例可以包括IGBT(绝缘栅双极型晶体管)、IGCT(集成栅格变化晶体管)、MOSFET(金属氧化物半导体场效应晶体管)、高电子迁移率晶体管(HEMT)和JFET(结型栅场效应晶体管)。
在JFET器件中，载流子可以穿过通道区，并且因此从源极电极流动到漏极电极。通道宽度可以借助于改变施加到栅极电极的电压来加以调节，由此允许预定电流穿过通道。JFET的电特征满足对高功率/频率器件的需求。
发明内容
根据本公开的一个方面，提供基于氮化物的半导体器件。基于氮化物的半导体器件包括第一基于氮化物的半导体层、第二基于氮化物的半导体层、栅极电极、第一源极电极、第二源极电极和漏极电极。第一基于氮化物的半导体层经掺杂为第一导电型。第二基于氮化物的半导体层被安置于第一基于氮化物的半导体层上方并且包括经掺杂为第二导电型的漂移区、经掺杂为第三导电型的第一势垒区和经掺杂为第三导电型的第二势垒区。第一势垒区和第二势垒区从第二基于氮化物的半导体层的顶面向下延伸并且通过漂移区的一部分彼此间隔开。栅极电极被安置于第一势垒区上。第一源极电极被安置于漂移区的部分上。第二源极电极被安置于第二势垒区上并且与第一源极电极电耦合。漏极电极与第一基于氮化物的半导体层连接。
根据本公开的另一方面，提供用于制造半导体器件的方法。所述方法包括如下步骤。形成第一基于氮化物的半导体层。在第一基于氮化物的半导体层上形成具有漂移区的第二基于氮化物的半导体层。在漂移区上形成第一第二势垒区和第二势垒区，以使得第一势垒区与第二势垒区通过第二基于氮化物的半导体层的一部分彼此间隔开。在第一势垒区上形成栅极电极。在第二基于氮化物的半导体层的部分上形成第一源极电极。在第二势垒区上形成第二源极电极。第一源极电极与第二源极电极电耦合。形成与第一基于氮化物的半导体层连接的漏极电极。
根据本公开的一个方面，提供基于氮化物的半导体器件。基于氮化物的半导体器件包括第一基于氮化物的半导体层、第二基于氮化物的半导体层、栅极电极、第一源极电极、第二源极电极和漏极电极。第一基于氮化物的半导体层经掺杂为第一导电型。第二基于氮化物的半导体层被安置于第一基于氮化物的半导体层上方并且包括漂移区以及第一势垒区和第二势垒区。漂移区经掺杂为第二导电型。第一势垒区和第二势垒区经掺杂为第三导电型。第一势垒区和第二势垒区从第二基于氮化物的半导体层的相对侧壁向内延伸以限制漂移区的入口。栅极电极被安置于第一势垒区上并且与第一电节点电连接。第一源极电极被安置于漂移区上并且与不同于第一电节点的第二电节点电连接。第二源极电极被安置于第二势垒区上并且与第二电节点电连接。漏极电极与第一基于氮化物的半导体层连接。
在这类配置的情况下，垂直结型栅场效应晶体管(JFET)和二极管可以集成到同一半导体器件中，这意味着半导体器件的操作可以在JFET模式与二极管模式之间切换。此外，为了符合JFET模式和二极管模式的不同要求，势垒区可以改变特点例如掺杂剂浓度、各个区域的宽度或长度或其组合。
附图说明
当伴随附图阅读时，从以下具体实施方式容易理解本公开的各方面。应注意，各种零件可能并不按比例绘制。也就是说，为了清楚地论述，各种组件的尺寸可以任意增大或减小。本公开的实施例在下文参考图式加以更详细地描述，其中：
图1A是根据本公开的一些实施例的基于氮化物的半导体器件的俯视图；
图1B是跨越图1A中的半导体器件的线1B-1B'的垂直横截面视图；
图1C是跨越图1A中的半导体器件的线1C-1C'的垂直横截面视图；
图1D是根据本公开的一些实施例的图1A中的半导体器件的电路图；
图2A、图2B和图2C展示根据本公开的一些实施例的用于制造半导体器件的方法的不同阶段；
图3A和图3B展示根据本公开的一些实施例的用于制造半导体器件的方法的不同阶段；
图4是根据本公开的一些实施例的半导体器件的横截面视图；
图5是根据本公开的一些实施例的半导体器件的横截面视图；
图6是根据本公开的一些实施例的半导体器件的横截面视图；和
图7是根据本公开的一些实施例的半导体器件的横截面视图。
具体实施方式
在整个附图和具体实施方式中使用共同附图标号来指示相同或类似组件。根据结合附图的以下具体实施方式将容易理解本公开的实施例。
相对于某一组件或组件群组或组件或组件群组的某一平面为相关图式中所示的一个或多个组件的定向规定空间描述，例如“上”、“上方”、“下方”、“向上”、“左”、“右”、“向下”、“顶部”、“底部”、“垂直”、“水平”、“侧面”、“较高”、“较低”、“上部”、“之上”、“之下”等等。应理解，本文中所使用的空间描述仅出于说明的目的，并且本文中所描述的结构的实际实施方案可以任何定向或方式在空间上布置，前提为本公开的实施例的优点是不会因这个布置而有偏差。
此外，应注意，在实际器件中，由于器件制造条件，描绘为近似矩形的各种结构的实际形状可能是弯曲的、具有圆形边缘、具有稍微不均匀的厚度等。使用直线和直角只是为了方便表示层和零件。
在以下描述中，半导体器件/裸片/封装、其制造方法等被阐述为优选实例。所属领域的技术人员将显而易见，可以在不脱离本公开的范围和精神的情况下作出修改，所述修改包括添加和/或取代。可省略特定细节以免使本公开模糊不清；然而，编写本公开是为了使所属领域的技术人员能够在不进行不当实验的情况下实践本文中的教示内容。
在本公开中，掺杂区可以具有导电型，所述导电型表示为掺杂型与正负号的组合。举例来说，关于n型掺杂剂，存在三种导电型，包括“n+”、“n-”和“n”。n+掺杂区具有比n掺杂区高/重的掺杂浓度；并且n掺杂区具有比n-掺杂区高的掺杂浓度。相同符号的掺杂区可以具有不同的绝对掺杂浓度。举例来说，两个不同的n+掺杂区可以具有相同或不同的绝对掺杂浓度。可对p型掺杂件应用定义。在一些实施例中，n型掺杂剂可以包括但不限于硅(Si)、碳(C)、锗(Ge)、硒(Se)、碲(Te)等。在一些实施例中，p型掺杂剂可以包括但不限于镁(Mg)、铍(Be)、锌(Zn)等。在本公开的示范性图解中，尽管将元件绘示为单个层，但其可以在其中包括多个层。
图1A是根据本公开的一些实施例的基于氮化物的半导体器件100A的俯视图。图1B是跨越图1A中的半导体器件100A的线1B-1B'的垂直横截面视图。半导体器件100A包括基于氮化物的半导体层110和120、栅极电极130、基于氮化物的半导体层140、源极电极150和152以及漏极电极160。
基于氮化物的半导体层110可以被掺杂以具有第一导电型。在一些实施例中，基于氮化物的半导体层110被掺杂以具有n+导电型。在一些实施例中，基于氮化物的半导体层110的掺杂剂浓度在约1×1019cm-3到约1×1021cm-3范围内。基于氮化物的半导体层110的示范性材料可以包括例如但不限于氮化物或III-V族化合物例如GaN、AlN、InN、InxAlyGa(1-x-y)N(其中x+y≤1)、AlyGa(1-y)N(其中y≤1)。
基于氮化物的半导体120被安置于基于氮化物的半导体110之上/上方。基于氮化物的半导体120包括漂移区122以及势垒区124和126。
漂移区122与势垒区124和126连接。势垒区124和126从基于氮化物的半导体层120的顶面120ts向下延伸。势垒区124与126通过漂移区122的一部分间隔开。更确切地说，漂移区122包括基底部分122A和从基底部分122A的中间向上延伸的延伸部分122B。势垒区124和126位于基底部分122A上并且与其接触并通过延伸部分122B间隔开。延伸部分122B位于势垒区124与126之间，与势垒区124和126形成界面。
漂移区122的延伸部分122B可以充当可以被调节以控制势垒区124与126之间的载流子流的截止区。为了实现调节，漂移区122以及势垒区124和126可以具有相对的掺杂型。举例来说，漂移区122可以被掺杂以具有第二导电型，并且势垒区124和126被掺杂以具有第三导电型，其中第二导电型与第三导电型是相对的导电型。因此，耗尽区可以在形成于漂移区122与势垒区124和126之间的p-n结处出现。在这方面，施加到p-n结的偏压(例如正向偏压或反向偏压)将使耗尽区跨越延伸部分122B横向扩充。因此，在断开状态下，耗尽区可能会使载流子流在延伸部分122B中被扰动。对应地，在接通状态下，漂移区122可以提供使得载流子在垂直方向流动的路径。
在一些实施例中，漂移区122可以被掺杂以具有n-导电型以使得基于氮化物的半导体层120的掺杂浓度低于基于氮化物的半导体层110的掺杂浓度。在一些实施例中，漂移区122的n型掺杂剂在约1×1012cm-3到约1×1016cm-3范围内。在一些实施例中，势垒区124和126可以被掺杂以各自具有p导电型。在一些实施例中，势垒区124或126的p型掺杂剂的浓度在约1×1016cm-3到约1×1018cm-3范围内。在一些实施例中，势垒区124或126可以具有参考所述范围但彼此不同或相同的浓度。
基于氮化物的半导体层120的示范性材料可以包括例如但不限于氮化物或III-V族化合物例如GaN、AlN、InN、InxAlyGa(1-x-y)N(其中x+y≤1)、AlyGa(1-y)N(其中y≤1)。在一些实施例中，基于氮化物的半导体层110和120由相同材料制成。举例来说，基于氮化物的半导体层110和120各自包括GaN。也就是说，漂移区122以及势垒区124和126各自包括GaN。
栅极电极130被安置于势垒区124上。栅极电极130与势垒区124电耦合。载流子流在漂移区122的延伸部分122B中是否被扰动可以受施加到栅极电极130的偏压控制。更确切地说，半导体器件100A可以被调节以变成常闭的垂直结型栅场效应晶体管(JFET)，这取决于各种条件，所述条件包括延伸部分122B的宽度、势垒区124或126中的掺杂剂浓度或延伸部分122B中的掺杂剂浓度。因此，当栅极电极130上的电压为零或低于阈值电压时，延伸部分122B将截止，并且因此半导体器件100处于断开状态。相反地，当栅极电极130上的电压达到正阈值电压时，延伸部分122B可以接通(即，这允许载流子流穿过)，并且因此半导体器件100处于接通状态。
栅极电极130的示范性材料可以包括金属或金属化合物。栅极电极130可以形成为单个层或具有相同或不同组成的多个层。金属或金属化合物的示例性材料可以包括例如但不限于W、Au、Pd、Ti、Ta、Co、Ni、Pt、Mo、TiN、TaN、其金属合金或化合物或其它金属化合物。
基于氮化物的半导体层140被安置于漂移区122的延伸部分122B上。基于氮化物的半导体层140与延伸部分122B接触。基于氮化物的半导体层140位于势垒区124与126之间。基于氮化物的半导体层140可以被掺杂以与基于氮化物的半导体层110具有相同导电型。举例来说，基于氮化物的半导体层140被掺杂以具有n+导电型。在一些实施例中，基于氮化物的半导体层110的掺杂剂浓度在约1×1019cm-3到约1×1021cm-3范围内。基于氮化物的半导体层140可以充当截止区上的高度掺杂的接触区，以便降低截止区与待形成于其上的层/电极之间的接触电阻。基于氮化物的半导体层140的示范性材料可以包括例如但不限于氮化物或III-V族化合物例如GaN、AlN、InN、InxAlyGa(1-x-y)N(其中x+y≤1)、AlyGa(1-y)N(其中y≤1)。在一些实施例中，基于氮化物的半导体层110、120和140各自包括GaN。
源极电极150被安置于基于氮化物的半导体层140上。源极电极150与基于氮化物的半导体层140接触。源极电极150的宽度可以等于或小于基于氮化物的半导体层140的宽度。基于氮化物的半导体层140位于漂移区122的延伸部分122B与源极电极150之间，以使得源极电极150可以通过基于氮化物的半导体层140与延伸部分122B电耦合。源极电极150位于势垒区124与126之间。更确切地说，源极电极150可以被布置成不与势垒区124和126垂直重叠，这避免了源极电极150与势垒区124和126之间有任何物理接触。类似地，源极电极150可以与栅极电极130物理上间隔开以避免其间有物理接触。
源极电极152被安置于势垒区126上。源极电极152与势垒区126接触。源极电极152与势垒区126电耦合。源极电极152可以与栅极电极130物理上间隔开以避免其间有物理接触。施加到源极电极152的偏压(例如正向偏压或反向偏压)将影响耗尽区跨越延伸部分122B横向扩充。
漏极电极160被安置于基于氮化物的半导体层110上。漏极电极160与基于氮化物的半导体层110连接。漏极电极160可以与基于氮化物的半导体层110接触。基于氮化物的半导体层110和120处于栅极电极130与漏极电极160之间。基于氮化物的半导体层110和120处于源极电极150与漏极电极160之间。基于氮化物的半导体层110和120处于源极电极152与漏极电极160之间。
图1C是跨越图1A中的半导体器件100A的线1C-1C'的垂直横截面视图。如图1A和图1C中所示，源极电极150和152彼此连接，以使得源极电极150与源极电极152电耦合。在图1C的示范性图解中，半导体器件100A进一步包括导电桥154。导电桥154可以使源极电极150与源极电极152连接。导电桥154可以从源极电极152向上延伸到源极电极154，这是因为源极电极152处于比源极电极150高的位置中。
如前所述，一旦施加到栅极电极130的电压达到正阈值电压，漂移区122的延伸部分122B就可以接通，以使得允许载流子流穿过其中。在图1B的示范性图解中，载流子可以从源极电极150流动到漏极电极160(或从漏极电极160流动到源极电极150)。此外，形成于基底部分122A与势垒区124之间的p-n结可以提供在源极电极152与漏极电极160之间的有效二极管(例如集成体二极管)。在这方面，与p型掺杂件接触的源极电极152可以充当二极管的p侧端子，并且与n+型掺杂件接触的漏极电极160可以充当二极管的n侧端子。
源极电极150、152和漏极电极160可以包括例如但不限于金属、合金、掺杂的半导体材料(例如掺杂的结晶硅)、化合物(例如硅化物和氮化物)、其它导体材料或其组合。源极电极150、152和漏极电极160的示范性材料可以包括例如但不限于Ti、AlSi、TiN或其组合。源极电极150、152和漏极电极160中的每一个可以是单个层或具有相同或不同组成的多个层。在一些实施例中，源极电极150、152与基于氮化物的半导体层120一起形成欧姆接触，并且漏极电极160与基于氮化物的半导体层110一起形成欧姆接触。欧姆接触可以通过应用Ti、Al或其它合适的材料来实现。导电桥154的材料可以与源极电极150、152和漏极电极160的材料相同或类似。
在一些实施例中，源极电极150和152可以由相同材料形成。在一些实施例中，源极电极150和152可以形成为具有相同厚度。这类配置对源极电极150和152的形成有利。举例来说，源极电极150和152可以由单个覆盖导电层形成。在一些实施例中，源极电极150和152以及导电桥154可以由单个覆盖导电层形成，以使得其具有相同组成。
另外，栅极电极130和源极电极152可以被布置成围绕源极电极150不对称。举例来说，栅极电极130和源极电极152的厚度围绕源极电极150不对称。从栅极电极130到源极电极150的距离和从源极电极152到源极电极150的距离围绕源极电极150不对称。不对称性对半导体器件100A的操作有利，这将在下文中描述。
在这类配置的情况下，垂直JFET和二极管可以集成到半导体器件100A中。图1D是根据本公开的一些实施例的图1A中的半导体器件100A的电路图。如图1B和1D中所示，在电路中，栅极电极130标记为“栅极G”并且与电节点N1电连接；源极电极150和152共同标记为“源极S”并且与电节点N2电连接，这是因为它们彼此电耦合；并且漏极电极160标记为“漏极D”并且与电节点N3电连接。电节点可以与不同的电势源电连接，所述电势源可以将一个或多个电压馈送到相应的电极。
半导体器件100A的操作可以在两个模式，即JEFT模式与二极管模式之间切换。在JEFT模式中，通过高于阈值的电压对栅极G加偏压，并且源极S和漏极D具有不同的电势以使得载流子可以在源极S与漏极D之间流动。在二极管模式中，施加到栅极G的电压为零或低于阈值，并且源极S的电势高于漏极D的电势，以使得至少一个电流可以从源极S流动到漏极D。
再次参考图1B，势垒区124和126分别与JFET模式和二极管模式相关，并且因此势垒区124和126可以具有不同特性，这将对两个模式的操作有利。在一些实施例中，势垒区124和126以不同的p掺杂浓度掺杂而成为p型特性。举例来说，势垒区124的p掺杂浓度可以低于势垒区126的p掺杂浓度。所述配置关系的原因在于适应JFET模式和二极管模式。
用于制造半导体器件100A的方法的不同阶段示于图2A、图2B和图2C中，如下文所描述。在下文中，沉积技术可以包括例如但不限于原子层沉积(ALD)、物理气相沉积(PVD)、化学气相沉积(CVD)、金属有机CVD(MOCVD)、等离子体增强型CVD(PECVD)、低压CVD(LPCVD)、等离子体辅助气相沉积、外延生长或其它合适的工艺。
参考图2A，提供衬底102。基于氮化物的半导体层110和120可以通过使用沉积技术依序形成于衬底102上方，其中基于氮化物的半导体层120在所述基于氮化物的半导体层上具有漂移区122。随后，掩模层170可以处于基于氮化物的半导体层120上，并且基于氮化物的半导体层120的至少一个部分暴露。通过使用掩模层170将掺杂剂植入到基于氮化物的半导体层120的顶面中来形成势垒区124和126，这个过程可以被称为掩蔽型植入技术。势垒区124和126形成于漂移区122上并且通过漂移区122的一部分彼此间隔开。在一些实施例中，在离子植入之后，可以执行退火步骤以活化掺杂剂原子。
参考图2B，去除掩模层170。覆盖型基于氮化物的半导体层172形成于基于氮化物的半导体层120上以遮盖漂移区122以及势垒区124和126。掩模层174可以处于覆盖型基于氮化物的半导体层172上，并且覆盖型基于氮化物的半导体层172的至少一个部分暴露。接着，可以执行图案化过程以去除覆盖型基于氮化物的半导体层172的多余部分。在一些实施例中，图案化过程可以包括刻蚀过程。
参考图2C，在图案化过程之后，形成基于氮化物的半导体层140，其中势垒区124和126暴露。形成栅极电极130以及源极电极150和152。栅极电极130形成于势垒区124上。源极电极150形成于漂移区122和基于氮化物的半导体层140上。源极电极150形成于势垒区126上。关于源极电极150和152的形成，这可以通过在基于氮化物的半导体层上形成覆盖导电层来实现。接着，使覆盖导电层图案化以形成源极电极150和152以及使源极电极150与152连接的导电桥154。此后，可以去除衬底102，并且漏极电极可以形成为与基于氮化物的半导体层110连接，由此获得如图1B和图1C中所示的结构。
势垒区124和126的形成可以通过另一种方式实现。用于形成势垒区124和126的方法的不同阶段示于图3A和图3B中。
参考图3A，提供衬底102。基于氮化物的半导体层110和120可以通过使用沉积技术依序形成于衬底102上方，其中基于氮化物的半导体层120在基于氮化物的半导体层110上具有漂移区122。随后，掩模层180可以形成于基于氮化物的半导体层120上以使得基于氮化物的半导体层120的至少一个部分暴露。随后，去除基于氮化物的半导体层120的暴露部分以使得基于氮化物的半导体层120凹陷。
参考图3B，外延层可以由p型材料形成，从而形成势垒区124和126。势垒区124和126可以从基于氮化物的半导体层120的相对侧壁向内延伸以限制漂移区122的入口。在一些实施例中，势垒区124和126可以形成为与基于氮化物的半导体层120的漂移区122共平面。在形成势垒区124和126之后，后续过程可以与图2B和图2C相同或类似。
图4是根据本公开的一些实施例的半导体器件100B的横截面视图。在图4的示范性图解中，半导体器件100B进一步包括介电层170、接触件172、174和176以及经图案化导电层180。
介电层170被安置于基于氮化物的半导体层120上且遮盖栅极电极130以及源极电极150和152。接触件172、174和176位于介电层170内。接触件172与栅极电极130连接。接触件174与源极电极150连接。接触件176与源极电极152连接。接触件172、174和176的长度可以不同。经图案化导电层180被安置于介电层170上并且具有彼此间隔开的部分182和184。经图案化导电层180的部分182遮盖接触件172以与栅极电极130电耦合。经图案化导电层180的部分184遮盖接触件174和176以与源极电极174和176电耦合。
通过这类配置，栅极电极130可以进一步与外部电势源连接，所述外部电势源不同于另一个与源极电极174和176电耦合的外部电势源。介电层170、接触件172、174和176以及经图案化导电层180可以在图2C的阶段之后形成。
图5是根据本公开的一些实施例的半导体器件100C的横截面视图。在图5的示范性图解中，半导体器件100C进一步包括衬底102。
衬底102可以是半导体衬底。衬底102的示范性材料可以包括例如但不限于Si、SiGe、SiC、砷化镓、p掺杂的Si、n掺杂的Si、蓝宝石、绝缘体上半导体(例如绝缘体上硅(SOI))或其它合适的衬底材料。在一些实施例中，衬底102可以包括例如但不限于III族元件、IV族元件、V族元件或其组合(例如III-V族化合物)。在其它实施例中，衬底102可以包括例如但不限于一种或多种其它零件例如掺杂区、掩埋层、外延(epi)层或其组合。
基于氮化物的半导体层110位于衬底102与基于氮化物的半导体层120之间。基于氮化物的半导体层110的宽度大于基于氮化物的半导体层120的宽度，以使得基于氮化物的半导体层110具有在基于氮化物的半导体层120的外部扩充/延伸的顶面。也就是说，基于氮化物的半导体层110的顶面可以不被基于氮化物的半导体层120遮盖。漏极电极160被安置于基于氮化物的半导体层110的顶面上。尽管关于漏极电极160的配置可变，但半导体器件100C仍可以被操作成在JFET模式与二极管模式之间切换。
图6是根据本公开的一些实施例的半导体器件100D的横截面视图。在图6的示范性图解中，势垒区124和126经掺杂为p型，并具有不同的尺寸。也就是说，对于基于氮化物的半导体层120的顶面，势垒区124和126可以具有不同的向下延伸长度。举例来说，为了符合JFET模式和二极管模式的要求，势垒区124的向下延伸长度可以大于势垒区126的向下延伸长度。
图7是根据本公开的一些实施例的半导体器件100E的横截面视图。在图7的示范性图解中，势垒区124和126经掺杂为p型，并具有不同的尺寸。也就是说，势垒区124和126经掺杂为p型，并具有不同的宽度。举例来说，为了符合JFET模式和二极管模式的要求，势垒区124的宽度小于势垒区126的宽度。
应注意，上述半导体器件可以通过前述不同的工艺来制造以便满足不同的电要求。此外，为了符合JFET模式和二极管模式的要求，组合上文所描述的不同实施例是可用的。举例来说，两个势垒区的宽度和向下延伸长度可以不同。
选择并描述实施例以便最好地阐明本公开的原理和其实际应用，由此使得所属领域的其它技术人员能够理解各种实施例的公开内容，并且能够作出适合于所考虑的特定用途的各种修改。
如本文中所使用并且不另外定义，术语“大体上”、“大体”、“大致”和“约”是用于描述并考虑小变化。当与事件或情形结合使用时，所述术语可以涵盖事件或情形明确发生的情况以及事件或情形近似于发生的情况。举例来说，当结合数值使用时，所述术语可以涵盖小于或等于所述数值的±10％，例如小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％、或小于或等于±0.05％的一系列变化。术语“大体上共平面”可以指沿同一平面定位的在数微米内的两个表面，例如沿同一平面定位的在40μm内、30μm内、20μm内、10μm内或1μm内的两个表面。
如本文中所使用，除非上下文另外明确规定，否则单数术语“一个(a/an)”和“所述”可以包括多个提及物。在一些实施例的描述中，组件提供于另一个组件“之上”或“上方”可以涵盖前一组件直接在后一组件上(例如，与后一组件物理接触)的情况，以及一个或多个中间组件位于前一组件与后一组件之间的情况。
尽管已经参考本公开的具体实施例描述并绘示本公开，但这些描述和绘示并非限制性的。所属领域的技术人员应理解，在不脱离如由所附权利要求书定义的本公开的真实精神和范围的情况下可以作出各种改变并且可以取代同等方案。图解可能未必按比例绘制。由于制造过程和公差，本公开中的工艺再现与实际设备之间可能存在区别。此外，应理解，实际器件和层可能相对于图式的矩形层描绘存在偏差并且由于制造过程例如保形沉积、蚀刻等而可以包括角表面或边缘、圆角等。可以存在未特定地说明的本公开的其它实施例。说明书和图式应视为说明性而非限制性的。可作出修改以使特定情形、材料、物质组成、方法或过程适宜于本公开的目标、精神和范围。所有所述修改都意图在所附权利要求书的范围内。尽管本文中公开的方法已经参考按特定次序执行的特定操作加以描述，但应理解，可以在不脱离本公开的教示内容的情况下组合、细分或重新排序这些操作以形成同等方法。因此，除非在本文中特定地指示，否则操作的次序和分组并非限制性的。

Claims (25)

1.一种基于氮化物的半导体器件，所述半导体器件包含：
第一基于氮化物的半导体层，其经掺杂为第一导电型；
第二基于氮化物的半导体层，其被安置于所述第一基于氮化物的半导体层上方并且包含经掺杂为第二导电型的漂移区、经掺杂为第三导电型的第一势垒区和经掺杂为所述第三导电型的第二势垒区，其中所述第一势垒区和所述第二势垒区从所述第二基于氮化物的半导体层的顶面向下延伸并且通过所述漂移区的一部分彼此间隔开；
栅极电极，其被安置于所述第一势垒区上；
第一源极电极，其被安置于所述漂移区的所述部分上；
第二源极电极，其被安置于所述第二势垒区上并且与所述第一源极电极电耦合；和
漏极电极，其与所述第一基于氮化物的半导体层连接。
2.根据任一前述权利要求所述的半导体器件，其中所述第一势垒区和所述第二势垒区经掺杂为p型，并具有不同的p掺杂浓度。
3.根据任一前述权利要求所述的半导体器件，其中所述第一势垒区的所述p掺杂浓度低于所述第二势垒区的所述p掺杂浓度。
4.根据任一前述权利要求所述的半导体器件，其中所述第一势垒区和所述第二势垒区经掺杂为p型，并具有不同的向下延伸长度。
5.根据任一前述权利要求所述的半导体器件，其中所述第一势垒区的所述向下延伸长度大于所述第二势垒区的所述向下延伸长度。
6.根据任一前述权利要求所述的半导体器件，其中所述第一势垒区和所述第二势垒区经掺杂为p型，并具有不同的宽度。
7.根据任一前述权利要求所述的半导体器件，其中所述第一势垒区的所述宽度小于所述第二势垒区的所述宽度。
8.根据任一前述权利要求所述的半导体器件，其中所述栅极电极和所述第二源极电极围绕所述第一源极电极不对称。
9.根据任一前述权利要求所述的半导体器件，所述半导体器件进一步包含：
导电桥，其使所述第一源极电极与所述第二源极电极连接，其中所述第一源极电极和所述第二源极电极以及所述导电桥是相同材料。
10.根据任一前述权利要求所述的半导体器件，所述半导体器件进一步包含：
第一接触件，其与所述第一源极电极连接；
第二接触件，其与所述第二源极电极连接；和
经图案化导电层，其使所述第一接触件与所述第二接触件电连接。
11.根据任一前述权利要求所述的半导体器件，其中所述第一基于氮化物的半导体层经掺杂为n+型，并且所述漂移区经掺杂为n-型。
12.根据任一前述权利要求所述的半导体器件，其中所述第一源极电极不与所述第一势垒区和所述第二势垒区垂直重叠。
13.根据任一前述权利要求所述的半导体器件，其中所述栅极电极与所述第一源极电极和所述第二源极电极物理上间隔开。
14.根据任一前述权利要求所述的半导体器件，其中所述第一源极电极和所述第二源极电极具有相同厚度。
15.根据任一前述权利要求所述的半导体器件，所述半导体器件进一步包含：第三基于氮化物的半导体层，其位于所述第二基于氮化物的半导体层与所述第一源极电极之间并且经掺杂为所述第一导电型。
16.一种用于制造半导体器件的方法，所述方法包含：
形成第一基于氮化物的半导体层；
在所述第一基于氮化物的半导体层上形成具有漂移区的第二基于氮化物的半导体层；
在所述漂移区上形成第一第二势垒区和第二势垒区，以使得所述第一势垒区与所述第二势垒区通过所述第二基于氮化物的半导体层的一部分彼此间隔开；
在所述第一势垒区上形成栅极电极；
在所述第二基于氮化物的半导体层的所述部分上形成第一源极电极；
在所述第二势垒区上形成第二源极电极；
使所述第一源极电极与所述第二源极电极电耦合；和
形成与所述第一基于氮化物的半导体层连接的漏极电极。
17.根据任一前述权利要求所述的方法，其中形成具有不同的p掺杂浓度的所述第一势垒区和所述第二势垒区。
18.根据任一前述权利要求所述的方法，其中形成具有不同的尺寸的所述第一势垒区和所述第二势垒区。
19.根据任一前述权利要求所述的方法，其中所述第一源极电极与所述第二源极电极的所述电耦合包含：
在所述第二基于氮化物的半导体层上形成覆盖导电层；和
使所述覆盖导电层图案化以形成所述第一源极电极、所述第二源极电极和导电桥，所述导电桥使所述第一源极电极与所述第二源极电极连接。
20.根据任一前述权利要求所述的方法，其中所述第一源极电极与所述第二源极电极的所述电耦合包含：
形成与所述第一源极电极连接的第一接触件；
形成与所述第二源极电极连接的第二接触件；和
形成经图案化导电层，所述经图案化导电层使所述第一接触件与所述第二接触件电连接。
21.一种基于氮化物的半导体器件，所述半导体器件包含：
第一基于氮化物的半导体层，其经掺杂为第一导电型；
第二基于氮化物的半导体层，其被安置于所述第一基于氮化物的半导体层上方并且包含：
经掺杂为第二导电型的漂移区；和
经掺杂为第三导电型的第一势垒区和第二势垒区，其中所述第一势垒区和所述第二势垒区从所述第二基于氮化物的半导体层的相对侧壁向内延伸以限制所述漂移区的入口；
栅极电极，其被安置于所述第一势垒区上并且与第一电节点电连接；
第一源极电极，其被安置于所述漂移区上并且与不同于所述第一电节点的第二电节点电连接；
第二源极电极，其被安置于所述第二势垒区上并且与所述第二电节点电连接；和
漏极电极，其与所述第一基于氮化物的半导体层连接。
22.根据任一前述权利要求所述的半导体器件，其中所述第一势垒区和所述第二势垒区经掺杂为p型，并具有不同的p掺杂浓度。
23.根据任一前述权利要求所述的半导体器件，其中所述第一势垒区和所述第二势垒区经掺杂为p型，并具有不同的尺寸。
24.根据任一前述权利要求所述的半导体器件，所述半导体器件进一步包含：
导电桥，其使所述第一源极电极与所述第二源极电极连接，其中所述第一源极电极和所述第二源极电极以及所述导电桥具有相同材料。
25.根据任一前述权利要求所述的半导体器件，所述半导体器件进一步包含：
第一接触件，其与所述第一源极电极连接；
第二接触件，其与所述第二源极电极连接；和
经图案化导电层，其使所述第一接触件与所述第二接触件电连接。
CN202180003505.1A 2021-06-15 2021-06-15 基于氮化物的半导体器件和其制造方法 Pending CN116325173A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2021/100070 WO2022261819A1 (en) 2021-06-15 2021-06-15 Nitride-based semiconductor device and method for manufacturing thereof

Publications (1)

Publication Number Publication Date
CN116325173A true CN116325173A (zh) 2023-06-23

Family

ID=84526797

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180003505.1A Pending CN116325173A (zh) 2021-06-15 2021-06-15 基于氮化物的半导体器件和其制造方法

Country Status (2)

Country Link
CN (1) CN116325173A (zh)
WO (1) WO2022261819A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007294716A (ja) * 2006-04-26 2007-11-08 Hitachi Ltd 半導体装置
US9472684B2 (en) * 2012-11-13 2016-10-18 Avogy, Inc. Lateral GaN JFET with vertical drift region
US9209318B2 (en) * 2013-02-20 2015-12-08 Infineon Technologies Austria Ag Vertical JFET with body diode and device regions disposed in a single compound epitaxial layer
DE102014107325B4 (de) * 2014-05-23 2023-08-10 Infineon Technologies Ag Halbleiterbauelement und verfahren zum herstellen eines halbleiterbauelements
CN112420694B (zh) * 2020-11-06 2023-06-23 电子科技大学 集成反向肖特基续流二极管的可逆导碳化硅jfet功率器件

Also Published As

Publication number Publication date
WO2022261819A1 (en) 2022-12-22

Similar Documents

Publication Publication Date Title
CN104241260B (zh) 具有高电子迁移率晶体管和单片集成半导体二极管的高压级联二极管
TWI478357B (zh) 半導體異質結構二極體以及包含其之組件
US8390091B2 (en) Semiconductor structure, an integrated circuit including a semiconductor structure and a method for manufacturing a semiconductor structure
EP2793255B1 (en) Manufacturing method of a semiconductor device comprising a schottky diode and a high electron mobility transistor
US9570438B1 (en) Avalanche-rugged quasi-vertical HEMT
US8502234B2 (en) Monolithically integrated vertical JFET and Schottky diode
US20130087803A1 (en) Monolithically integrated hemt and schottky diode
US9608092B2 (en) Method of manufacturing a semiconductor device having a rectifying junction at the side wall of a trench
US8975640B2 (en) Heterojunction semiconductor device and manufacturing method
US20230207636A1 (en) High Voltage Blocking III-V Semiconductor Device
US20150054036A1 (en) Gallium Arsenide Based Device Having Non-Gold Ohmic Contacts
CN114270532B (zh) 半导体装置及其制造方法
US9029210B2 (en) GaN vertical superjunction device structures and fabrication methods
CN114402442B (zh) 氮化物基半导体装置及其制造方法
US9911610B2 (en) Semiconductor device having a metal-semiconductor junction and manufacturing therefor
WO2023010560A1 (en) Nitride-based semiconductor ic chip and method for manufacturing thereof
US9391179B2 (en) Vertical GaN JFET with low gate-drain capacitance and high gate-source capacitance
CN114503282B (zh) 氮化物基半导体装置及其制造方法
US11923448B2 (en) High voltage blocking III-V semiconductor device
WO2022261819A1 (en) Nitride-based semiconductor device and method for manufacturing thereof
US9306017B2 (en) Bipolar transistor with lateral emitter and collector and method of production
CN118302866A (zh) 半导体器件及其制造方法
CN117897818A (zh) 半导体器件及其制造方法
CN117941056A (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination