CN108573963A - 封装堆叠结构及其制造方法 - Google Patents

封装堆叠结构及其制造方法 Download PDF

Info

Publication number
CN108573963A
CN108573963A CN201710130725.6A CN201710130725A CN108573963A CN 108573963 A CN108573963 A CN 108573963A CN 201710130725 A CN201710130725 A CN 201710130725A CN 108573963 A CN108573963 A CN 108573963A
Authority
CN
China
Prior art keywords
support plate
insulating seal
conductive structure
conductive
connection pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710130725.6A
Other languages
English (en)
Other versions
CN108573963B (zh
Inventor
陈裕纬
徐宏欣
王启安
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Powertech Technology Inc
Original Assignee
Powertech Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Powertech Technology Inc filed Critical Powertech Technology Inc
Priority to CN201710130725.6A priority Critical patent/CN108573963B/zh
Publication of CN108573963A publication Critical patent/CN108573963A/zh
Application granted granted Critical
Publication of CN108573963B publication Critical patent/CN108573963B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明提供一种包括第一封装结构及第二封装结构的封装堆叠结构。第一封装结构包括第一载板、第一芯片、第一绝缘密封体、导电结构、晶种层以及线路层。载板接垫、第一芯片、第一绝缘密封体以及导电结构位于第一载板的第一表面上。第一绝缘密封体包括第一开孔以及沟渠。第一绝缘密封体包括封装胶以及分散于封装胶中的填充物以及金属盐类。晶种层包括金属盐类还原的金属，且配置于第一开孔以及沟渠的表面。线路层配置于晶种层上。第二封装结构与线路层电性连接。此外，本发明还提供一种封装堆叠结构的制造方法。

Description

封装堆叠结构及其制造方法
技术领域
本发明涉及一种封装堆叠结构及其制造方法，尤其涉及一种使用具有金属盐类的绝缘封装体的封装堆叠结构及其制造方法。
背景技术
近年来，随着封装件的体积越来越小，多芯片堆叠的半导体封装结构，例如堆叠式封装(package on package，PoP)的应用也快速地成长。
现有的堆叠式封装是将不同的芯片封装单元相互堆叠，并在这些芯片封装单元之间夹置中介层。举例来说，将存储器芯片封装单元堆叠于中介层上，并在中介层上堆叠逻辑芯片封装单元。然而，不同层封装单元之间的中介层增加了整体堆叠式封装结构的厚度以及制造成本。因此，为了进一步缩减堆叠式封装结构的尺寸并减少制造成本，目前亟需一种不使用中介层就能进行堆叠式封装的方法。
发明内容
本发明提供一种封装堆叠结构及其制造方法，其通过使用具有金属盐类的绝缘封装体，在绝缘封装体中形成晶种层及线路层以取代中介层。因此，能够有效地减少封装堆叠结构的尺寸及制造成本。
本发明提供一种包括第一封装结构以及第二封装结构的封装堆叠结构。第一封装结构包括第一载板、第一芯片、第一绝缘密封体、多个导电结构、晶种层以及线路层。第一载板包括第一表面、相对于第一表面的第二表面以及位于第一表面上的多个载板接垫。第一芯片配置于第一表面上。第一绝缘密封体配置于第一表面上且密封第一芯片。第一绝缘密封体包括多个第一开孔以及多个沟渠，且第一绝缘密封体包括封装胶以及分散于所述封装胶中的填充物以及金属盐类。多个导电结构配置于第一载板的部分载板接垫上并环绕第一芯片。第一绝缘密封体密封导电结构。晶种层配置于第一开孔以及沟渠的表面。晶种层包括金属盐类还原的金属。线路层配置于晶种层上。线路层包括位于第一开孔中的多个第一接垫以及位于沟渠中的多个导线。第二封装结构配置于第一封装结构上并与线路层电性连接。
本发明提供一种封装堆叠结构的制造方法，包括：形成第一封装结构以及在第一封装结构上形成第二封装结构。第二封装结构与线路层电性连接。形成第一封装结构的步骤至少包括以下步骤。首先，提供第一载板。第一载板包括第一表面、相对于第一表面的第二表面以及位于第一表面上的多个载板接垫。在第一表面上形成第一芯片。在第一载板的部分载板接垫上形成环绕第一芯片的多个导电结构。在第一表面上形成第一绝缘密封体以密封第一芯片。第一绝缘密封体包括封装胶以及分散于封装胶中的填充物以及金属盐类。通过激光在第一绝缘密封中形成多个第一开孔以及多个沟渠，以将第一绝缘密封体的部分金属盐类还原成位于第一开孔以及沟渠表面上的晶种层。在晶种层上形成线路层。线路层包括位于第一开孔内的多个第一接垫以及位于沟渠内的多个导线。
基于上述，在本发明的封装堆叠结构中，第一封装结构具有晶种层及线路层，并通过线路层连接第二封装结构。因此，封装堆叠结构不需要额外设置中介层，故能减少封装堆叠结构的尺寸及制造成本。此外，本发明通过激光形成开孔，并将开孔表面的金属盐类还原成晶种层。因此，不需要额外的沉积步骤来形成晶种层，且晶种层能准确地形成于开孔中，以提升产品良率。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1A至图1G是依照本发明一实施例的一种封装堆叠结构的制造过程的简化上视图。
图2A至图2G是沿图1A至图1G的剖线A’-A”的剖面示意图。
图2H是沿图1G的剖线B’-B”的剖面示意图。
图3是依照本发明另一实施例的一种封装堆叠结构的简化上视图。
图4A是沿图3的剖线C’-C”的剖面示意图。
图4B是沿图3的剖线D’-D”的剖面示意图。
图5是依照本发明再一实施例的一种封装堆叠结构的简化上视图。图6A是沿图5的剖线E’-E”的剖面示意图。
图6B是沿图5的剖线F’-F”的剖面示意图。
符号说明
10、20、30：封装堆叠结构
100、100a、100b：第一封装结构
110：第一载板
112：第一核心层
114：第一线路层
114a、114b、116a、214a、216a：载板接垫
116：第二线路层
118、218：导通孔
120：第一导电端子
130：第一芯片
132：第一导电凸块
140、140a、140b：导电结构
150、150a、150b：第一封装胶体
152：金属盐类
152a：金属
154：填充物
156：封装胶
160、160a、160b、160c：晶种层
170、170a、170b：线路层
172：第一接垫
174、174a：第二接垫
174b：导电材料
200：第二封装结构
210：第二载板
212：第二核心层
214：第三线路层
216：第四线路层
220：第二导电端子
230：第二芯片
232：第二导电凸块
250：第二封装胶体
OP1：第一开孔
OP2：第二开孔
CH：沟渠
H：通孔
S1；第一表面
S2：第二表面
S3：第三表面
S4：第四表面
A：主动区
R：周边区
T1、T2、T3、T4：上表面
具体实施方式
图1A至图1G是依照本发明一实施例的一种封装堆叠结构10的制造过程的简化上视图。图2A至图2G是沿图1A至图1G的剖线A’-A”的剖面示意图，图2H是沿图1G的剖线B’-B”的剖面示意图。
请参考图1A和图2A，其中图1A省略示出了图2A中的第一线路层114。首先，提供第一载板110。第一载板110具有第一表面S1以及相对于第一表面S1的第二表面S2。第一载板110包括第一核心层112、位于第一表面S1的第一线路层114、位于第二表面S2的第二线路层116以及多个导通孔118。第一核心层112为第一载板110的中间层，且其材料例如包括玻璃、环氧树脂、聚酰亚胺(polyimide；PI)、双马来酰亚胺-三氮杂苯(Bismaleimide Triazine；BT)树脂、FR4或其他合适的材料。第一载板110具有主动区A以及环绕主动区A的周边区R。第一线路层114包括位于主动区A内的多个载板接垫114a以及位于周边区R内的多个载板接垫114b，而第二线路层116则包括多个载板接垫116a。载板接垫114a、载板接垫114b以及载板接垫116a的材料例如包括铜、锡、金、镍或其他导电材料。此外，载板接垫114a、载板接垫114b以及载板接垫116a的形成方法例如包括微影蚀刻制程，然而，本发明不限于此。其他适合形成载板接垫114a、载板接垫114b以及载板接垫116a的材料及方法也可用于本发明。导通孔118穿透第一核心层112而使至少部分的载板接垫114a、载板接垫114b通过导通孔118与载板接垫116a电性连接。导通孔118的材料可以与载板接垫114a、载板接垫114b以及载板接垫116a的材料相同或不同。换言之，导通孔118的材料例如包括铜、锡、金、镍或其他导电材料。值得注意的是，图2A省略示出了第一载板110中的一些电路层。在其他实施例中，除了第一线路层114以及第二线路层116之外，第一载板110还可以包括嵌入在第一核心层112中的其他电路层。
请参考图1B和图2B，在第一载板110的第二表面S2上形成多个第一导电端子120。第一导电端子120与第一载板110的第二线路层116电性连接。在一些实施例中，第一导电端子120对应载板接垫116a设置，并与载板接垫116a以及至少部分的导通孔118电性连接。在一些实施例中，第一导电端子120例如包括锡球，然而本发明不限于此。呈现其他形状或材料的导电柱也可以做为第一导电端子120。举例来说，在其他实施例中，第一导电端子120是导电柱或是导电凸块。在一些实施例中，第一导电端子120可以通过例如植球以及回焊制程形成。
请参考图1C和图2C，在第一载板110的第一表面S1上形成第一芯片130以及多个导电结构140。在本实施例中，导电结构140例如包括导电柱，且导电结构140的侧壁SW1与第一载板110的第一表面S1垂直。第一芯片130位于主动区A内，而导电结构140位于周边区R内。在一些实施例中，第一芯片130包括多个第一导电凸块132，且第一芯片130通过第一导电凸块132而以覆晶(flip-chip)的方式与第一载板110的载板接垫114a连接。举例来说，第一导电凸块132可为铜柱凸块，且可以使用焊料(未示出)焊接第一导电凸块132的端面至第一载板110的载板接垫114a。除此之外，在一些实施例中，第一芯片130与第一载板110之间还包括底部填充剂(underfill；未示出)以密封第一导电凸块132并增加第一芯片130与第一载板110的接合制程的可靠性。在一些实施例中，第一芯片130例如是特殊应用集成电路(Application-Specific Integrated Circuit；ASIC)。举例来说，第一芯片130可以是用来执行逻辑运用程序，但本发明不限于此。在其他实施例中，第一芯片130也可以是其他合适的主动元件。
导电结构140环绕第一芯片130而设置。在一些实施例中，导电结构140对应载板接垫114a设置，故导电结构140与第一载板110的第一线路层114以及至少部分的导通孔118电性连接。在本实施例中，导电结构140为圆柱体，但本发明不限于此。在其他实施例中，导电结构140也可以是四边形柱体、椭圆形柱体或其他几何形状。在一些实施例中，导电结构140可以在第一载板110上形成密集排列的阵列，以达到后续制程中细间距(fine pitch)走线的需求。导电结构140的材料包括铜、锡、金、镍或其他导电材料，且导电结构140可以为单层或多层结构。举例来说，导电结构140可以是铜、金、镍或是焊料等所构成的单层结构，也可以是铜-焊料、铜-镍-焊料等所构成的多层结构。尽管图2C示出了导电结构140的高度大于第一芯片130的高度，但本发明不限于此。在其他实施例中，导电结构140的高度以及第一芯片130的高度之间的比例可以为1：1。
请参考图1D和图2D，在第一载板110的第一表面S1上形成第一绝缘密封体150，以将第一芯片130以及导电结构140密封。在一些实施例中，第一绝缘密封体150可通过模塑制程形成于第一载板110上，且第一绝缘密封体150包括封装胶156以及分散于封装胶156中的填充物154以及金属盐类152。封装胶156的材料例如是环氧树脂(Epoxy)或其他合适的高分子材料。填充物154的材料例如是二氧化硅、氧化铝或其他合适的材料，其中又以二氧化硅为较佳的材料。填充物154能增强第一绝缘密封体150的机械强度，以提升第一绝缘密封体150保护第一芯片130的能力。金属盐类152的材料例如是铜的盐类。在本实施例中，金属盐类152的颗粒大小小于填充物154的颗粒大小，然而本发明不限于此。在其他实施例中，金属盐类152的颗粒大小也可大于或等于填充物154的颗粒大小。
请参考图1E和图2E，通过激光在第一绝缘密封体150中形成多个第一开孔OP1、多个第二开孔OP2以及多个沟渠CH，以将第一绝缘密封体150的部分金属盐类152还原成金属152a。第一开孔OP1位于第一载板110的主动区A，而第二开孔OP2位于第一载板110的周边区R。第二开孔OP2至少暴露出导电结构140的部分上表面T。如图1E所示，在本实施例中，第一开孔OP1与部分第二开孔OP2通过沟渠CH而连接，然而本发明不限于此。在其他实施例中，第一开孔OP1与第二开孔OP2的数量一样，且每个第二开孔OP2皆通过沟渠CH而与第一开孔OP1连接。在本实施例中，激光形成的第一开孔OP1以及第二开孔OP2具有倾斜的侧壁。
金属152a聚集于第一开孔OP1、第二开孔OP2以及沟渠CH的表面上，并构成晶种层160。在一些实施例中，晶种层160位于第一开孔OP1的侧面及底面、第二开孔OP2的侧面与沟渠CH的侧面及底面。由于晶种层160是以激光的方式活化第一绝缘密封体150中的金属盐类152而形成于第一开孔OP1、第二开孔OP2以及沟渠CH的表面，故不需要额外的沉积步骤来形成晶种层160，且晶种层160能以较高的精准度形成。
请参考图1F和图2F，在晶种层160上形成线路层170。线路层170包括位于第一开孔OP1内的多个第一接垫172、位于第二开孔OP2内的多个第二接垫174以及位于沟渠CH内的多个导线176。在此步骤中，第一封装结构100的制造流程已大致完成。形成线路层170的方法包括化学镀(electroless plating)。在进行化学镀时，金属离子会在晶种层160以及导电结构140暴露出来的表面上还原成金属，故第一接垫172、第二接垫174以及导线176能分别准确地形成于第一开孔OP1、第二开孔OP2以及沟渠CH内。在本实施例中，第一接垫172、第二接垫174以及导线176的材料包括铜，然而本发明不限于此。在其他实施例中，第一接垫172、第二接垫174以及导线176的材料还包括锡、金、镍或其他导电材料。在本实施例中，第一接垫172与部分第二接垫174通过导线176连接，但本发明不限于此。在其他实施例中，每个第二接垫174皆通过导线176而与第一接垫172连接。在一些实施例中，第一接垫172以及第二接垫174具有倾斜的侧壁。举例来说，第二接垫174的侧壁与导电结构140的上表面T之间具有夹角，而夹角大于90度且小于180度。
值得注意的是，尽管在图2B以及图2C中示出了在第一导电端子120形成之后才在第一载板110的第一表面S1上形成第一芯片130以及导电结构140，但本发明并不限于此顺序。在其他实施例中，也可以在形成第一芯片130以及多个导电结构140之后(如图2C所示)或是形成线路层170之后(如图2F所示)再将第一导电端子120形成在第一载板110的第二表面S2上。
请参考图1G、图2G以及图2H，其中图1G省略示出了图2G以及图2H中的第二封装结构200。在第一封装结构100的线路层170上形成第二封装结构200，以得到封装堆叠结构10。第二封装结构200与线路层170电性连接。第二封装结构200类似于第一封装结构100，故关于第二封装结构200内的各元件的材料以及形成方法在此就不再赘述。
在一些实施例中，第二封装结构200包括第二载板210、第二芯片230、第二绝缘密封体250以及多个第二导电端子220。第二载板210具有第三表面S3以及相对于第三表面S3的第四表面S4。第二芯片230配置于第三表面S3上。第二绝缘密封体250配置于第三表面S3上且密封第二芯片230。多个第二导电端子220配置于第四表面S4上，且与线路层170的至少部分第一接垫172和第二接垫174电性连接。在一些实施例中，第二绝缘密封体250中不包括填充物以及金属盐类，然而本发明不限于此。在其他实施例中，第二绝缘密封体250中也包括填充物以及金属盐类。举例来说，第二绝缘密封体250可以与第一绝缘密封体150包括相同的材料。
第二载板210包括第二核心层212、位于第三表面S3的第三线路层214、位于第四表面S4的第四线路层216以及多个导通孔218。第三线路层214包括多个接垫214a，而第四线路层216则包括多个接垫216a。导通孔218穿透第二核心层212而使至少部分的接垫214a通过导通孔218与接垫216a电性连接。值得注意的是，图2G和图2H省略示出了第二载板210中的一些电路层。然而，在其他实施例中，除了第三线路层214以及第四线路层216之外，第二载板210还可以包括嵌入在第二核心层212中的其他电路层。
在一些实施例中，第二芯片230包括多个第二导电凸块232，且第二芯片230通过第二导电凸块232而以覆晶的方式与第二载板210的接垫214a连接。除此之外，在一些实施例中，第二芯片230与第二载板210之间还包括底部填充剂(未示出)以密封第二导电凸块232并增加第二芯片230与第二载板210的接合制程的可靠性。在一些实施例中，第二芯片230例如是类似于第一芯片130的特定功能集成电路，但本发明不限于此。在其他实施例中，第二芯片230也可以是其他合适的主动元件。
基于上述，在本实施例的封装堆叠结构10中，第一封装结构100的线路层170与第二封装结构200的第二导电端子220连接，故封装堆叠结构10不需要额外设置一层中介层，能够减少封装堆叠结构10的尺寸及制造成本。此外，由于不需要额外的沉积步骤来形成晶种层160，且晶种层160能利用激光准确地形成于开孔中，因此能获得较佳的产品良率。
图3是依照本发明另一实施例的一种封装堆叠结构20的简化上视图。图4A是沿图3的线C’-C”的剖面示意图，而图4B是沿图3的线D’-D”的剖面示意图。图3省略示出了图4A和图4B中的第二封装结构200。在此必须说明的是，图3、图4A以及图4B的实施例沿用图1G、图2G以及图2H的实施例的元件标号与部分内容，其中采用相同的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，下述实施例不再重复赘述。
图3、图4A以及图4B的封装堆叠结构20与图1G、图2G以及图2H的封装堆叠结构10的差异在于：在封装堆叠结构20中，导电结构140a上方不具有第二开孔，且导电结构140a的上表面T1与第一绝缘密封体150a的上表面T2实质上共平面。
在本实施例中，封装堆叠结构20可以采用与图2A至图2D所示的制造流程来形成包覆导电结构140a以及第一芯片130的第一绝缘密封体150a。导电结构140a环绕芯片130设置，且第一绝缘密封体150a密封导电结构140a与芯片130。在本实施例中，导电结构140a例如是导电柱。在形成第一绝缘密封体150a后，会对第一绝缘密封体150a以及导电结构140a进行研磨制程，以移除部分的第一绝缘密封体150a以及导电结构140a直到暴露出导电结构140a的上表面T1为止。在本实施例中，导电结构140a是底部及顶部宽度一致的圆柱体，然而本发明不限于此。在一些实施例中，导电结构140a也可以是中间较宽而顶部及底部较窄的椭圆形或圆形结构。当导电结构140a被移除的高度接近完整导电结构140a高度的一半时，导电结构140a能有较大的面积被第一绝缘密封体150a暴露出来。进行研磨制程的方法包括机械研磨(Mechanical grinding)、化学机械研磨(Chemical-Mechanical Polishing，CMP)、蚀刻或其他合适的制程。在一些实施例中，研磨程序可以将导电结构140a的高度减少约50至100μm。
在研磨制程后，通过激光在第一绝缘密封体150a中形成多个第一开孔OP1以及多个沟渠CH，以将第一绝缘密封体150a的部分金属盐类还原成金属152a。第一开孔OP1与沟渠CH连接，且沟渠CH由第一开孔OP1往导电结构140a的方向延伸。在本实施例中，第一开孔OP1仅位于第一载板110的主动区A，然而本发明不限于此。在其他实施例中，部分第一开孔OP1也可以位于第一载板110的周边区R内。
金属152a聚集于第一开孔OP1以及沟渠CH的表面上，并构成晶种层160a。在本实施例中，由于晶种层160a是以激光的方式形成于第一开孔OP1以及沟渠CH内，故不需要额外的沉积步骤来形成晶种层160a，且晶种层160a能以较高的精准度形成。
形成晶种层160a以后，在晶种层160a上形成线路层170a。线路层170a包括位于第一开孔OP1内的多个第一接垫172、位于导电结构140a上的多个第二接垫174a以及位于沟渠CH内的多个导线176。在本实施例中，由于第二接垫174a不是形成于开孔内，故第二接垫174a的上表面T3会高于第一接垫172的上表面T4。
在本实施例中，形成线路层170a的方法包括化学镀(electroless plating)。在进行化学镀时，金属离子会在晶种层160a以及导电结构140a上还原成金属，故第一接垫172、第二接垫174a以及导线176能分别准确地形成于第一开孔OP1内、导电结构140a上以及沟渠CH内。换言之，在本实施例中，可以将导电结构140a的上表面T1作为第二接垫174a的种子层。在本实施例中，尽管导电结构140a与导线176之间残留有部分第一绝缘密封体150a，但并不会影响导电结构140a与导线176之间的电性连接。举例来说，由于部分第二接垫174a会与导线176重叠，故导电结构140a与导线176可以通过第二接垫174a而电性连接。
在本实施例中，第一接垫172与部分第二接垫174a通过导线176而连接，但本发明不限于此。在其他实施例中，每个第二接垫174a皆通过导线176而与第一接垫172连接。
形成线路层170a之后，在第一封装结构100a的线路层170a上形成第二封装结构200，以得到封装堆叠结构20。第二封装结构200与线路层170a电性连接。在一些实施例中，第二封装结构200的第二导电端子220会与部分第一接垫172以及部分第二接垫174a连接。
基于上述，在本实施例的封装堆叠结构20中，第一封装结构100a的线路层170a与第二封装结构200的第二导电端子220连接，故封装堆叠结构20不需要额外设置一层中介层，能够减少封装堆叠结构20的尺寸及制造成本。此外，由于不需要额外的沉积步骤来形成晶种层160a，且晶种层160a能利用激光准确地形成于开孔中，因此能获得较佳的产品良率。另外，由于第一封装结构100a的第一绝缘密封体150a以及导电结构140a经过研磨程序，因此能进一步减薄封装堆叠结构20的厚度。
图5依照本发明再一实施例的一种封装堆叠结构30的简化上视图。图6A是沿图5的线E’-E”的剖面示意图，而图6B是沿图5的线F’-F”的剖面示意图。图5省略示出了图6A和图6B中的第二封装结构200。在此必须说明的是，图5、图6A以及图6B的实施例沿用图1G、图2G以及图2H的实施例的元件标号与部分内容，其中采用相同的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，下述实施例不再重复赘述。
图5、图6A以及图6B的封装堆叠结构30与图1G、图2G以及图2H的封装堆叠结构10的差异在于：封装堆叠结构30的导电结构140b是在形成第一绝缘密封体150b之后才形成。
在本实施例中，形成第一绝缘密封体150b之前，第一芯片130的周围不具有导电结构。换言之，形成第一绝缘密封体150b时，第一绝缘密封体150b密封了所有的载板接垫114b与第一芯片130。
在形成第一绝缘密封体150b之后，通过激光在第一绝缘密封体150b中形成多个第一开孔OP1、多个通孔H以及多个沟渠CH，以将第一绝缘密封体150b的部分金属盐类152还原成金属152a。通孔H环绕第一芯片130，且暴露出第一载板110的部分载板接垫114b。在一些实施例中，激光形成的第一开孔OP1以及通孔H具有倾斜的侧壁。在一些实施例中，第一开孔OP1以及通孔H的侧壁与第一载板110的第一表面S1之间具有夹角，而夹角小于90度且大于0度。
金属152a聚集于第一开孔OP1、沟渠CH以及通孔H的表面上，并构成位于第一开孔OP1以及沟渠CH表面的晶种层160b以及位于通孔H表面的晶种层160c。在本实施例中，晶种层160c位于通孔H的侧壁。由于晶种层160b以及晶种层160c是以激光的方式形成，故不需要额外的沉积步骤来形成晶种层160b以及晶种层160c，且晶种层160b以及晶种层160c能以较高的精准度形成。
形成晶种层160b以及晶种层160c之后，在晶种层160b上形成线路层170b。另一方面，在晶种层160c上形成导电材料174b，以形成导电结构140b。线路层170b包括位于第一开孔OP1内的多个第一接垫172以及位于沟渠CH内的多个导线176，而导电结构140b包括位于通孔H内的晶种层160c以及导电材料174b。在一些实施例中，导电结构140b具有倾斜的侧壁，且侧壁与第一载板110的第一表面S1之间具有夹角，而夹角小于90度且大于0度。由于导电结构140b是通过激光在第一绝缘密封体150b中钻孔所形成，故导电结构140b也可以被称为模塑通孔(through molding via；TMV)。
在本实施例中，形成线路层170b与导电结构140b的方法包括化学镀(electrolessplating)。在进行化学镀时，金属离子会在晶种层160b、晶种层160c以及载板接垫114b上还原成金属，因此，第一接垫172、导线176以及导电结构140b能分别准确地形成于第一开孔OP1内、沟渠CH内以及通孔H内。在本实施例中，线路层170b与导电结构140b是通过同一道化学镀制程而形成，且导电结构140b的上表面与第一接垫172的上表面实质上共平面。然而，本发明不限于此。在其他实施例中，线路层170b与导电结构140b也可以通过不同的化学镀制程而形成。在本实施例中，导电结构140b填满整个通孔H，然而本发明不限于此。在其他实施例中，导电结构140b可以不填满整个通孔H。举例来说，导电结构140b可以是在晶种层160c上共型地(conformally)形成的薄膜，而使通孔H的中间不被填满。在本实施例中，第一接垫172与部分导电结构140b通过导线176而连接，然而本发明不限于此。在其他实施例中，每个导电结构140b皆通过导线176而与第一接垫172连接。
形成线路层170b之后，在第一封装结构100a的线路层170b与导电结构140b上形成第二封装结构200，以得到封装堆叠结构30。第二封装结构200与线路层170a以及导电结构140b电性连接。在一些实施例中，第二封装结构200的第二导电端子220会与部分第一接垫172以及部分导电结构140b连接。
基于上述，在本实施例的封装堆叠结构30中，第一封装结构100b的线路层170b以及导电结构140b与第二封装结构200的第二导电端子220连接，故封装堆叠结构30不需要额外设置一层中介层，能够减少封装堆叠结构30的尺寸及制造成本。此外，由于不需要额外的沉积步骤来形成晶种层160b，且晶种层160b能准确地形成于开孔中，因此能获得较佳的产品良率。另外，由于第一封装结构100b的线路层170b以及导电结构140b的导电材料174b是通过同一道制程而形成，因此，线路层170b与导电结构140b具有一体成型的整体性。
综上所述，在本发明的封装堆叠结构中，第一封装结构具有晶种层及线路层，并通过线路层连接第二封装结构，因此，封装堆叠结构不需要额外设置中介层，故能减少封装堆叠结构的尺寸及制造成本。此外，本发明通过激光于第一绝缘密封体中形成开孔，并将开孔表面的金属盐类还原成晶种层。因此，不需要额外的沉积步骤来形成晶种层，且晶种层能准确地形成于开孔中，以提升产品良率。在一些实施例中，由于对第一封装结构的第一绝缘密封体以及导电结构进行研磨程序，因此能进一步减薄封装堆叠结构的厚度。除此之外，在一些实施例中，第一封装结构的线路层以及导电结构是通过同一道化学镀制程而形成，因此，线路层与导电结构具有一体成型的整体性。
虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视权利要求所界定者为准。

Claims (11)

1.一种封装叠结构，其特征在于，包括：
第一封装结构，包括：
第一载板，包括第一表面、相对于所述第一表面的第二表面以及位于所述第一表面上的多个载板接垫；
第一芯片，配置于所述第一表面上；
第一绝缘密封体，配置于所述第一表面上，其中所述第一绝缘密封体密封所述第一芯片，所述第一绝缘密封体包括多个第一开孔以及多个沟渠，且所述第一绝缘密封体包括封装胶以及分散于所述封装胶中的填充物以及金属盐类；
多个导电结构，配置于所述第一载板的部分所述载板接垫上并环绕所述第一芯片，其中所述第一绝缘密封体密封所述导电结构；
晶种层，配置于所述第一开孔以及所述沟渠的表面，其中所述晶种层包括所述金属盐类还原的金属；以及
线路层，配置于所述晶种层上，其中所述线路层包括位于所述第一开孔中的多个第一接垫以及位于所述沟渠中的多个导线；以及
第二封装结构，配置于所述第一封装结构上，其中所述第二封装结构与所述线路层电性连接。
2.根据权利要求1所述的封装堆叠结构，其特征在于，所述第一封装结构还包括：
多个第二开孔，配置于所述第一绝缘密封体中并暴露出部分所述导电结构；以及
多个第二接垫，配置于所述第二开孔内且与所述导电结构电性连接。
3.根据权利要求2所述的封装堆叠结构，其特征在于，所述导电结构的侧壁与所述第一载板的所述第一表面垂直。
4.根据权利要求1所述的封装堆叠结构，其特征在于，所述第一绝缘密封体暴露出所述导电结构的上表面，所述导电结构的所述上表面与所述第一绝缘密封体的上表面实质上共平面，且所述第一封装结构还包括：
多个第二接垫，配置于所述导电结构上，其中所述第二接垫的上表面高于所述第一接垫的上表面。
5.根据权利要求4所述的封装堆叠结构，其特征在于，所述导电结构的侧壁与所述第一载板的所述第一表面垂直。
6.根据权利要求1所述的封装堆叠结构，其特征在于，所述第一绝缘密封体暴露出所述导电结构的上表面，所述导电结构的所述上表面与所述第一接垫的上表面实质上共平面。
7.根据权利要求6所述的封装堆叠结构，其特征在于，所述导电结构的侧壁与所述第一载板的所述第一表面之间具有夹角，且所述夹角小于90度且大于0度。
8.一种封装堆叠结构的制造方法，其特征在于，包括：
形成第一封装结构，包括：
提供第一载板，包括第一表面、相对于所述第一表面的第二表面以及位于所述第一表面上的多个载板接垫；
在所述第一表面上形成第一芯片；
在所述第一载板的部分所述载板接垫上形成环绕所述第一芯片的多个导电结构；
在所述第一表面上形成第一绝缘密封体以密封所述第一芯片，且所述第一绝缘密封体包括封装胶以及分散于所述封装胶中的填充物以及金属盐类；
通过激光在所述第一绝缘密封体中形成多个第一开孔以及多个沟渠，以将所述第一绝缘密封体的部分所述金属盐类还原成位于所述第一开孔以及所述沟渠表面上的晶种层；
在所述晶种层上形成线路层，其中所述线路层包括位于所述第一开孔内的多个第一接垫以及位于所述沟渠内的多个导线；以及
在所述第一封装结构上形成第二封装结构，其中所述第二封装结构与所述线路层电性连接。
9.根据权利要求8所述的封装堆叠结构的制造方法，其特征在于，所述第一绝缘密封体密封所述导电结构，且形成所述第一封装结构的步骤还包括：
通过激光在所述第一绝缘密封体中形成暴露出部分所述导电结构的多个第二开孔，以将所述第一绝缘密封体的部分所述金属盐类还原成位于所述第二开孔表面上的所述晶种层；以及
在所述第二开孔内形成第二接垫。
10.根据权利要求8所述的封装堆叠结构的制造方法，其特征在于，所述第一绝缘密封体密封所述导电结构，且形成所述第一封装结构的步骤还包括：
研磨所述第一绝缘密封体以及所述导电结构，以暴露出所述导电结构的上表面；以及
在所述导电结构的所述上表面形成多个第二接垫，其中所述第二接垫的上表面高于所述第一接垫的上表面。
11.根据权利要求8所述的封装堆叠结构的制造方法，其特征在于，形成所述导电结构的步骤包括：
通过激光在所述第一绝缘密封体中形成环绕所述第一芯片的多个通孔，且所述通孔暴露出所述第一载板的部分所述载板接垫，以将所述第一绝缘密封体的部分所述金属盐类还原成位于所述通孔表面上的所述晶种层；以及
在所述通孔中填入导电材料以形成所述导电结构，且所述导电结构的上表面与所述第一接垫的上表面实质上共平面。
CN201710130725.6A 2017-03-07 2017-03-07 封装堆叠结构及其制造方法 Active CN108573963B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710130725.6A CN108573963B (zh) 2017-03-07 2017-03-07 封装堆叠结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710130725.6A CN108573963B (zh) 2017-03-07 2017-03-07 封装堆叠结构及其制造方法

Publications (2)

Publication Number Publication Date
CN108573963A true CN108573963A (zh) 2018-09-25
CN108573963B CN108573963B (zh) 2019-10-11

Family

ID=63576980

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710130725.6A Active CN108573963B (zh) 2017-03-07 2017-03-07 封装堆叠结构及其制造方法

Country Status (1)

Country Link
CN (1) CN108573963B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111755393A (zh) * 2019-03-26 2020-10-09 力成科技股份有限公司 无基板半导体封装结构及其制法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001291721A (ja) * 2000-04-06 2001-10-19 Nec Corp 配線構造、導電パターンの形成方法、半導体装置および半導体装置の製造方法
US20080173097A1 (en) * 2005-04-04 2008-07-24 Infineon Technologies Ag Sensor Component With a Cavity Housing and a Sensor Chip and Method for Producing the Same
US20140291830A1 (en) * 2013-04-01 2014-10-02 Taejoo Hwang Semiconductor packages having package-on-package structures
CN104821298A (zh) * 2014-02-05 2015-08-05 英飞凌科技股份有限公司 半导体封装体和用于生产半导体封装体的方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001291721A (ja) * 2000-04-06 2001-10-19 Nec Corp 配線構造、導電パターンの形成方法、半導体装置および半導体装置の製造方法
US20080173097A1 (en) * 2005-04-04 2008-07-24 Infineon Technologies Ag Sensor Component With a Cavity Housing and a Sensor Chip and Method for Producing the Same
US20140291830A1 (en) * 2013-04-01 2014-10-02 Taejoo Hwang Semiconductor packages having package-on-package structures
CN104821298A (zh) * 2014-02-05 2015-08-05 英飞凌科技股份有限公司 半导体封装体和用于生产半导体封装体的方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111755393A (zh) * 2019-03-26 2020-10-09 力成科技股份有限公司 无基板半导体封装结构及其制法

Also Published As

Publication number Publication date
CN108573963B (zh) 2019-10-11

Similar Documents

Publication Publication Date Title
TWI651828B (zh) 晶片封裝結構及其製造方法
US9615456B2 (en) Microelectronic assembly for microelectronic packaging with bond elements to encapsulation surface
US10008477B2 (en) Microelectronic element with bond elements to encapsulation surface
JP5661225B2 (ja) 半導体デバイスのパッケージング方法
US8586412B1 (en) Semiconductor device and method for manufacturing thereof
KR100690247B1 (ko) 이중 봉합된 반도체 패키지 및 그의 제조 방법
TWI621187B (zh) 封裝堆疊結構及其製造方法
US10651150B2 (en) Multichip module including surface mounting part embedded therein
JP2012169440A (ja) 半導体装置及びその製造方法
US9972560B2 (en) Lead frame and semiconductor device
TW201304018A (zh) 積層型半導體封裝及其製造方法
KR20150011893A (ko) 적층형 반도체패키지 및 그 제조방법
CN106910732A (zh) 半导体封装
JPH10199924A (ja) 半導体チップパッケージとその製造方法及びそれを用いた積層パッケージ
CN105845585A (zh) 一种芯片封装方法及芯片封装结构
CN108573963B (zh) 封装堆叠结构及其制造方法
JP2003258009A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
CN103208471A (zh) 多芯片封装体
KR20160017412A (ko) 캐버티 기판을 이용한 적층형 반도체 패키지 구조 및 방법
US11227814B2 (en) Three-dimensional semiconductor package with partially overlapping chips and manufacturing method thereof
US9269659B1 (en) Interposer with overmolded vias
CN107978584B (zh) 芯片封装结构及其制造方法
CN105789072B (zh) 一种面阵列无引脚csp封装件及其制造方法
KR20080020372A (ko) 듀얼 다이 패키지
JP2001291818A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant