CN1085713A - 过塞入-回扣法正(或负)码速调整方法和装置 - Google Patents

Abstract

本发明属于电通信技术领域，特别涉及数字通信 的多路复用技术。本发明采用先进行一次稍为过量 的周期性正(或负)塞入，然后再适当地扣除过量的正 (或负)塞入，以保证正确的码速调整的办法，将已有 技术中存在的较为严重的等候抖动压缩成很小。本 发明可采用全数字的方法实现，便利了复用设备的集 成化。本发明在微波数字通信、卫星通信和光通信领 域、在公共通信网和铁道、电力、石油等专用通信网中 都可以有广泛的应用。

Description

过塞入——回扣法正(或负)码速调整方法和装置

本发明属于电通信技术领域，特别涉及数字通信的多路复用技术。

目前，数字通信已在全世界范围内逐步取代旧式的模拟通信方式，成为未来通信网的最主要的通信方式。数字通信采用时间分割的多路复用技术，将多路码流合成一路传输。如何保证传输设备发端和收端之间有完全一致的时间同步，是数字通信所固有的一个难题。为了解决这个难题，世界各国投入了大量的人力物力。目前已提出了正码速调整技术，负码速调整技术，正负码速调整技术和正/零/负码速调整技术等方法解决传输中的时钟同步问题。正码速调整技术采用略高的码流速度传输信息源的码流。在发送端，用调整控制码指示出多余的比特位；在接收端通过检测出调整控制码再去除多余的比特位，从而可以准确地恢复到发端信息源的码流速度。这一过程又叫作脉冲塞入过程和码速恢复过程。负码速调整技术与正码速调整技术相近，不再重述。目前正码速调整技术已获得广泛应用。我国采用的准同步复用系列中都采用了正码速调整技术。经过码速调整后，收端恢复出的时钟有一定的抖动。如何压缩时钟抖动，是一个技术难题。采用普通的码速调整方法，收端恢复的匀滑前的最大等候抖动一般在百分之四十UI(UI为单位间隔)以上。经过锁相环匀滑后，一般在百分之十几UI至百分之几十UI。时钟抖动是数字通信系统的最主要的技术指标之一。它直接关系到整个数字通信网的传输质量。CCITT在G.703建议中规定，系统的总抖动必须不大于百分之一百五十UI。在多次复接和分接之后要仍能保证这一要求，这要求系统设计师要尽量压缩时钟抖动。

清华大学曾烈光教授和冯重熙教授提出的《用于码速调整减小等侯抖动技术》(见中国专利CN85100120A)对这个问题的解决是一种很好的方法。它将二次群和三次群数字复用设备的输入无抖动时的匀滑前最大输出等侯抖动从百分之四十几UI降低到百分之十UI以内。该方法将塞入比分离成略小于ρmin(塞入比变化范围的低限)和剩余值两部分。这种方法与普通方法突出不同点在于发端使用了一个锁相环，用来消除二次塞入造成的相关性。这种方法已在二次群和三次群复用设备中采用，获得了广泛的成功，获得国家发明二等奖。但这种方法的使用有它的局限性在某些场合若采用此方法，时钟抖动的压缩效果仍不尽人意。另外，这种方法中采用模拟锁相环不便于集成化。

本发明旨在克服上述已有技术的不足之处，提出一种新的过塞入——回扣法正(或负)码速调整方法及实现此方法的装置，达到减小时钟抖动量、有利于复用设备的集成化的目的。

本发明所述的正(或负)码速调整方法，包括发送端的脉冲塞入方法和接收端的码速恢复方法，其特征在于发送端的脉冲塞入方法具备下述特点：

(1)将整个塞入过程分解为一个稍为过量的周期性正(或负)塞入过程和一个回扣过程，周期性塞入过程为每M调整帧塞入N比特，M和N皆自然数，回扣过程用于扣除周期性塞入的过量部份；

(2)、上述的周期性塞入的重复频率和上述的扣除动作的重复频率都应尽量大于收端时钟匀滑电路的等效低通滤波器的有效带宽；

(3)、上述的周期性塞入的过量部分应尽量小；

(4)、扣除过程独立于周期性塞入过程。

本发明适用于正码速调整技术，也适用于负码速调整技术。为叙述简便起见，本文仅针对正码速调整技术来讲述过塞入——回扣法的原理。用于负码速调整时，工作原理类似。

过塞入——回扣法正码速调整可以这样来实现：先作一次稍为过量的周期性正塞入，设每M个调整帧塞入N个比特，M和N皆自然数；码速调整时钟经塞入处理成为过塞入时钟；根据过塞入时钟和被调整时钟相位比较结果，产生回扣要求；根据回扣要求扣除塞入的过量部份。接收端可采用普通的码速恢复装置，也可采用本发明提出的数字式码速恢复装置。

过塞入——回扣法的正码速调整过程可看作一个周期性的正塞入过程和一个准周期性的负塞入过程之和，二个塞入过程是相互独立的。前述的回扣过程实质上可等效为负塞入过程，正塞入过程的周期较短，它引起的相位抖动被收端的匀滑滤波器所滤除。负塞入过程可看作是一个以随机量调制的脉位调制信号，脉位偏移量小于脉冲间隔，脉冲间隔仍较小，所以经匀滑滤波后只留下很小的相位抖动。

本发明所述的码速调整方法由发送端的脉冲塞入方法和接收端的码速恢复方法组成。发送端的脉冲塞入方法又由下述三种方法组成；周期性塞入方法、回扣要求检测方法和回扣方法。下面对它们分别进行阐述。

本发明所述的发送端的周期性塞入方法有二种实现方案。其一，所述的M、N是固定不变的，这种方法称为普通的过塞入——回扣法；其二，可对所述的M、N进行自适应调整，如随着回扣率的大小进行调整，即当回扣率太大时减小^N/_M值，反之则增大^N/_M的值。这种方法称为自适应过塞入——回扣法。在自适应过塞入——回扣法中，可限定^N/_M的值只取有限个离散的值，这可称之为分级自适应过塞入——回扣法。当然，这样限定后可易于实现。

本发明所述的发送端的回扣要求检测方法有三种具体实现方案：第一种方案是将码速调整时钟每M个调整帧扣除N个脉冲后作过塞入时钟，在第M帧的帧未检测回扣要求。第二种方案是过塞入时钟是在码速调整时钟的每帧的塞入位之前分N次作¹/_M比特的相位延时(或提前)得到的，所说的¹/_M比特的相位滞后(或提前)采用码速调整时钟的M倍频的时钟作M+1(或M-1)分频的办法实现；回扣要求检测是在每帧塞入位之后进行。第三种方案是将码速调整时钟先经过每M帧扣除N个脉冲后，再经过锁相环匀滑后作为过塞入时钟，回扣要求检测可每帧进行一次，也可每M帧进行一次。上述第一、二方案实现简单，第三种方案精度高、时钟抖动小。

本发明所述的发送端的回扣方法具体实现方案有二种，其一，在回扣要求发生后扣除下一次的塞入即变成不塞入。其二，若回扣要求发生后的下一帧有塞入，则将其扣除；否则在回扣要求发生后的下一帧作一次正(或负)塞入，同时扣除此时之前的一次塞入和此时之后的一次塞入。

本发明所述的接收端的码速恢复方法有三种实现方案。第一种采用已有技术中的码速恢复方法，即用锁相环平滑去塞入处理后的非均匀时钟。这是采用模拟的方法，不易于集成化，但通用性好，适用于普通过塞入——回扣法的码速恢复，也适用于自适应过塞入——回扣法的码速恢复。

第二种码速恢复方法采用二次恢复法。即将码速恢复过程分解成周期性正塞入的码速恢复过程和准周期负塞入的码速恢复过程。其过程分为二步。第一步先将带有回扣的正塞入过程分解为周期性的正塞入过程和准周期性的负塞入过程。具体做法是：利用正塞入的周期性恢复被扣除的正塞入；负塞入过程可以这样来产生：检测出被扣除了正塞入的帧，若在其后的各个不该正塞入的帧中都未发现正塞入，则在被扣除了正塞入的帧处产生一个负塞入；若在其后的各个不该正塞入的帧中发现了一个正塞入，则在此有正塞入的帧处产生一个负塞入。这种码速恢复方法对于前述的二种回扣方案都是适用的。当然，采用第一种回扣方案时，也可用更为简单的方法来产生所述的负塞入过程。这就是由被扣除的正塞入位组成一个负塞入过程。第二步对上述分解成的正塞入过程和准周期性的负塞入过程分别进行码速恢复处理。周期性正塞入的码速恢复过程采用抖动均摊法，即每隔¹/_N作一次¹/_M比特的相位延时，准周期性负塞入的码速恢复过程采用计数调整法。即每隔L比特作一次，¹/_M比特的相位提前。每隔J次负塞入调整一次L的长度。若前J次塞入的时间间隔为Q比特，则现L的取值为约等于^Q/_MJ比特的整数。

第三种码速恢复方法利用可逆计数器。先不断分别检测周期性塞入过程和回扣过程的参数，若J次回扣的间隔为Q比特，则每¹/_KN帧可逆计数器加1，每^Q/_KMJ比特可逆计数器减1。当可逆计数器的值为K时，将码速恢复前时钟作一次¹/_M比特的相位延时，然后将可逆计数器清零，重新开始计数过程。这样可获得均匀的时钟，均匀信码恢复过程同已有技术一样，不再重述。

本发明上述的多种周期性塞入方法，回扣要求检测方法，回扣方法及码速恢复方法可进行不同的组合以产生多种实施方案。

本发明提出采用上述过塞入——回扣法正(或负)码速调整方法的装置，包括发送端装置及接收端装置。发送端(脉冲塞入端)装置是由过塞入信号发生器，回扣要求检测电路、塞入安排电路、调整控制码生成电路、读时钟成电路，弹性存储器和合路门等部份构成，见图1所示。其工作过程是：(以正码速调整为例)过塞入调整信号发生器产生周期性正塞入要求信号(5)、过塞入时钟(3)，回扣检测脉冲(4)。回扣要求检测电路将过塞入时钟和被调整时钟进行相位比较，在回扣检测脉冲到来时判断相位差大小，以确定是否发出回扣要求(6)。塞入安排电路根据回扣要求信号对周期性塞入要求信号进行重新安排，以得到总的正塞入要求信号(7)。调整控制码生成电路根据总的正塞入要求信号产生调整控制码(10)，读时钟生成电路根据总的塞入要求信号产生弹性存储器的读时钟(8)。输入被调整信码(2)经弹性存储器缓冲后(9)被送往合路门，与调整控制码合成一路，得到码速调整后的信码(11)。当然，关于帧同步码组等其他码位的生成，我们略去不读，这些在一般书籍皆可查到。对于自适应过塞入——回扣法的发送端装置，过塞入信号的产生受到回扣要求信号的调整，以保证回扣率保持在比较小的程度。对于普通过塞入——回扣法的发送端装置。过塞入信号的产生与回扣要求信号无关。

本发明的接收端装置可采用已有技术的普通接收端码速恢复装置，也可采用本发明设计的数字化码速恢复装置。一种采用二次恢复法的码速恢复装置方块图如图2所示。它由调整控制码检测电路，载信时隙恢复电路、弹性存储器、正塞入生成电路、负塞入生成电路、正塞入码速恢复电路和负塞入码速恢复电路等部份构成。其工作过程如下(以正码速调整为例)：(1)是输入信码，(2)是输入时钟，输入时钟速率是输入信码速率的M倍。调整控制码检测电路通过检测调整控制码，判明码速调整位是否载送信息，从而利用载信时隙恢复电路产生弹性存储器的写时钟(5)，利用写时钟(5)将信码(1)中的信息码写入弹性存储器。正塞入生成电路利用调整控制码产生周期性的正塞入脉冲(10)。正塞入码速恢复电路从正塞入脉冲(10)统计出M和N的值，然后每隔¹/_N帧扣除输入时钟的一个脉冲，实现每¹/_N帧作¹/_M比特的相位延时。负塞入生成电路从调整控制码的周期性产生负塞入脉冲(6)。负塞入码速恢复电路M是分频电路，但在负塞入脉冲的控制下每L比特作一次M-1分频。这样就得到了码速恢复后的时钟(8)，用它作为读时钟，可恢复出均匀的信息码流(9)。对于普通过塞入—回扣法，M、N为已知，收端不必对M和N进行统计计数。

另一种采用可逆计数器的数字式码速恢复装置如图3所示。它由调整控制码检测电路、载信时隙恢复电路、弹性存储器、回扣统计电路、正塞入统计电路、负塞入统计电路、加1脉冲产生电路、减1脉冲产生电路、可逆计数器和时钟恢复电路等部份构成。以正码速调整为例的工作过程如下：(1)为输入码流，(2)为输入时钟，输入时钟速率为输入码流速率的M倍。通过检测调整控制码，可恢复出载信时隙，得到弹性存储器的写时钟(4)，将输入码流中的信息码写入弹性存储器。调整控制码检测电路分解出周期正塞入过程和回扣过程、得到正塞入脉冲(12)和回扣脉冲(5)。回扣统计电路利用回扣脉冲(5)计算L长度，产生控制信号(6)以控制减1脉冲产生电路产生减1脉冲(7)。正塞入统计电路利用正塞入脉冲(12)统计出M、N的值，从而产生相应控制信号(13)控制加1脉冲产生电路产生加1脉冲(8)。可逆计数器计到K后产生扣除信号(9)，扣除信号(9)每次扣除一个输入时钟的脉冲，以产生¹/_M的延时。扣除后的输入时钟作M分频可得到弹性存储器的读时钟(10)。在读时钟驱动下可得到均匀的信息码流(11)。对于普通过塞入——回扣法来说，正塞入统计电路是多余的，因为M、N的值是已知数，且固定不变。

本发明所述的过塞入一回扣法正(或负)码速调整方法和装置，将已有技术中存在的较为严重的等候抖动压缩成很小。本发明采用全数字的方法实现脉冲塞入和码速恢复，这大大便利了复用设备的集成化，提高了集成度。本发明可应用于准同步复用系列和同步复用系列的复用设备中。在微波数字通信、卫星通信和光通信领域，在公共通信和铁道、电力、石油等专用通信网中都可以有广泛应用。

附图简要说明：

图1为本发明一种脉冲塞入端装置方块图。

图2为本发明一种码速恢复端装置方块图。

图3为本发明另一种码速恢复端装置方块图。

本发明提供所述方法不同组合的五种实施例(均以正码速调整为例)

实施例一：将码速调整时钟每隔M帧作N次正塞入，每帧最多只作一次塞入，得到过塞入时钟。将过塞入时钟与被调整时钟进行相位比较，第M帧的码速调整位之后检测其相位差。若过塞入时钟落后于被调整时钟一个比特，则下一次正塞入被扣除(即不再进行正塞入)；否则下一次正塞入照常进行。码速恢复方法可用普通的码速恢复装置所采用的方法

实施例二：

(1)每M个调整帧进行N次正塞入，约每 (取整数)帧塞入一次。

(2)依靠过塞入时钟和被调整时钟的相位比较来检测回扣要求，若过塞入时钟落后于被调整时钟一个比特，则发出回扣要求；否则不发出回扣要求。

(3)过塞入时钟是这样产生的：将码速调整时钟作每帧N次相位延时，每次延时¹/_M比特，这些延时操作最好安排在码速调整位之前进行。如果码速调整时钟是用其M倍的时钟产生的，则每帧多计数N次即可产生总共^N/_M比特的相位延时。

(4)回扣要求检测是在每帧塞入位之后进行。

(5)如果回扣要求发生的下一帧有正塞入，则该正塞入被扣除(即不再作正塞入)。

(6)如果回扣要求发生的下一帧不作正塞入，则在此之前和之后的各一次正塞入被扣除，但在回扣要求发生的下一帧应作一次正塞入。(7)码速恢复可用可逆计数器进行。每¹/_KN帧可逆计数器加1，每^Q/_KMJ比特可逆计数器减1。Q为J次回扣之间的毕特数，Q.J.M和N是对回扣过程统计的结果。回扣过程可以这样来产生：先检测出被扣除了正塞入的帧，若其后的各个不该正塞入的帧中都未发现有正塞入，则在被扣除了正塞入的帧处产生一个回扣脉冲；若在其后各个不该正塞入的帧中发现了一个正塞入，则在此有正塞入的帧处产生一个回扣脉冲。当可逆计数器值为K时，将输入时钟扣除一个脉冲。输入时钟的速率是信息码流速率的M倍。扣除脉冲后的输入时钟信号经M次分频可得均匀的码速恢复后时钟，用它作为收端弹性存储器的读时钟，即可恢复出均匀的信息码流。

实施例三：

(1)每M调整帧作N次正塞入。

(2)若过塞入时钟落后于被调整时钟一个比特，则发出回扣要求；否则不发出回扣要求。

(3)过塞入时钟的产生方法：将码速调整时钟每M帧扣除N个脉冲，经锁相环匀滑后即得。

(4)回扣要求的检测是在每帧塞入位之后进行。

(5)如果回扣要求发生的下一帧有正塞入，则该正塞入被扣除。

(6)如果回扣要求发生的下一帧无正塞入，则顺延至下一次正塞入被扣除。

(7)采用普通码速恢复装置进行码速恢复。

实施例四：

(1)由M个调整帧进行N次正塞入，约每

(取整数)帧塞入一次。当回扣率大于300HZ时，每M帧可减少一次正塞入。当回扣率小于100HZ时，每M帧可增加一次正塞入。即对N作自适应调整。

(2)——(5)与实施例二相同。

(6)如果回扣要求发生的下一帧无正塞入，则扣除再下一次的正塞入。

(7)码速恢复采用普通的码速恢复装置进行。

实施例五：

(1)、同实施例四。

(2)——(6)同实施例二。

(7)类似于实施例二的(7)。但要通过检测调整控制码计算出N的值，然后每¹/_KN帧将可逆计数器加1。其他部份皆一样，不再重述。

Claims (15)

1、一种正(或负)码速调整方法，包括发送端的脉冲塞入方法和接收端的码速恢复方法，其特征在于所说的发送端的脉冲塞入方法具备下述特点：

(1)将整个塞入过程分解为一个稍为过量的周期性正(或负)塞入过程和一个回扣过程，周期性塞入过程为每M调整帧塞入N比特，回扣过程用于扣除周期性塞入的过量部份；

(2)上述的周期性塞入的重复频率和上述的扣除动作的重复频率都尽量大于收端时钟匀滑电路的等效低通滤波器的有效带宽；

(3)上述的周期性塞入的过量部份尽量小；

(4)上述的扣除过程独立于上述的周期性塞入过程。

2、如权利要求1所述的正(或负)码速调整方法，其特征在于所说的发送端的脉冲塞入方法的具体实现步骤为：

(1)先作一次稍为过量的周期性正(或负)塞入，即每M调整帧塞入N个比特；

(2)码速调整时钟经上述塞入后成为过塞入时钟；

(3)根据过塞入时钟和输入时钟的比相结果产生回扣要求；

(4)根据回扣要求扣除周期性塞入的过量部份。

3、如权利要求1所述的正(或负)码速调整方法，其特征在于对所说的M、N进行自适应调整来进一步压缩等侯抖动。

4、如权利要求3所述的正(或负)码速调整方法，其特征是在于所述的自适应调整是分级进行的，即

的取值是有限的。

5、如权利要求1所述的正(或负)码速调整方法，其特征是在于所说的M、N的取值是固定不变的。

6、如权利要求2所述的正(或负)码速调整方法，其特征在于：(1)将所说的码速调整时钟每M个调整帧扣除N个比特后作为所说的过塞入时钟；(2)在第M帧的帧末检测回扣要求。

7、如权利要求2所述的正(或负)码速调整方法其特征在于：(1)所说的过塞入时钟是在所说的码速调整时钟的每帧的塞入位之前分N次作¹/_M比特的相位延时(或提前)得到的，所述的¹/_M比特的相位滞后(或提前)采用码速调整时钟的M倍频的时钟作M+1分频(或M-1分频)的办法实现；

(2)所说的回扣要求检测是在每帧塞入位之后进行。

8、如权利要求2所述的正(或负)码速调整方法，其特征在于：(1)将所说的码速调整时钟先经过每M帧扣除N个脉冲后，再经过锁相环匀滑后作为所说的过塞入时钟；(2)所说的回扣要求检测每帧进行一次。

9、如权利要求2所述的正(或负)码速调整方法，其特征在于，在所说的回扣要求发生后扣除下一次的塞入，即变成不塞入。

10、如权利要求2所述的正(或负)码速调整方法，其特征在于：若所说的回扣要求发生后的下一帧有塞入，则将其扣除；否则在回扣要求发生后的下一帧作一次正(或负)塞入，同时扣除此时之前的一次塞入和此时之后的一次塞入。

11、如权利要求1所述的正(或负)码速调整方法，其特征在于，所说的接收端的码速恢复方法采用二次恢复法，即将码速恢复过程分解成周期性正(或负)塞入码速恢复过程和准周期性负(或正)塞入码速恢复过程。

12、如权利要求1所述的正(或负)码速调整方法，其特征在于，所说的接收端码速恢复方法是采用可逆计数法，即先不断对塞入过程和回扣过程的参数进行检测，若每M帧正(或负)塞入N个比特，约Q比特间隔回扣J个比特，则每

帧可逆计数器加1，每^Q/_KMJ比特可逆计数器减1；当可逆计数器值为K时，将码速恢复前时钟作一次¹/_M比特的相位延时(或超前)然后将可逆计数器请零，再继续前述计数过程，这样获得码速恢复后的均匀时钟。

13、一种采用权利要求3或5所述的正(或负)码速调整方法的装置，包括发送端装置及接收端装置，其特征在于所说的发送端(脉冲塞入端)装置是由过塞入信号发生器、回扣要求检测电路、塞入安排电路、调整控制码生成电路、读时钟生成电路、弹性存储器和合路门各部分构成。

14、一种如权利要求11所述的正(或负)码速调整方法的装置，包括发送端装置及接收端装置，其特征在于所说的接收端装置是由调整控制码检测电路、载信时隙恢复电路、弹性存储器，正塞入生成电路，负塞入生成电路，正塞入码速恢复电路和负塞入码速恢复电路各部分构成。

15、一种如权利要求12所述的正(或负)码速调整方法的装置，包括发送端装置及接收端装置，其特征在于所说的接收端装置，是由调整控制码检测电路，载信时隙恢复电路、弹性存储器、回扣统计电路、减1脉冲产生电路、正塞入统计电路、加1脉冲产生电路可逆计数器和时钟恢复电路各部分构成。