CN108566198B - 时钟与数据恢复电路 - Google Patents

时钟与数据恢复电路 Download PDF

Info

Publication number
CN108566198B
CN108566198B CN201810427350.4A CN201810427350A CN108566198B CN 108566198 B CN108566198 B CN 108566198B CN 201810427350 A CN201810427350 A CN 201810427350A CN 108566198 B CN108566198 B CN 108566198B
Authority
CN
China
Prior art keywords
node
coupled
terminal
gate
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810427350.4A
Other languages
English (en)
Other versions
CN108566198A (zh
Inventor
李永胜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Zhaoxin Semiconductor Co Ltd
Original Assignee
VIA Alliance Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by VIA Alliance Semiconductor Co Ltd filed Critical VIA Alliance Semiconductor Co Ltd
Publication of CN108566198A publication Critical patent/CN108566198A/zh
Application granted granted Critical
Publication of CN108566198B publication Critical patent/CN108566198B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0895—Details of the current generators
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0331—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with a digital phase-locked loop [PLL] processing binary samples, e.g. add/subtract logic for correction of receiver clock
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0807—Details of the phase-locked loop concerning mainly a recovery circuit for the reference signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

一种时钟与数据恢复电路，包括一电流源、一运算放大器、一或非门以及一电容器。电流源供应一电流至一第一节点。运算放大器的一正输入端用于接收一参考电位，运算放大器的一负输入端耦接至第一节点，而运算放大器的一输出端耦接至一第二节点。或非门的一第一输入端耦接至第二节点，或非门的一第二输入端耦接至时钟与数据恢复电路的一输入节点，而或非门的一输出端耦接至时钟与数据恢复电路的一输出节点。输入节点用于接收一输入信号。输出节点用于输出一输出信号。电容器耦接于第一节点和输出节点之间。本发明可克服传统恢复电路的制造过程困难、锁定时间过长等问题。

Description

时钟与数据恢复电路
技术领域
本发明关于一种时钟与数据恢复电路(Clock and Data Recovery Circuit，CDRCircuit)，特别是关于以简化电路结构实施的时钟与数据恢复电路。
背景技术
在通信领域中，接收端需要一时钟与数据恢复电路(Clock and Data RecoveryCircuit，CDR Circuit)以还原接收信号。传统上，时钟与数据恢复电路须包括一锁相回路电路(Phase Locked Loop Circuit，PLL Circuit)。然而，若时钟的频率过高，则以传统互补式金属氧化物半导体(Complementary Metal Oxide Semiconductor，CMOS)制程来制造锁相回路电路将成为一艰巨挑战。另外，传统的锁相回路电路亦需要相对较长的锁定时间(Locking-InTime)，此将降低整体系统的操作速度。
因此，有必要提出一种全新的解决方案，以克服现有技术所面临的问题。
发明内容
在较佳实施例中，本发明提供一种时钟与数据恢复电路，用于由一输入信号产生一输出信号，该输出信号为对应于该输入信号的一恢复时钟信号，而该时钟与数据恢复电路包括：一第一电流源，供应一第一电流，其中该第一电流由一供应电位流往一第一节点；一第一运算放大器，具有一正输入端、一负输入端以及一输出端，其中该第一运算放大器的该正输入端用于接收一参考电位，该第一运算放大器的该负输入端耦接至该第一节点，而该第一运算放大器的该输出端耦接至一第二节点；一第一或非门，具有一第一输入端、一第二输入端以及一输出端，其中该第一或非门的该第一输入端耦接至该第二节点，该第一或非门的该第二输入端耦接至该时钟与数据恢复电路的一输入节点，而该第一或非门的该输出端耦接至该时钟与数据恢复电路的一输出节点，其中该输入节点用于接收该输入信号，而该输出节点用于输出该输出信号；以及一第一电容器，耦接于该第一节点和该输出节点之间。
在一些实施例中，该参考电位小于该供应电位的一半。
在一些实施例中，该时钟与数据恢复电路还包括：一第二电流源，供应一第二电流，其中该第二电流由该供应电位流往一第三节点；一第二运算放大器，具有一正输入端、一负输入端以及一输出端，其中该第二运算放大器的该正输入端用于接收该参考电位，该第二运算放大器的该负输入端耦接至该第三节点，而该第二运算放大器的该输出端耦接至一第四节点；一第二或非门，具有一第一输入端、一第二输入端以及一输出端，其中该第二或非门的该第一输入端耦接至该第四节点，该第二或非门的该第二输入端耦接至该输出节点，而该第二或非门的该输出端耦接至一第五节点；以及一第二电容器，耦接于该第三节点和该第五节点之间。
在一些实施例中，该时钟与数据恢复电路还包括：一第三电流源，供应一第三电流，其中该第三电流由该供应电位流往一第六节点；一第三运算放大器，具有一正输入端、一负输入端以及一输出端，其中该第三运算放大器的该正输入端用于接收该参考电位，该第三运算放大器的该负输入端耦接至该第六节点，而该第三运算放大器的该输出端耦接至一第七节点；一第三或非门，具有一第一输入端、一第二输入端以及一输出端，其中该第三或非门的该第一输入端耦接至该第七节点，该第三或非门的该第二输入端耦接至一第八节点，而该第三或非门的该输出端耦接至一第九节点；以及一第三电容器，耦接于该第六节点和该第九节点之间。
在一些实施例中，该时钟与数据恢复电路还包括：一第一与门，具有一第一输入端、一第二输入端以及一输出端，其中该第一与门的该第一输入端耦接至该第四节点，该第一与门的该第二输入端耦接至该输入节点，而该第一与门的该输出端耦接至该第八节点。
在一些实施例中，该时钟与数据恢复电路还包括：一N型晶体管，具有一控制端、一第一端以及一第二端，其中该N型晶体管的该控制端耦接至该第九节点，该N型晶体管的该第一端耦接至一接地电位，而该N型晶体管的该第二端耦接至一第十节点；一第一P型晶体管，具有一控制端、一第一端以及一第二端，其中该第一P型晶体管的该控制端耦接至该第十节点，该第一P型晶体管的该第一端耦接至该供应电位，而该第一P型晶体管的该第二端耦接至该第十节点；一第二P型晶体管，具有一控制端、一第一端以及一第二端，其中该第二P型晶体管的该控制端耦接至该第十节点，该第二P型晶体管的该第一端耦接至该供应电位，而该第二P型晶体管的该第二端耦接至一参考节点，而其中该参考节点用于输出该参考电位；以及一第四电容器，耦接于该参考节点和该接地电位之间。
在一些实施例中，该第一电流、该第二电流以及该第三电流彼此皆大致相等，而该第一电容器、该第二电容器以及该第三电容器彼此皆大致相等。
在一些实施例中，该时钟与数据恢复电路还包括：一数据边缘产生器，根据多个数据信号来产生该输入信号，其中于该多个数据信号的多个连续数据符号区间中的每一边界处，该多个数据信号的至少一者具有一电平转变。
在一些实施例中，该数据边缘产生器包括：多个减法器，其中每一该多个减法器用于将该多个数据信号的一者与该多个数据信号的另一者作减法，以产生多个差异信号；多个侦测器，其中每一该多个侦测器用于侦测该多个差异信号的对应一者的上升沿和下降沿，以产生多个侦测信号的对应一者；以及一第一或门，具有多个输入端和一输出端，其中该第一或门的该多个输入端分别用于接收该多个侦测信号，而该第一或门的该输出端用于输出该输入信号。
在一些实施例中，该多个侦测器的每一者包括：一第一反相器，具有一输入端和一输出端，其中该第一反相器的该输入端耦接至一侦测器输入节点，而该第一反相器的该输出端耦接至一第十一节点，而其中该侦测器输入节点用于接收对应的该多个差异信号的一者；一第二与门，具有一第一输入端、一第二输入端以及一输出端，其中该第二与门的该第一输入端耦接至该侦测器输入节点，该第二与门的该第二输入端耦接至该第十一节点，而该第二与门的该输出端耦接至一第十二节点；一第二反相器，具有一输入端和一输出端，其中该第二反相器的该输入端耦接至该侦测器输入节点，而该第二反相器的该输出端耦接至一第十三节点；一第四或非门，具有一第一输入端、一第二输入端以及一输出端，其中该第四或非门的该第一输入端耦接至该侦测器输入节点，该第四或非门的该第二输入端耦接至该第十三节点，而该第四或非门的该输出端耦接至一第十四节点；以及一第二或门，具有一第一输入端、一第二输入端以及一输出端，其中该第二或门的该第一输入端耦接至该第十二节点，该第二或门的该第二输入端耦接至该第十四节点，而该第二或门的该输出端耦接至一侦测器输出节点，而其中该侦测器输出节点用于输出对应的该多个侦测信号的一者。
本发明可克服传统恢复电路的制造过程困难、锁定时间过长等问题。
附图说明
图1是显示根据本发明一实施例所述的时钟与数据恢复电路的示意图。
图2是显示根据本发明另一实施例所述的时钟与数据恢复电路的示意图。
图3A是显示根据本发明一实施例所述的时钟与数据恢复电路操作于初始状态时的波形图。
图3B是显示根据本发明一实施例所述的时钟与数据恢复电路操作于稳定状态时的波形图。
图4是显示根据本发明一实施例所述的数据边缘产生器的示意图。
图5是显示根据本发明一实施例所述的侦测器的示意图。
其中，附图中符号的简单说明如下：
100、200：时钟与数据恢复电路；111～113：第一～第三电流源；121～123：第一～第三运算放大器；131～134：第一～第四或非门；141：第一与门；142：第二与门；151～153：第一～第三减法器；161～163：第一～第三侦测器；171：第一或门；172：第二或门；181：第一反相器；182：第二反相器；400：数据边缘产生器；C1～C4：第一～第四电容器；I1～I3：第一～第三电流；MN1：N型晶体管；MP1：第一P型晶体管；MP2：第二P型晶体管；N1～N14：第一～第十四节点；NDI：侦测器输入节点；NDO：侦测器输出节点；NIN：输入节点；NOUT：输出节点；NR：参考节点；SA：第一数据信号；SB：第二数据信号；SC：第三数据信号；SD1～SD3：第一～第三差异信号；SE1～SE3：第一～第三侦测信号；SIN：输入信号；SOUT：输出信号；T：周期长度；T1、T2：低逻辑时间长度；V1、V3、V4、V5、V8、V9：电位；VDD：供应电位；VSS：接地电位；VR：参考电位。
具体实施方式
为让本发明的目的、特征和优点能更明显易懂，下文特举出本发明的具体实施例，并配合所附图式，作详细说明如下。
在说明书及权利要求书当中使用了某些词汇来指称特定的元件。本领域技术人员应可理解，硬件制造商可能会用不同的名词来称呼同一个元件。本说明书及权利要求书并不以名称的差异来作为区分元件的方式，而是以元件在功能上的差异来作为区分的准则。在通篇说明书及权利要求书当中所提及的“包含”及“包括”一词为开放式的用语，故应解释成“包含但不仅限定于”。“大致”一词则是指在可接受的误差范围内，本领域技术人员能够在一定误差范围内解决所述技术问题，达到所述基本的技术效果。此外，“耦接”一词在本说明书中包含任何直接及间接的电性连接手段。因此，若文中描述一第一装置耦接至一第二装置，则代表该第一装置可直接电性连接至该第二装置，或经由其它装置或连接手段而间接地电性连接至该第二装置。
图1是显示根据本发明一实施例所述的时钟与数据恢复电路(Clock and DataRecovery Circuit，CDR Circuit)100的示意图。在图1的实施例中，时钟与数据恢复电路100至少包括：一第一电流源(Current Source)111、一第一运算放大器(OperationalAmplifier，OP)121、一第一或非门(NOR Gate)131以及一第一电容器(Capacitor)C1。第一电流源111供应一第一电流I1，其中第一电流I1由一供应电位VDD处流往一第一节点N1。第一运算放大器121具有一正输入端、一负输入端以及一输出端，其中第一运算放大器121的正输入端用于接收一参考电位VR，第一运算放大器121的负输入端耦接至第一节点N1，而第一运算放大器121的输出端耦接至一第二节点N2。举例而言，参考电位VR
可以是任何恒定电位，其低于供应电位VDD的一半(亦即，
Figure BDA0001652460300000061
)。第一或非门131具有一第一输入端、一第二输入端以及一输出端，其中第一或非门131的第一输入端耦接至第二节点N2，第一或非门131的第二输入端耦接至时钟与数据恢复电路100的一输入节点NIN，而第一或非门131的输出端耦接至时钟与数据恢复电路100的一输出节点NOUT。时钟与数据恢复电路100的输入节点NIN用于接收一输入信号SIN。例如，输入信号SIN可以是一周期信号(Periodical Signal)，其可根据一或多个数据信号而决定。时钟与数据恢复电路100的输出节点NOUT用于输出一输出信号SOUT。例如，输出信号SOUT可以是一恢复时钟信号(Recovered Clock Signal)。第一电容器C1耦接于第一节点N1和输出节点NOUT之间。
在一些实施例中，输入信号SIN包括多个脉冲(Pulse)(例如，一脉冲可为非常短的高逻辑区间)，而前述脉冲的每一者皆对应于数据信号的上升沿(Rising Edge)或是/以及下降沿(Falling Edge)。由于输入信号SIN的每一脉冲皆会将输出信号SOUT重设(Reset)为低逻辑电平(亦即，逻辑“0”)，故输出信号SOUT和输入信号SIN可具有相同的周期长度(Periodic Duration)，而输出信号SOUT可视为基于输入信号SIN的一恢复时钟信号，但其工作周期(Duty Cycle)可能不等于50％。另外，通过适当设计第一电流源111的第一电流I1、第一电容器C1的电容值(Capacitance)、以及参考电位VR的电位电平，输出信号SOUT的工作周期将可恰等于50％。必须注意的是，时钟与数据恢复电路100并不包括任何锁相回路电路(Phase Locked Loop Circuit，PLL Circuit)。因此，本发明所提的设计可以克服关于使用锁相回路电路的传统数据恢复电路的制造过程困难、锁定时间(Locking-In Time)过长等问题。
图2是显示根据本发明另一实施例所述的时钟与数据恢复电路200的示意图。图2和图1相似。在图2的实施例中，时钟与数据恢复电路200包括：一第一电流源111、一第二电流源112、一第三电流源113、一第一运算放大器121、一第二运算放大器122、一第三运算放大器123、一第一或非门131、一第二或非门132、一第三或非门133、一第一与门(AND Gate)141、一N型晶体管(N-type Transistor)MN1、一第一P型晶体管(P-type Transistor)MP1、一第二P型晶体管MP2、一第一电容器C1、一第二电容器C2、一第三电容器C3以及一第四电容器C4。例如，N型晶体管MN1可以是一N型金属氧化物半导体场效应晶体管(N-channelMetal-Oxide-Semiconductor Field-Effect Transistor，NMOS Transistor)，而第一P型晶体管MP1和第二P型晶体管MP2的每一者可以是一P型金属氧化物半导体场效应晶体管(P-channel Metal-Oxide-Semiconductor Field-Effect Transistor，PMOS Transistor)。
第一电流源111供应一第一电流I1，其中第一电流I1由一供应电位VDD处流往一第一节点N1。第一运算放大器121具有一正输入端、一负输入端以及一输出端，其中第一运算放大器121的正输入端用于接收一参考电位VR，第一运算放大器121的负输入端耦接至第一节点N1，而第一运算放大器121的输出端耦接至一第二节点N2。举例而言，参考电位VR可以是任何动态电位，其初始值低于供应电位VDD的一半，而参考电位VR的电位电平可根据输入信号SIN来进行调整。第一或非门131具有一第一输入端、一第二输入端以及一输出端，其中第一或非门131的第一输入端耦接至第二节点N2，第一或非门131的第二输入端耦接至时钟与数据恢复电路200的一输入节点NIN，而第一或非门131的输出端耦接至时钟与数据恢复电路200的一输出节点NOUT。时钟与数据恢复电路100的输入节点NIN用于接收一输入信号SIN。例如，输入信号SIN可以是一周期信号，其可根据一或多个数据信号而决定。时钟与数据恢复电路200的输出节点NOUT用于输出一输出信号SOUT。例如，输出信号SOUT可以是基于输入信号SIN的一恢复时钟信号。第一电容器C1耦接于第一节点N1和输出节点NOUT之间。
第二电流源112供应一第二电流I2，其中第二电流I2由供应电位VDD处流往一第三节点N3。第二运算放大器122具有一正输入端、一负输入端以及一输出端，其中第二运算放大器122的正输入端用于接收参考电位VR，第二运算放大器122的负输入端耦接至第三节点N3，而第二运算放大器122的输出端耦接至一第四节点N4。第二或非门132具有一第一输入端、一第二输入端以及一输出端，其中第二或非门132的第一输入端耦接至第四节点N4，第二或非门132的第二输入端耦接至输出节点NOUT以接收输出信号SOUT，而第二或非门132的输出端耦接至一第五节点N5。第二电容器C2耦接于第三节点N3和第五节点N5之间。第二电流I2可等同于第一电流I1。第二电容器C2的电容值可等同于第一电容器C1的电容值。
第三电流源113供应一第三电流I3，其中第三电流I3由供应电位VDD处流往一第六节点N6。第三运算放大器123具有一正输入端、一负输入端以及一输出端，其中第三运算放大器123的正输入端用于接收参考电位VR，第三运算放大器123的负输入端耦接至第六节点N6，而第三运算放大器123的输出端耦接至一第七节点N7。第三或非门133具有一第一输入端、一第二输入端以及一输出端，其中第三或非门133的第一输入端耦接至第七节点N7，第三或非门133的第二输入端耦接至一第八节点N8，而第三或非门133的输出端耦接至一第九节点N9。第三电容器C3耦接于第六节点N6和第九节点N9之间。第一与门141具有一第一输入端、一第二输入端以及一输出端，其中第一与门141的第一输入端耦接至第四节点N4，第一与门141的第二输入端耦接至输入节点NIN以接收输入信号SIN，而第一与门141的输出端耦接至第八节点N8。第三电流I3可等同于第一电流I1。第三电容器C3的电容值可等同于第一电容器C1的电容值。
N型晶体管MN1具有一控制端、一第一端以及一第二端，其中N型晶体管MN1的控制端耦接至第九节点N9，N型晶体管MN1的第一端耦接至一接地电位VSS，而N型晶体管MN1的第二端耦接至一第十节点N10。第一P型晶体管MP1具有一控制端、一第一端以及一第二端，其中第一P型晶体管MP1的控制端耦接至第十节点N10，第一P型晶体管MP1的第一端耦接至供应电位VDD，而第一P型晶体管MP1的第二端耦接至第十节点N10。第二P型晶体管MP2具有一控制端、一第一端以及一第二端，其中第二P型晶体管MP2的控制端耦接至第十节点N10，第二P型晶体管MP2的第一端耦接至供应电位VDD，而第二P型晶体管MP2的第二端耦接至一参考节点NR。参考节点NR用于输出参考电位VR。第四电容器C4耦接于参考节点NR和接地电位VSS之间。
在图2的实施例中，参考电位VR具有一动态值，而时钟与数据恢复电路200可以自动调整输出信号SOUT，使得输出信号SOUT的工作周期最终达到50％。详细而言，第一P型晶体管MP1和第二P型晶体管MP2共同形成一电流镜(Current Mirror)，其可动态地调整参考电位VR的电位电平，而此电位电平将影响输出信号SOUT的工作周期。当参考电位VR最终达到一稳定值时，输出信号SOUT的调整程序即告完成。最终，时钟与数据恢复电路200不仅可提供与输入信号SIN具有相同周期长度的输出信号SOUT，还可使输出信号SOUT的工作周期恰等于50％。请参考下列实施例以理解时钟与数据恢复电路200的操作原理。
图3A是显示根据本发明一实施例所述的时钟与数据恢复电路200操作于初始状态(Initial State)时的波形图，其中横轴代表时间，而纵轴代表每一信号的电位电平(Voltage Level)。如图3A所示，第一节点N1处的一电位V1、第三节点N3处的一电位V3、第四节点N4处的一电位V4、第五节点N5处的一电位V5、以及第九节点N9处的一电位V9将一并进行介绍，使得读者能易于理解本发明。输入信号SIN为具有一周期长度T的一周期信号，其包括多个脉冲。周期长度T可定义为任意二个相邻脉冲的二个上升沿之间的时间间距。由于输入信号SIN的每一脉冲皆可将输出信号SOUT重设为一低逻辑电平(亦即，逻辑“0”)，故输出信号SOUT和输出信号SIN将具有相同的周期长度T。当输入信号SIN的脉冲将输出信号SOUT拉低时，因为第一电容器C1可维持住第一节点N1和输出节点NOUT之间的一固定电位差，所以第一节点N1的电位V1亦将下落至低逻辑电平。然后，第一节点N1的电位V1的电位电平将因第一电流源111而逐渐充电上升(Charge Up)。若第一电位V1变高且达到参考电位VR，则第一运算放大器121的输出电位电平(亦即，第二节点N2处的电位)将被反转(变成低逻辑电平)。此时，第一或非门131的第一输入端和第二输入端处的电位皆为低逻辑电平，使得输出信号SOUT上升至高逻辑电平(亦即，逻辑“1”)，其亦将推高第一电位V1。输出信号SOUT的低逻辑时间长度T1可根据式(1)进行计算。
Figure BDA0001652460300000101
其中“T1”代表输出信号SOUT的低逻辑时间长度T1，“C1”代表第一电容器C1的电容值，“VR”代表参考电位VR的电位电平，而“I1”代表第一电流I1的电流大小。
相似地，输出信号SOUT的高逻辑时间长度可将第五节点N5的电位V5重设为低逻辑电平。电位V5的低逻辑时间长度T2可根据式(2)进行计算。
Figure BDA0001652460300000111
其中“T2”代表电位V5的低逻辑时间长度T2，“C2”代表第二电容器C2的电容值，“VR”代表参考电位VR的电位电平，而“I2”代表第二电流I2的电流大小。
在一些实施例中，第一电流I1、第二电流I2以及第三电流I3彼此大致相等，而第一电容器C1的电容值、第二电容器C2的电容值以及第三电容器C3的电容值彼此大致相等。因此，电位V5的低逻辑时间长度T2将等于输出信号SOUT的低逻辑时间长度T1，其关系可根据式(3)、(4)进行计算。
T2＝T1……………………………………………(3)
T1+T2<T……………………………………………(4)
其中“T1”代表输出信号SOUT的低逻辑时间长度T1，“T2”代表电位V5的低逻辑时间长度T2，而“T”代表输入信号SIN的周期长度T。
亦即，初始时，低逻辑时间长度T1、T2两者的总和较输入信号SIN的周期长度T更短，而此代表初始的输出信号SOUT并未具有50％的工作周期(亦即，大于50％)。第一与门141和第三或非门133用于监控第四节点N4的电位V4和输入信号SIN的电位电平，此二者皆与低逻辑时间长度T1、T2相关联。在初始状态下，第一与门141的输出端处的电位V8维持于低逻辑电平，而第三或非门133的输出端处的电位V9维持于高逻辑电平(例如，供应电位VDD)。因此，由第一P型晶体管MP1和第二P型晶体管MP2所构成的电流镜将被致能(Enable)，其可通过对第四电容器C4进行充电来持续地拉高参考电位VR的电位电平。根据式(1)、(2)可知，低逻辑时间长度T1、T2皆与参考电位VR成正比，故它们皆会持续地变长。
图3B是显示根据本发明一实施例所述的时钟与数据恢复电路200操作于稳定状态(Steady State)时的波形图，其中横轴代表时间，而纵轴代表每一信号的电位电平。在时钟与数据恢复电路200已执行调整程序之后，前述的信号和电位之间的关系可根据式(5)进行计算。
Figure BDA0001652460300000121
其中“T1”代表输出信号SOUT的低逻辑时间长度T1，“T2”代表电位V5的低逻辑时间长度T2，而“T”代表输入信号SIN的周期长度T。
亦即最终，低逻辑时间长度T1、T2的每一者皆将变为与输入信号SIN的周期长度T的一半大致相等，其代表最终的输出信号SOUT恰具有50％的工作周期。详细而言，若低逻辑时间长度T1、T2两者的总和变为较周期长度T略长，则第一与门141的输出端处的电位V8将产生非常短的一高逻辑脉冲，以将第三或非门133的输出端处的电位V9下拉至接地电位VSS。因此，由第一P型晶体管MP1和第二P型晶体管MP2所构成的电流镜将被禁能(Disable)，故参考电位VR将维持于一恒定电位电平VRC，其对应至50％的工作周期，并可代表调整程序已全部完成。
图4是显示根据本发明一实施例所述的数据边缘产生器(Data Edge Generator)400的示意图。在图4的实施例中，时钟与数据恢复电路100或200还包括一数据边缘产生器400，用于根据一第一数据信号SA、一第二数据信号SB以及一第三数据信号SC来产生输入信号SIN。数据边缘产生器400包括一第一减法器(Subtractor)151、一第二减法器152、一第三减法器153、一第一侦测器(Detector)161、一第二侦测器162、一第三侦测器163以及一第一或门(OR Gate)171。第一减法器151将第一数据信号SA减去第二数据信号SB，以产生一第一差异信号SD1。第二减法器152将第二数据信号SB减去第三数据信号SC，以产生一第二差异信号SD2。第三减法器153将第三数据信号SC减去第一数据信号SA，以产生一第三差异信号SD3。前述信号之间的关系可根据式(6)、(7)、(8)进行计算。
SD1＝SA-SB………………………………………(6)
SD2＝SB-SC………………………………………(7)
SD3＝SC-SA………………………………………(8)
其中“SD1”代表第一差异信号SD1的电位电平，“SD2”代表第二差异信号SD2的电位电平，“SD3”代表第三差异信号SD3的电位电平，“SA”代表第一数据信号SA的电位电平，“SB”代表第二数据信号SB的电位电平，而“SC”代表第三数据信号SC的电位电平。在一实施例中，第一减法器151、第二减法器152以及第三减法器153皆可为本领域技术人员所熟知的差动放大器(Differential Amplifier)。在一实施例中，于多个连续数据符号区间(Consecutive Data Symbol Interval)中的每一边界(Boundary)处，第一数据信号SA、第二数据信号SB以及第三数据信号SC的至少一者将具有一电平转变(Transition)，使得可以根据前述三个数据信号恢复(Recover)一对应时钟信号。
第一侦测器161用于侦测第一差异信号SD1的上升沿和下降沿，以产生一第一侦测信号SE1。第二侦测器162用于侦测第二差异信号SD2的上升沿和下降沿，以产生一第二侦测信号SE2。第三侦测器163用于侦测第三差异信号SD3的上升沿和下降沿，以产生一第三侦测信号SE3。第一或门171具有一第一输入端、一第二输入端、一第三输入端以及一输出端，其中第一或门171的第一输入端用于接收第一侦测信号SE1，第一或门171的第二输入端用于接收第二侦测信号SE2，第一或门171的第三输入端用于接收第三侦测信号SE3，而第一或门171的输出端用于输出前述的输入信号SIN。在此设计下，数据边缘产生器400可产生周期性的输入信号SIN，其包括多个脉冲，而输入信号SIN的每一脉冲皆对应于第一数据信号SA、第二数据信号SB以及第三数据信号SC之间的一电平切换操作(Level SwitchingOperation)。必须理解的是，虽然恰有三个数据信号显示于图4中，但输入至数据边缘产生器400的数据信号的数量在本发明中并不特别作限制。在另一些实施例中，数据边缘产生器400可包括更多个或更少个减法器和侦测器，以处理更多个或更少个数据信号并产生输入信号SIN，而不致影响本发明的效果。一般而言，数据边缘产生器400可包括多个减法器，其中每一减法器可将多个数据信号的一者与该多个数据信号的另一者作减法，以产生多个差异信号；数据边缘产生器400还包括多个侦测器，其中每一侦测器可侦测该多个差异信号的对应一者的上升沿和下降沿，以产生多个侦测信号的对应一者；而数据边缘产生器400还包括一第一或门，其中第一或门具有多个输入端，每一输入端可接收该多个侦测信号的对应一者，而第一或门还具有一输出端以输出前述的输入信号。
图5是显示根据本发明一实施例所述的第一侦测器161、第二侦测器162以及第三侦测器163的每一者的示意图。在图5的实施例中，第一侦测器161、第二侦测器162以及第三侦测器163的每一者皆具有一侦测器输入节点NDI和一侦测器输出节点NDO，并皆包括一第一反相器(Inverter)181、一第二反相器182、一第二与门142、一第四或非门134以及一第二或门172。第一反相器181具有一输入端和一输出端，其中第一反相器181的输入端耦接至侦测器输入节点NDI，而第一反相器181的输出端耦接至一第十一节点N11。对第一侦测器161而言，侦测器输入节点NDI用于接收第一差异信号SD1；对第二侦测器162而言，侦测器输入节点NDI用于接收第二差异信号SD2；而对第三侦测器163而言，侦测器输入节点NDI用于接收第三差异信号SD3。第二与门142具有一第一输入端、一第二输入端以及一输出端，其中第二与门142的第一输入端耦接至侦测器输入节点NDI，第二与门142的第二输入端耦接至第十一节点N11，而第二与门142的输出端耦接至一第十二节点N12。第二反相器182具有一输入端和一输出端，其中第二反相器182的输入端耦接至侦测器输入节点NDI，而第二反相器182的输出端耦接至一第十三节点N13。第四或非门134具有一第一输入端、一第二输入端以及一输出端，其中第四或非门134的第一输入端耦接至侦测器输入节点NDI，第四或非门134的第二输入端耦接至第十三节点N13，而第四或非门134的输出端耦接至一第十四节点N14。第二或门172具有一第一输入端、一第二输入端以及一输出端，其中第二或门172的第一输入端耦接至第十二节点N12，第二或门172的第二输入端耦接至第十四节点N14，而第二或门172的输出端耦接至侦测器输出节点NDO。对第一侦测器161而言，侦测器输出节点NDO用于输出第一侦测信号SE1；对第二侦测器162而言，侦测器输出节点NDO用于输出第二侦测信号SE2；而对第三侦测器163而言，侦测器输出节点NDO用于输出第三侦测信号SE3。
本发明提出一种新颖的时钟与数据恢复电路，其具有简化的电路结构。总之，本发明具有下列优点，较传统技术更加优越：(1)可移除传统的锁相回路电路；(2)可消除传统锁相回路电路的较长锁定时间；(3)易于以传统互补式金属氧化物半导体(ComplementaryMetal Oxide Semiconductor，CMOS)制程来进行生产制造；(4)降低整体制造成本；以及(5)可较不易受制程、电位以及温度(Process,Voltage,and Temperature，即PVT)的变异所影响。根据模拟结果，使用所提的时钟与数据恢复电路的输出信号的频率可大幅提升至2.5GHz、5GHz，或是更高。因此，本发明很适合应用于各种电路设计当中，例如一高速可携式发光二极管(Light-Emitting Diode，LED)显示器，或是一全新移动产业处理器接口(Mobile Industry Processor Interface，MIPI)的标准，惟其亦不仅限于此。
值得注意的是，以上所述的电位、电流、电阻值、电感值、电容值以及其余元件参数均非为本发明的限制条件。设计者可以根据不同需要调整这些设定值。本发明的时钟与数据恢复电路并不仅限于图1-5所图示的状态。本发明可以仅包括图1-5的任何一或多个实施例的任何一或多项特征。换言之，并非所有图示的特征均须同时实施于本发明的时钟与数据恢复电路当中。虽然本发明的实施例使用金属氧化物半导体场效应晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET)为例，但本发明并不仅限于此，本领域技术人员可改用其他种类的晶体管，例如：双载子接面晶体管(Bipolar JunctionTransistor，BJT)、接面场效应晶体管(Junction Gate Field Effect Transistor，JFET)，或是鳍式场效应晶体管(Fin Field Effect Transistor，FinFET)等等。
在本说明书以及权利要求书中的序数，例如“第一”、“第二”、“第三”等等，彼此之间并没有顺序上的先后关系，其仅用于标示区分两个具有相同名字的不同元件。
以上所述仅为本发明较佳实施例，然其并非用以限定本发明的范围，任何熟悉本项技术的人员，在不脱离本发明的精神和范围内，可在此基础上做进一步的改进和变化，因此本发明的保护范围当以本申请的权利要求书所界定的范围为准。

Claims (10)

1.一种时钟与数据恢复电路，其特征在于，用于由输入信号产生输出信号，该输出信号为对应于该输入信号的恢复时钟信号，而该时钟与数据恢复电路包括：
第一电流源，供应第一电流，其中该第一电流由供应电位流往第一节点；
第一运算放大器，具有正输入端、负输入端以及输出端，其中该第一运算放大器的该正输入端用于接收参考电位，该第一运算放大器的该负输入端耦接至该第一节点，而该第一运算放大器的该输出端耦接至第二节点；
第一或非门，具有第一输入端、第二输入端以及输出端，其中该第一或非门的该第一输入端耦接至该第二节点，该第一或非门的该第二输入端耦接至该时钟与数据恢复电路的输入节点，而该第一或非门的该输出端耦接至该时钟与数据恢复电路的输出节点，其中该输入节点用于接收该输入信号，而该输出节点用于输出该输出信号；以及
第一电容器，耦接于该第一节点和该输出节点之间。
2.根据权利要求1所述的时钟与数据恢复电路，其特征在于，该参考电位小于该供应电位的一半。
3.根据权利要求1所述的时钟与数据恢复电路，其特征在于，还包括：
第二电流源，供应第二电流，其中该第二电流由该供应电位流往第三节点；
第二运算放大器，具有正输入端、负输入端以及输出端，其中该第二运算放大器的该正输入端用于接收该参考电位，该第二运算放大器的该负输入端耦接至该第三节点，而该第二运算放大器的该输出端耦接至第四节点；
第二或非门，具有第一输入端、第二输入端以及输出端，其中该第二或非门的该第一输入端耦接至该第四节点，该第二或非门的该第二输入端耦接至该输出节点，而该第二或非门的该输出端耦接至第五节点；以及
第二电容器，耦接于该第三节点和该第五节点之间。
4.根据权利要求3所述的时钟与数据恢复电路，其特征在于，还包括：
第三电流源，供应第三电流，其中该第三电流由该供应电位流往第六节点；
第三运算放大器，具有正输入端、负输入端以及输出端，其中该第三运算放大器的该正输入端用于接收该参考电位，该第三运算放大器的该负输入端耦接至该第六节点，而该第三运算放大器的该输出端耦接至第七节点；
第三或非门，具有第一输入端、第二输入端以及输出端，其中该第三或非门的该第一输入端耦接至该第七节点，该第三或非门的该第二输入端耦接至第八节点，而该第三或非门的该输出端耦接至第九节点；以及
第三电容器，耦接于该第六节点和该第九节点之间。
5.根据权利要求4所述的时钟与数据恢复电路，其特征在于，还包括：
第一与门，具有第一输入端、第二输入端以及输出端，其中该第一与门的该第一输入端耦接至该第四节点，该第一与门的该第二输入端耦接至该输入节点，而该第一与门的该输出端耦接至该第八节点。
6.根据权利要求5所述的时钟与数据恢复电路，其特征在于，还包括：
N型晶体管，具有控制端、第一端以及第二端，其中该N型晶体管的该控制端耦接至该第九节点，该N型晶体管的该第一端耦接至接地电位，而该N型晶体管的该第二端耦接至第十节点；
第一P型晶体管，具有控制端、第一端以及第二端，其中该第一P型晶体管的该控制端耦接至该第十节点，该第一P型晶体管的该第一端耦接至该供应电位，而该第一P型晶体管的该第二端耦接至该第十节点；
第二P型晶体管，具有控制端、第一端以及第二端，其中该第二P型晶体管的该控制端耦接至该第十节点，该第二P型晶体管的该第一端耦接至该供应电位，而该第二P型晶体管的该第二端耦接至参考节点，而其中该参考节点用于输出该参考电位；以及
第四电容器，耦接于该参考节点和该接地电位之间。
7.根据权利要求6所述的时钟与数据恢复电路，其特征在于，该第一电流、该第二电流以及该第三电流彼此皆相等，而该第一电容器、该第二电容器以及该第三电容器彼此皆相等。
8.根据权利要求1所述的时钟与数据恢复电路，其特征在于，还包括：
数据边缘产生器，根据多个数据信号来产生该输入信号，其中于该多个数据信号的多个连续数据符号区间中的每一边界处，该多个数据信号的至少一者具有电平转变。
9.根据权利要求8所述的时钟与数据恢复电路，其特征在于，该数据边缘产生器包括：
多个减法器，其中每一该多个减法器用于将该多个数据信号的一者与该多个数据信号的另一者作减法，以产生多个差异信号；
多个侦测器，其中每一该多个侦测器用于侦测该多个差异信号的对应一者的上升沿和下降沿，以产生多个侦测信号的对应一者；以及
第一或门，具有多个输入端和输出端，其中该第一或门的该多个输入端分别用于接收该多个侦测信号，而该第一或门的该输出端用于输出该输入信号。
10.根据权利要求9所述的时钟与数据恢复电路，其特征在于，该多个侦测器的每一者包括：
第一反相器，具有输入端和输出端，其中该第一反相器的该输入端耦接至侦测器输入节点，而该第一反相器的该输出端耦接至第十一节点，而其中该侦测器输入节点用于接收对应的该多个差异信号的一者；
第二与门，具有第一输入端、第二输入端以及输出端，其中该第二与门的该第一输入端耦接至该侦测器输入节点，该第二与门的该第二输入端耦接至该第十一节点，而该第二与门的该输出端耦接至第十二节点；
第二反相器，具有输入端和输出端，其中该第二反相器的该输入端耦接至该侦测器输入节点，而该第二反相器的该输出端耦接至第十三节点；
第四或非门，具有第一输入端、第二输入端以及输出端，其中该第四或非门的该第一输入端耦接至该侦测器输入节点，该第四或非门的该第二输入端耦接至该第十三节点，而该第四或非门的该输出端耦接至第十四节点；以及
第二或门，具有第一输入端、第二输入端以及输出端，其中该第二或门的该第一输入端耦接至该第十二节点，该第二或门的该第二输入端耦接至该第十四节点，而该第二或门的该输出端耦接至侦测器输出节点，而其中该侦测器输出节点用于输出对应的该多个侦测信号的一者。
CN201810427350.4A 2018-03-14 2018-05-07 时钟与数据恢复电路 Active CN108566198B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/920,992 US10038549B1 (en) 2018-03-14 2018-03-14 Clock and data recovery circuit
US15/920,992 2018-03-14

Publications (2)

Publication Number Publication Date
CN108566198A CN108566198A (zh) 2018-09-21
CN108566198B true CN108566198B (zh) 2021-11-26

Family

ID=62949088

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810427350.4A Active CN108566198B (zh) 2018-03-14 2018-05-07 时钟与数据恢复电路

Country Status (2)

Country Link
US (1) US10038549B1 (zh)
CN (1) CN108566198B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111404543B (zh) * 2020-05-27 2020-09-15 深圳市汇顶科技股份有限公司 时钟数据恢复电路、处理芯片及电子设备

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7729459B1 (en) * 2005-03-31 2010-06-01 National Semiconductor Corporation System and method for providing a robust ultra low power serial interface with digital clock and data recovery circuit for power management systems
CN102255683A (zh) * 2011-07-08 2011-11-23 电子科技大学 一种用于高速光时分复用系统的时钟恢复方法
CN103973276A (zh) * 2014-04-26 2014-08-06 长沙云腾微电子有限公司 一种解调阈值自校准方法与电路
CN104333203A (zh) * 2014-11-10 2015-02-04 矽力杰半导体技术(杭州)有限公司 一种锁频电路以及开关电源控制电路
CN106844253A (zh) * 2016-12-15 2017-06-13 北京时代民芯科技有限公司 一种低采样率的串口通讯时钟数据恢复系统
CN106953623A (zh) * 2016-07-06 2017-07-14 上海兆芯集成电路有限公司 内插器

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8487653B2 (en) * 2006-08-05 2013-07-16 Tang System SDOC with FPHA and FPXC: system design on chip with field programmable hybrid array of FPAA, FPGA, FPLA, FPMA, FPRA, FPTA and frequency programmable xtaless clockchip with trimless/trimfree self-adaptive bandgap reference xtaless clockchip
JP3209943B2 (ja) * 1997-06-13 2001-09-17 沖電気工業株式会社 電圧制御遅延回路、直接位相制御型電圧制御発振器、クロック／データ再生回路及びクロック／データ再生装置
US20020114407A1 (en) * 2001-02-21 2002-08-22 Vladimir Katzman Clock and data recovery unit with loss of signal and error detection
US6956417B2 (en) * 2003-11-21 2005-10-18 International Business Machines Corporation Leakage compensation circuit
US8279992B1 (en) * 2008-11-24 2012-10-02 Nvidia Corporation Adaptive bandwidth clock and data recovery circuit and method
US8022730B2 (en) * 2009-10-13 2011-09-20 Himax Technologies Limited Driving circuit with slew-rate enhancement circuit
US8811555B2 (en) * 2010-02-04 2014-08-19 Altera Corporation Clock and data recovery circuitry with auto-speed negotiation and other possible features
US8873689B2 (en) * 2012-08-02 2014-10-28 Taiwan Semiconductor Manufacturing Co., Ltd. Phase interpolator for clock data recovery circuit with active wave shaping integrators
JP2014183531A (ja) * 2013-03-21 2014-09-29 Sony Corp 位相同期回路及びクロック・データ・リカバリ回路
US9178551B2 (en) * 2013-08-12 2015-11-03 The Trustees Of Columbia University In The City Of New York Circuits and methods for pulse radio receivers
US9628091B1 (en) * 2016-07-06 2017-04-18 Via Alliance Semiconductor Co., Ltd. Phase detector for clock data recovery circuit

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7729459B1 (en) * 2005-03-31 2010-06-01 National Semiconductor Corporation System and method for providing a robust ultra low power serial interface with digital clock and data recovery circuit for power management systems
CN102255683A (zh) * 2011-07-08 2011-11-23 电子科技大学 一种用于高速光时分复用系统的时钟恢复方法
CN103973276A (zh) * 2014-04-26 2014-08-06 长沙云腾微电子有限公司 一种解调阈值自校准方法与电路
CN104333203A (zh) * 2014-11-10 2015-02-04 矽力杰半导体技术(杭州)有限公司 一种锁频电路以及开关电源控制电路
CN106953623A (zh) * 2016-07-06 2017-07-14 上海兆芯集成电路有限公司 内插器
CN106844253A (zh) * 2016-12-15 2017-06-13 北京时代民芯科技有限公司 一种低采样率的串口通讯时钟数据恢复系统

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
A 1.4-psec Jitter 2.5-Gb/s CDR with wide acquisition range in 0.18-μm CMOS;M.Kumarasamy Raja等;《ESSCIRC 2007 - 33rd European Solid-State Circuits Conference》;20080114;第524-527页 *
时钟数据恢复电路中的线性相位插值器;张瑶等;《西安交通大学学报》;20151202;第48-54页 *

Also Published As

Publication number Publication date
US10038549B1 (en) 2018-07-31
CN108566198A (zh) 2018-09-21

Similar Documents

Publication Publication Date Title
KR100861919B1 (ko) 다 위상 신호 발생기 및 그 방법
US8786324B1 (en) Mixed voltage driving circuit
US20130021080A1 (en) Clock distribution network
CN110073601B (zh) 宽捕获范围无参考频率检测器
KR20060015206A (ko) 주파수 범위 제한기능 및 온도보상 효과를 갖는 전압제어발진기
CN111865245A (zh) 信号检测器
US10447251B2 (en) Power efficient high speed latch circuits and systems
US9118308B1 (en) Duty cycle corrector
CN110737298A (zh) 一种参考电压产生电路
US9136828B2 (en) Current mode logic latch
CN108566198B (zh) 时钟与数据恢复电路
US7969253B2 (en) VCO with stabilized reference current source module
WO2018055666A1 (ja) インターフェース回路
CN103368500A (zh) 用于生成时钟信号的振荡器电路
CN109213262B (zh) 偏移补偿电路
JP2004304632A (ja) パワーオンディテクタ、及びこのパワーオンディテクタを用いたパワーオンリセット回路
TWI535198B (zh) 差分信號驅動器
KR20040055123A (ko) 차동 전하펌프 및 이를 구비하는 위상 동기 루프
KR102499482B1 (ko) 반도체 회로 및 반도체 시스템
US8692627B2 (en) Oscillating signal generating apparatus and control signal generator of the oscillating signal generating apparatus
Arya et al. Design and analysis of a symmetric phase locked loop for low frequencies in 180 nm technology
US5886550A (en) Integrated circuit built-in type supply power delay circuit
JP4141587B2 (ja) コンパレータ
JP6025518B2 (ja) 差動チャージポンプ回路
JP2019168933A (ja) 基準電圧発生回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: Room 301, 2537 Jinke Road, Zhangjiang High Tech Park, Pudong New Area, Shanghai 201203

Patentee after: Shanghai Zhaoxin Semiconductor Co.,Ltd.

Address before: Room 301, 2537 Jinke Road, Zhangjiang hi tech park, Pudong New Area, Shanghai 201203

Patentee before: VIA ALLIANCE SEMICONDUCTOR Co.,Ltd.