CN108493231B - 一种高压衬底pnp双极结型晶体管及其制造方法 - Google Patents
一种高压衬底pnp双极结型晶体管及其制造方法 Download PDFInfo
- Publication number
- CN108493231B CN108493231B CN201810149685.4A CN201810149685A CN108493231B CN 108493231 B CN108493231 B CN 108493231B CN 201810149685 A CN201810149685 A CN 201810149685A CN 108493231 B CN108493231 B CN 108493231B
- Authority
- CN
- China
- Prior art keywords
- type
- region
- layer
- metal
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 48
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 10
- 229910052751 metal Inorganic materials 0.000 claims abstract description 106
- 239000002184 metal Substances 0.000 claims abstract description 106
- 238000002955 isolation Methods 0.000 claims description 44
- 230000035515 penetration Effects 0.000 claims description 38
- 238000001259 photo etching Methods 0.000 claims description 37
- 238000000034 method Methods 0.000 claims description 18
- 238000005530 etching Methods 0.000 claims description 12
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 10
- 230000003647 oxidation Effects 0.000 claims description 10
- 238000007254 oxidation reaction Methods 0.000 claims description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 9
- 239000010703 silicon Substances 0.000 claims description 9
- 229910052782 aluminium Inorganic materials 0.000 claims description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 6
- 238000000137 annealing Methods 0.000 claims description 6
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 5
- 238000001465 metallisation Methods 0.000 claims description 5
- 229910052760 oxygen Inorganic materials 0.000 claims description 5
- 239000001301 oxygen Substances 0.000 claims description 5
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 4
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 claims description 4
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 4
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 4
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 4
- 238000005275 alloying Methods 0.000 claims description 3
- 238000005520 cutting process Methods 0.000 claims description 3
- 239000012535 impurity Substances 0.000 claims description 3
- 238000013101 initial test Methods 0.000 claims description 3
- 238000004806 packaging method and process Methods 0.000 claims description 3
- 229920002120 photoresistant polymer Polymers 0.000 claims description 3
- 238000005245 sintering Methods 0.000 claims description 3
- 238000003466 welding Methods 0.000 claims description 3
- 230000000694 effects Effects 0.000 abstract description 5
- 238000004458 analytical method Methods 0.000 abstract description 4
- 238000005516 engineering process Methods 0.000 description 7
- 238000002347 injection Methods 0.000 description 7
- 239000007924 injection Substances 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 230000010354 integration Effects 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 2
- 239000003292 glue Substances 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000000725 suspension Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1004—Base region of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
Abstract
本发明公开了一种高压衬底PNP双极结型晶体管及其制造方法；具体是在一种常规的衬底PNP双极结型晶体管的基础上，在整个集电区边缘加上第一层金属，使集电极第一层金属边缘覆盖于整个集电区之上，尺寸超出集电区结深的一到五倍，而发射极第一层金属边缘同样覆盖于发射区之上，尺寸超出发射区结深的一到五倍，集电极、发射极、基极的电极均由第二层金属引出；理论分析在器件处于反向CE/EB/CB耐压工作状态下，耐压结边缘由于金属场板的覆盖，使得耗尽区扩散时边缘曲面结的曲率效应大大降低，BVcbo/BVceo/BVebo耐压急剧变大，而对于正向增益无任何损失，本发明很好的解决了衬底PNP管中增益和耐压的折中实现问题。
Description
技术领域
本发明涉及半导体器件及制造工艺，具体是一种高压衬底PNP双极结型晶体管及其制造方法。
背景技术
二十世纪四十年代中期，由于导航，通讯、武器装备等电子器件系统日益复杂，导致电子电路的集成化和微型化需求日益迫切，1959年美国仙童半导体公司终于汇聚了前任的技术成果，采用平面双极工艺集成技术制造出了第一块实用硅集成电路，为集成电路的应用和大力发展开创了先河，双极型集成电路的工艺是所有集成电路工艺中最先发明，也是应用范围最为广泛的，随着集成电路技术的不断进步，尽管受到CMOS工艺的巨大挑战，双极型工艺仍然凭借其高速、高跨导、低噪声以及较高的电流驱动能力等方面的优势，发展依然较快，目前主要的应用领域是高精度运放、驱动器、接口、电源管理等模拟和超高速集成电路。
双极型集成电路早期主要以标准硅材料为衬底，并采用埋层工艺和隔离技术，后续在标准双极平面工艺基础上陆续发明了多晶硅发射极双极、互补双极、SiGe双极、SOI全介质隔离双极等工艺，并广泛采取了薄层外延、深槽隔离、多晶硅自对准、多层金属互联等技术，使得陆续推出的新工艺技术制造的双极器件性能不断提高，不过双极工艺集成技术也变得越来越复杂。
双极工艺中基本元件包括有源器件和无源器件，无源器件主要包括电阻、电感和电容，有源器件有二极管、NPN管、横向PNP管、衬底PNP管、悬浮PNP管等。对于双极工艺中的单个有源元器件来说，设计者希望器件各方面的特性都是最优的，双极结型晶体管具有高增益、大电流、高频率等一系列优点，但是随着双极工艺集成技术的不断发展，展现出来的弊端也越来越明显，在高压领域尤为突出，双极结型器件的耐压与增益、频率、器件尺寸等参数是相当难以调和的，因此综合考虑各个因数就成为设计人员一个非常困难的问题。
发明内容
本发明的目的是解决现有技术中存在的问题，提供一种高压衬底PNP双极结型晶体管及其制造方法。
为实现本发明目的而采用的技术方案是这样的，一种高压衬底PNP双极结型晶体管，其特征在于，包括：P型衬底、P型埋层、N型外延层、P型隔离穿透区、场氧层、预氧层、P型发射区/集电区、N型重掺杂基区、TEOS金属前介质层、集电区第一层金属、发射区第一层金属、基极第一层金属、金属间介质、集电区第二层金属、发射区第二层金属和基极第二层金属。
所述P型埋层覆盖于P型衬底上表面的左右两端。
所述N型外延层覆盖于P型衬底之上的部分表面，所述N型外延层与P型埋层相接触。
所述P型隔离穿透区覆盖于P型埋层之上。所述P型隔离穿透区与N型外延层的两端相接触。
所述P型发射区/集电区包括两部分，一部分位于P型隔离穿透区内。另一部分位于N型外延层的中间位置的上表面，所述P型发射区/集电区、P型隔离穿透区和N型外延层的上表面共面。
所述N型重掺杂基区覆盖于N型外延层之上的部分表面。所述N型重掺杂基区包括两部分，一部分位于左端的P型隔离穿透区与P型发射区/集电区的中间位置，将这一部分记为左端的N型重掺杂基区。另一部分位于右端的P型隔离穿透区与P型发射区/集电区的中间位置，将这一部分记为右端的N型重掺杂基区。所述P型发射区/集电区均为N型外延层的中间位置处的P型发射区/集电区。
所述场氧层包括六部分，其中，部分Ⅰ覆盖于左端的P型隔离穿透区的上表面的左侧。部分Ⅱ覆盖于左端的P型隔离穿透区和左端的N型重掺杂基区之间的上表面。部分Ⅲ覆盖于左端的N型重掺杂基区和P型发射区/集电区之间的上表面。所述P型发射区/集电区为N型外延层的中间位置处的P型发射区/集电区。部分Ⅳ覆盖于P型发射区/集电区和右端的N型重掺杂基区之间的上表面。所述P型发射区/集电区为N型外延层的中间位置处的P型发射区/集电区。部分Ⅴ覆盖于右端的N型重掺杂基区和右端的P型隔离穿透区之间的上表面。部分Ⅵ覆盖于右端的P型隔离穿透区的上表面的右侧。
所述预氧层覆盖于场氧层之间的位置的上表面。
所述TEOS金属前介质层覆盖在整个器件表面的未开接触孔的位置。所述接触孔位于P型发射区/集电区、N型重掺杂基区之内。
所述基极第一层金属位于N型重掺杂基区的接触孔内。
所述发射区第一层金属位于P型发射区/集电区的接触孔内，所述P型发射区/集电区为N型外延层的中间位置处的P型发射区/集电区。
所述集电区第一层金属位于P型发射区/集电区的接触孔内，所述P型发射区/集电区为位于P型隔离穿透区内部的P型发射区/集电区。
所述金属间介质覆盖于第一层金属之上所有区域，第一层金属与第二层金属的连接孔分别位于第一层集电极、发射极和基极之上。
所述基极第二层金属位于基极第一层金属的连接孔上。
所述发射区第二层金属位于发射区第一层金属的连接孔上。
所述集电区第二层金属位于集电区第一层金属的连接孔上。
一种高压衬底PNP双极结型晶体管的制造方法，其特征在于，包括以下步骤：
1)提供P型衬底，生长氧化层。
2)一次光刻，光刻刻蚀去胶后，生长氧化层，进行P型埋层注入。
3)生长N型外延层，热生长氧化层。
4)二次光刻，在器件两端进行P型隔离穿透区注入，LP(低压)淀积SIN(氮化硅)。
5)三次光刻，光刻SIN后，注入N型杂质，生长场氧层。
6)剥离残余SIN，生长预氧层。
7)四次光刻，光刻后进行P型发射区/集电区注入。
8)五次光刻，光刻后进行N型重掺杂基区注入。
9)LP淀积TEOS金属前介质层(液态源形成的氧化层)。
10)六次光刻，刻蚀出接触孔。
11)金属淀积，七次光刻、反刻铝。
12)淀积金属间介质氧化层。
13)八次光刻，刻蚀出金属间连接孔。
14)金属淀积，九次光刻、反刻铝。
15)合金，钝化。
16)十次光刻，刻蚀出压焊点。
17)低温退火后，进行硅片初测、切割、装架、烧结和封装测试。
进一步，所述发射区第一层金属边缘覆盖于发射区之上，所述发射区第一层金属的尺寸超出发射区结深的一到五倍。
进一步，所述集电区第一层金属的尺寸超出集电区结深的一到五倍。
进一步，所述P型衬底和N型外延层的材料包括体硅、碳化硅、砷化镓、磷化铟或锗硅。
进一步，晶体管能够是衬底PNP，还能够是衬底NPN器件。
值得说明的是，本发明具体是在一种常规的衬底PNP双极结型晶体管的基础上，在整个集电区边缘加上第一层金属，使集电极第一层金属边缘覆盖于整个集电区之上，尺寸超出集电区结深的一到五倍，而发射极第一层金属边缘同样覆盖于发射区之上，尺寸超出发射区结深的一到五倍，集电极、发射极、基极的电极均由第二层金属引出。
理论分析在器件处于反向CE/EB/CB耐压工作状态下，耐压结边缘由于金属场板的覆盖，使得耗尽区扩散时边缘曲面结的曲率效应大大降低，BVcbo/BVceo/BVebo耐压急剧变大，而对于正向增益无任何损失，本发明很好的解决了衬底PNP管中增益和耐压的折中实现问题。
通过仿真以及实际流片结果得出本发明的高压衬底PNP双极结型晶体管在其余参数影响不大，且增益基本维持不变的情况下，BVcbo提高40％以上、BVebo提高30％以上、BVceo提高30％以上。
本发明的工作原理是：理论分析在器件处于反向耐压工作状态下，紧贴耐压结边缘由于金属场板的覆盖，使得耗尽区扩散时边缘曲面结的曲率效应大大降低，耐压急剧变大，而对于正向增益无任何损失，本发明很好的解决了纵向NPN管中增益和BVceo耐压的折中实现问题。
本发明的技术效果是毋庸置疑的，本发明具有以下优点：
1)本发明在一种常规的衬底PNP双极结型晶体管的基础上，通过优化第一层金属的结构布局，在整个集电区边缘加上第一层金属，使集电极第一层金属边缘覆盖于整个集电区之上，尺寸超出集电区结深的一到五倍，而发射极第一层金属边缘同样覆盖于发射区之上，尺寸超出发射区结深的一到五倍，结构简单可行，且无任何附加工艺。
2)本发明具体为理论分析在器件处于反向耐压工作状态下，紧贴耐压结边缘由于金属场板的覆盖，使得耗尽区扩散时边缘曲面结的曲率效应大大降低，耐压急剧变大，而对于正向增益无任何损失。
3)通过仿真以及实际流片结果得出本发明的横向高压双极结型晶体管在其余参数影响不大的情况下，尤其是增益相差不大，BVcbo提高40％以上、BVebo提高30％以上、BVceo提高30％以上，很好的解决了衬底PNP管中增益和BVceo耐压的折中实现问题。
附图说明
图1为一种高压衬底PNP双极结型晶体管的立体结构图；
图2为一种高压衬底PNP双极结型晶体管的平面结构图；
图3为P型埋层版图及其器件结构；
图4为P型隔离穿透区版图及其器件结构；
图5为有源区版图及其器件结构；
图6为P型基区版图及其器件结构；
图7为N型重掺基区版图及其器件结构；
图8为接触孔区版图及其器件结构；
图9为M1金属版图及其器件结构；
图10金属间连接孔区版图及其器件结构为；
图11为M2金属版图及其器件结构。
图中：P型衬底101、P型埋层102、N型外延层103、P型隔离穿透区104、场氧层105、预氧层106、P型发射区/集电区107、N型重掺杂基区108、TEOS金属前介质层109、集电区第一层金属110、发射区第一层金属111、基极第一层金属112、金属间介质113、集电区第二层金属114、发射区第二层金属115和基极第二层金属116。
具体实施方式
下面结合实施例对本发明作进一步说明，但不应该理解为本发明上述主题范围仅限于下述实施例。在不脱离本发明上述技术思想的情况下，根据本领域普通技术知识和惯用手段，做出各种替换和变更，均应包括在本发明的保护范围内。
实施例1：
如图1和图2所示，一种高压衬底PNP双极结型晶体管，其特征在于，包括：P型衬底101、P型埋层102、N型外延层103、P型隔离穿透区104、场氧层105、预氧层106、P型发射区/集电区107、N型重掺杂基区108、TEOS金属前介质层109、集电区第一层金属110、发射区第一层金属111、基极第一层金属112、金属间介质113、集电区第二层金属114、发射区第二层金属115和基极第二层金属116。
所述P型埋层102覆盖于P型衬底101上表面的左右两端。
所述N型外延层103覆盖于P型衬底101之上的部分表面，所述N型外延层103与P型埋层102相接触。
所述P型隔离穿透区104覆盖于P型埋层102之上。所述P型隔离穿透区104与N型外延层103的两端相接触。
所述P型发射区/集电区107包括两部分，一部分位于P型隔离穿透区104内。另一部分位于N型外延层103的中间位置的上表面，所述P型发射区/集电区107、P型隔离穿透区104和N型外延层103的上表面共面。
所述N型重掺杂基区108覆盖于N型外延层103之上的部分表面。所述N型重掺杂基区108包括两部分，一部分位于左端的P型隔离穿透区104与P型发射区/集电区107的中间位置，将这一部分记为左端的N型重掺杂基区108。另一部分位于右端的P型隔离穿透区104与P型发射区/集电区107的中间位置，将这一部分记为右端的N型重掺杂基区108。所述P型发射区/集电区107均为N型外延层103的中间位置处的P型发射区/集电区107。
所述场氧层105包括六部分，其中，部分Ⅰ覆盖于左端的P型隔离穿透区104的上表面的左侧。部分Ⅱ覆盖于左端的P型隔离穿透区104和左端的N型重掺杂基区108之间的上表面。部分Ⅲ覆盖于左端的N型重掺杂基区108和P型发射区/集电区107之间的上表面。所述P型发射区/集电区107为N型外延层103的中间位置处的P型发射区/集电区107。部分Ⅳ覆盖于P型发射区/集电区107和右端的N型重掺杂基区108之间的上表面。所述P型发射区/集电区107为N型外延层103的中间位置处的P型发射区/集电区107。部分Ⅴ覆盖于右端的N型重掺杂基区108和右端的P型隔离穿透区104之间的上表面。部分Ⅵ覆盖于右端的P型隔离穿透区104的上表面的右侧。
所述预氧层106覆盖于场氧层105之间的位置的上表面。
所述TEOS金属前介质层109覆盖在整个器件表面的未开接触孔的位置。所述接触孔位于P型发射区/集电区107、N型重掺杂基区108之内。
所述基极第一层金属112位于N型重掺杂基区108的接触孔内。
所述发射区第一层金属111位于P型发射区/集电区107的接触孔内，所述P型发射区/集电区107为N型外延层103的中间位置处的P型发射区/集电区107。
所述集电区第一层金属110位于P型发射区/集电区107的接触孔内，所述P型发射区/集电区107为位于P型隔离穿透区104内部的P型发射区/集电区107。
所述金属间介质113覆盖于第一层金属之上所有区域，第一层金属与第二层金属的连接孔分别位于第一层集电极、发射极和基极之上。
所述基极第二层金属116位于基极第一层金属112的连接孔上。
所述发射区第二层金属115位于发射区第一层金属111的连接孔上。
所述集电区第二层金属114位于集电区第一层金属110的连接孔上。
所述发射区第一层金属111边缘覆盖于发射区之上，所述发射区第一层金属111的尺寸超出发射区结深的一到五倍。
所述集电区第一层金属110的尺寸超出集电区结深的一到五倍。
所述P型衬底101和N型外延层103的材料包括体硅、碳化硅、砷化镓、磷化铟或锗硅。
晶体管能够是衬底PNP，还能够是衬底NPN器件。
实施例2：
如图3～图11所示，一种高压衬底PNP双极结型晶体管的制造方法，其特征在于，包括以下步骤：
1)选择缺陷较少的NTD<111>单晶片，片厚约500～700μm，电阻率5～30Ω·cm，打标清洗、烘干待用；
2)生长一层厚氧化层
温度1100～1150℃、时间100min～120min、干加湿氧化条件。
3)一次光刻，光刻刻蚀去胶后，生长一层薄氧化层
温度1000～1020℃、时间30min～40min、纯干法氧化条件。
在圆片衬底两端进行P型埋层102注入，离子注入条件为：剂量4e15～8e15cm-2、能量60～100KeV。
再分布条件为：纯N2氛围退火温度、1100～1150℃、时间100min～120min。去氧化层。
4)硅片表面生长N型外延层103，温度在1100℃～1150℃，厚度为5～30μm，电阻率为4～40Ω·cm；
5)生长一层薄氧化层
温度1000～1020℃、时间30min～40min、纯干法氧化条件。
二次光刻，光刻后，在器件两端进行P型隔离穿透区104注入，离子注入条件为：剂量1e15～8e15cm-2、能量60～100KeV。
6)LP淀积SIN，厚度在
7)第三次光刻，光刻刻蚀SIN后，普注一次剂量为1E11-5E11、能量为60-100KeV的N型杂质，然后生长一层厚氧化层
温度1000～1050℃、时间200min～400min、干加湿氧化条件。
退火再分布条件为：纯N2氛围退火温度、1100～1150℃、时间100min～120min。
8)残余SIN剥离，剥离一层厚度约为
的氧化层。并生长一层薄氧化层
温度1000～1020℃、时间30min～40min、纯干法氧化条件。
9)四次光刻，光刻后进行P型集电区/发射区107注入，具体为采用带胶注入，离子注入条件为：剂量1e14～5e14cm-2、能量60～100KeV；
再分布条件为：无氧条件，温度1100～1150℃、时间100min～200min；
10)五次光刻，光刻后进行N型重掺杂基区108注入，具体为采用带胶注入，离子注入条件为：剂量1e15～5e15cm-2、能量40～80KeV，再分布条件为：无氧条件，温度950～1000℃、时间30min～60min；
11)LP淀积TEOS，厚度在
12)六次光刻，刻蚀出接触孔；
16)金属淀积，在整个圆片表面淀积金属AL，七次光刻、反刻铝；
17)淀积金属间介质113；
18)八次光刻，刻蚀出金属间连接孔；
19)金属淀积，九次光刻、反刻铝；
20)合金，炉温550℃、时间10min～30min、钝化；
21)十次光刻刻蚀出压焊点；
22)低温退火，温度500℃～510℃，恒温30min；
23)硅片初测、切割、装架、烧结、封装测试。
通过仿真以及实际流片结果得出本实施例的高压衬底PNP双极结型晶体管在其余参数影响不大，且增益基本维持不变的情况下，BVcbo提高40％以上、BVebo提高30％以上、BVceo提高30％以上。
Claims (6)
1.一种高压衬底PNP双极结型晶体管，其特征在于，包括：P型衬底(101)、P型埋层(102)、N型外延层(103)、P型隔离穿透区(104)、场氧层(105)、预氧层(106)、P型发射区/集电区(107)、N型重掺杂基区(108)、TEOS金属前介质层(109)、集电区第一层金属(110)、发射区第一层金属(111)、基极第一层金属(112)、金属间介质(113)、集电区第二层金属(114)、发射区第二层金属(115)和基极第二层金属(116)；
所述P型埋层(102)覆盖于P型衬底(101)上表面的左右两端；
所述N型外延层(103)覆盖于P型衬底(101)之上的部分表面，所述N型外延层(103)与P型埋层(102)相接触；
所述P型隔离穿透区(104)覆盖于P型埋层(102)之上；所述P型隔离穿透区(104)与N型外延层(103)的两端相接触；
所述P型发射区/集电区(107)包括两部分，一部分位于P型隔离穿透区(104)内；另一部分位于N型外延层(103)的中间位置的上表面，所述P型发射区/集电区(107)、P型隔离穿透区(104)和N型外延层(103)的上表面共面；
所述N型重掺杂基区(108)覆盖于N型外延层(103)之上的部分表面；所述N型重掺杂基区(108)包括两部分，一部分位于左端的P型隔离穿透区(104)与P型发射区/集电区(107)的中间位置，将这一部分记为左端的N型重掺杂基区(108)；另一部分位于右端的P型隔离穿透区(104)与P型发射区/集电区(107)的中间位置，将这一部分记为右端的N型重掺杂基区(108)；所述P型发射区/集电区(107)均为N型外延层(103)的中间位置处的P型发射区/集电区(107)；
所述场氧层(105)包括六部分，其中，部分Ⅰ覆盖于左端的P型隔离穿透区(104)的上表面的左侧；部分Ⅱ覆盖于左端的P型隔离穿透区(104)和左端的N型重掺杂基区(108)之间的上表面；部分Ⅲ覆盖于左端的N型重掺杂基区(108)和P型发射区/集电区(107)之间的上表面；所述P型发射区/集电区(107)为N型外延层(103)的中间位置处的P型发射区/集电区(107)；部分Ⅳ覆盖于P型发射区/集电区(107)和右端的N型重掺杂基区(108)之间的上表面；所述P型发射区/集电区(107)为N型外延层(103)的中间位置处的P型发射区/集电区(107)；部分Ⅴ覆盖于右端的N型重掺杂基区(108)和右端的P型隔离穿透区(104)之间的上表面；部分Ⅵ覆盖于右端的P型隔离穿透区(104)的上表面的右侧；
所述预氧层(106)覆盖于场氧层(105)之间的位置的上表面；
所述TEOS金属前介质层(109)覆盖在整个器件表面的未开接触孔的位置；所述接触孔位于P型发射区/集电区(107)、N型重掺杂基区(108)之内；
所述基极第一层金属(112)位于N型重掺杂基区(108)的接触孔内；
所述发射区第一层金属(111)位于P型发射区/集电区(107)的接触孔内，所述P型发射区/集电区(107)为N型外延层(103)的中间位置处的P型发射区/集电区(107)；
所述集电区第一层金属(110)位于P型发射区/集电区(107)的接触孔内，所述P型发射区/集电区(107)为位于P型隔离穿透区(104)内部的P型发射区/集电区(107)；
所述金属间介质(113)覆盖于第一层金属之上所有区域，第一层金属与第二层金属的连接孔分别位于第一层集电极、发射极和基极之上；
所述基极第二层金属(116)位于基极第一层金属(112)的连接孔上；
所述发射区第二层金属(115)位于发射区第一层金属(111)的连接孔上；
所述集电区第二层金属(114)位于集电区第一层金属(110)的连接孔上。
2.根据权利要求1所述的一种高压衬底PNP双极结型晶体管，其特征在于：所述发射区第一层金属(111)边缘覆盖于发射区之上，所述发射区第一层金属(111)的尺寸超出发射区结深的一到五倍。
3.根据权利要求1所述的一种高压衬底PNP双极结型晶体管及其制造方法，其特征在于：所述集电区第一层金属(110)的尺寸超出集电区结深的一到五倍。
4.根据权利要求1所述的一种高压衬底PNP双极结型晶体管，其特征在于：所述P型衬底(101)和N型外延层(103)的材料包括体硅、碳化硅、砷化镓、磷化铟或锗硅。
5.根据权利要求1所述的一种高压衬底PNP双极结型晶体管，其特征在于：晶体管能够是衬底PNP，还能够是衬底NPN器件。
6.一种高压衬底PNP双极结型晶体管的制造方法，其特征在于，包括以下步骤：
1)提供P型衬底(101)，生长氧化层；
所述P型衬底(101)和N型外延层(103)的材料包括体硅、碳化硅、砷化镓、磷化铟或锗硅；
2)一次光刻，光刻刻蚀去胶后，生长氧化层，进行P型埋层(102)注入；
3)生长N型外延层(103)，热生长氧化层；
4)二次光刻，在器件两端进行P型隔离穿透区(104)注入，LP淀积SIN；
5)三次光刻，光刻SIN后，注入N型杂质，生长场氧层(105)；
6)剥离残余SIN，生长预氧层(106)；
7)四次光刻，光刻后进行P型发射区/集电区(107)注入；
8)五次光刻，光刻后进行N型重掺杂基区(108)注入；
9)LP淀积TEOS金属前介质层(109)；
10)六次光刻，刻蚀出接触孔；
11)金属淀积，七次光刻、反刻铝；
12)淀积金属间介质(113)氧化层；
13)八次光刻，刻蚀出金属间连接孔；
14)金属淀积，九次光刻、反刻铝；
15)合金，钝化；
16)十次光刻，刻蚀出压焊点；
17)低温退火后，进行硅片初测、切割、装架、烧结和封装测试。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810149685.4A CN108493231B (zh) | 2018-02-13 | 2018-02-13 | 一种高压衬底pnp双极结型晶体管及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810149685.4A CN108493231B (zh) | 2018-02-13 | 2018-02-13 | 一种高压衬底pnp双极结型晶体管及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108493231A CN108493231A (zh) | 2018-09-04 |
| CN108493231B true CN108493231B (zh) | 2020-03-27 |
Family
ID=63340623
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810149685.4A Active CN108493231B (zh) | 2018-02-13 | 2018-02-13 | 一种高压衬底pnp双极结型晶体管及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108493231B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107039510A (zh) * | 2017-04-20 | 2017-08-11 | 重庆中科渝芯电子有限公司 | 一种纵向高压功率双极结型晶体管及其制造方法 |
| CN107170805A (zh) * | 2017-04-20 | 2017-09-15 | 重庆中科渝芯电子有限公司 | 一种纵向高压双极结型晶体管及其制造方法 |
| CN206574716U (zh) * | 2017-03-02 | 2017-10-20 | 重庆中科渝芯电子有限公司 | 一种横向高压功率双极结型晶体管 |
| CN206574717U (zh) * | 2017-03-02 | 2017-10-20 | 重庆中科渝芯电子有限公司 | 一种横向高压双极结型晶体管 |
-
2018
- 2018-02-13 CN CN201810149685.4A patent/CN108493231B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN206574716U (zh) * | 2017-03-02 | 2017-10-20 | 重庆中科渝芯电子有限公司 | 一种横向高压功率双极结型晶体管 |
| CN206574717U (zh) * | 2017-03-02 | 2017-10-20 | 重庆中科渝芯电子有限公司 | 一种横向高压双极结型晶体管 |
| CN107039510A (zh) * | 2017-04-20 | 2017-08-11 | 重庆中科渝芯电子有限公司 | 一种纵向高压功率双极结型晶体管及其制造方法 |
| CN107170805A (zh) * | 2017-04-20 | 2017-09-15 | 重庆中科渝芯电子有限公司 | 一种纵向高压双极结型晶体管及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108493231A (zh) | 2018-09-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9330961B2 (en) | Stacked protection devices and related fabrication methods | |
| US7446012B2 (en) | Lateral PNP transistor and the method of manufacturing the same | |
| US20070241421A1 (en) | Semiconductor structure and method of manufacture | |
| JPS60194558A (ja) | 半導体装置の製造方法 | |
| US4404738A (en) | Method of fabricating an I2 L element and a linear transistor on one chip | |
| EP2827373B1 (en) | Protection device and related fabrication methods | |
| CN107946355B (zh) | 一种横向高压双极结型晶体管及其制造方法 | |
| CN107039510B (zh) | 一种纵向高压功率双极结型晶体管及其制造方法 | |
| CN107170805B (zh) | 一种纵向高压双极结型晶体管及其制造方法 | |
| CN108493231B (zh) | 一种高压衬底pnp双极结型晶体管及其制造方法 | |
| JPH04363046A (ja) | 半導体装置の製造方法 | |
| JP2002203956A (ja) | 半導体装置 | |
| CN107665890B (zh) | 一种双极型单片三维半导体集成结构及其制备方法 | |
| US8581365B2 (en) | Bipolar junction transistor with layout controlled base and associated methods of manufacturing | |
| CN114093936B (zh) | 一种亚微米多晶硅发射极双极结型晶体管及其制造方法 | |
| TWI441330B (zh) | 雙極接面電晶體裝置 | |
| CN107946356B (zh) | 一种横向高压功率双极结型晶体管及其制造方法 | |
| US20130256756A1 (en) | Integrated circuit having a staggered heterojunction bipolar transistor array | |
| JP4043246B2 (ja) | 光半導体集積回路装置 | |
| US6917077B2 (en) | Protection diode for improved ruggedness of a radio frequency power transistor and self-defining method to manufacture such protection diode | |
| CN114335150B (zh) | 二极管及其制备方法 | |
| CN116454025B (zh) | Mosfet芯片的制造方法 | |
| CN105355594B (zh) | 集成电路结构 | |
| CN108417615A (zh) | 一种高压衬底pnp双极结型晶体管及其制造方法 | |
| CN111933694A (zh) | 一种多晶自掺杂平滑顶栅jfet器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |