CN114093936B - 一种亚微米多晶硅发射极双极结型晶体管及其制造方法 - Google Patents
一种亚微米多晶硅发射极双极结型晶体管及其制造方法 Download PDFInfo
- Publication number
- CN114093936B CN114093936B CN202111145870.4A CN202111145870A CN114093936B CN 114093936 B CN114093936 B CN 114093936B CN 202111145870 A CN202111145870 A CN 202111145870A CN 114093936 B CN114093936 B CN 114093936B
- Authority
- CN
- China
- Prior art keywords
- type
- region
- injection
- polysilicon
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 210
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 229920005591 polysilicon Polymers 0.000 claims abstract description 171
- 239000000758 substrate Substances 0.000 claims abstract description 45
- 238000002347 injection Methods 0.000 claims description 135
- 239000007924 injection Substances 0.000 claims description 135
- 238000001259 photo etching Methods 0.000 claims description 75
- 229910052751 metal Inorganic materials 0.000 claims description 64
- 239000002184 metal Substances 0.000 claims description 64
- 238000005530 etching Methods 0.000 claims description 45
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 31
- 230000000149 penetrating effect Effects 0.000 claims description 26
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 18
- 229910052760 oxygen Inorganic materials 0.000 claims description 18
- 239000001301 oxygen Substances 0.000 claims description 18
- 230000035515 penetration Effects 0.000 claims description 18
- 239000010953 base metal Substances 0.000 claims description 16
- 238000000151 deposition Methods 0.000 claims description 14
- 230000003647 oxidation Effects 0.000 claims description 13
- 238000007254 oxidation reaction Methods 0.000 claims description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 12
- 229910052710 silicon Inorganic materials 0.000 claims description 12
- 239000010703 silicon Substances 0.000 claims description 12
- 238000000137 annealing Methods 0.000 claims description 10
- 239000012535 impurity Substances 0.000 claims description 6
- 229910045601 alloy Inorganic materials 0.000 claims description 5
- 239000000956 alloy Substances 0.000 claims description 5
- 229910052782 aluminium Inorganic materials 0.000 claims description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 5
- 238000005520 cutting process Methods 0.000 claims description 5
- 238000013101 initial test Methods 0.000 claims description 5
- 238000011068 loading method Methods 0.000 claims description 5
- 238000004806 packaging method and process Methods 0.000 claims description 5
- 238000002161 passivation Methods 0.000 claims description 5
- 229920002120 photoresistant polymer Polymers 0.000 claims description 5
- 238000005245 sintering Methods 0.000 claims description 5
- 238000003466 welding Methods 0.000 claims description 5
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 4
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 claims description 4
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 4
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 4
- 238000004061 bleaching Methods 0.000 claims description 4
- 230000008021 deposition Effects 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 4
- 238000001465 metallisation Methods 0.000 claims description 4
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 4
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 4
- 238000012360 testing method Methods 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 claims description 2
- 239000007943 implant Substances 0.000 description 17
- 238000000034 method Methods 0.000 description 8
- 230000000295 complement effect Effects 0.000 description 7
- 150000002500 ions Chemical class 0.000 description 4
- 230000003321 amplification Effects 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 230000004075 alteration Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0804—Emitter regions of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
Abstract
本发明公开一种亚微米多晶硅发射极双极结型晶体管及其制造方法，晶体管包括P型衬底、N型埋层、N型外延层、N型穿透区、场氧层、预氧层、P型基区、TEOS金属前介质层、多晶硅集电极、多晶硅基极、多晶硅发射极、注入发射区、注入集电区、注入基区、集电极金属、基极金属和发射极金属。本发明提出一种亚微米多晶硅发射极双极结型晶体管及其制造方法，具体为一种P‑衬底的基础上，淀积一层N‑外延层，在外延层中做P基区，在P基区中形成多晶硅发射极，具有工艺过程简单、节省成本、对晶体管小电流下放大能力有明显的提升等优点。
Description
技术领域
本发明涉及半导体技术领域，具体是一种亚微米多晶硅发射极双极结型晶体管及其制造方法。
背景技术
模拟集成电路是目前使用的电路系统中不可缺失的一部分，而且将在那些需要高速或是外部接口的应用领域中得到更多的应用。随着对更高性能的高速、低失真精密运算放大器需求的日益增长，电路设计者们需要专用于模拟领域的更高性能的高速互补双极工艺。尽管高速互补双极工艺技术比核心的高密度CMOS集成技术占据更小的市场份额，但它仍然是整个集成电路市场一个非常重要的部分。
特别地，在信号通道中非常需要高速高性能互补双极结晶体管，因为它为设计模拟用途的推挽式电路和有源负载提供了可能。另外，如果把高性能PNP管放在输出级用作驱动器，它可以通过减小供电电流，使电路性能得到增强。
基于此，现在对模拟工艺技术中的NPN和PNP管提出了一些关键要求：特定应用领域所要求的击穿电压、高β与Vaf的乘积、高速应用领域所需要的高Ft和Fmax以及低噪声等。当然，任何技术要想获得成功还要满足其它一些重要需求，那就是低成本和可制造性。
常规互补双极工艺采用的是互补的纵向NPN/PNP结构，但是其基区以及发射区的结深注定了其Ft和Fmax较低，限制了它在高频领域中的应用。因而这种晶体管都不适合用于高频开关或者高性能运放等应用领域。
而多晶硅发射极双极结型晶体管的出现彻底改变了高频互补双极领域的高频特性，通过注入到多晶硅中的杂质扩散到硅界面形成的超薄发射极结深可以使得其频率特性获得大大的提升，但是多晶硅发射极的EM界面精细结构的控制、发射极界面氧化层控制、大小电流增益的差距过大等问题在实际工艺过程中仍然难以精确控制，因此综合考虑各个因数就成为设计人员一个非常困难的问题。
发明内容
本发明的目的是提供一种亚微米多晶硅发射极双极结型晶体管，包括P型衬底、N型埋层、N型外延层、N型穿透区、场氧层、预氧层、P型基区、TEOS金属前介质层、多晶硅集电极、多晶硅基极、多晶硅发射极、注入发射区、注入集电区、注入基区、集电极金属、基极金属和发射极金属。
所述N型埋层位于P型衬底上表面。
所述N型外延层位于P型衬底之上。所述N型外延层与P型衬底和N型埋层相接触。
所述N型穿透区与N型外延层相接触，所述N型穿透区的底部与N型埋层的顶部相连。所述N型穿透区与P型基区不接触。
所述场氧层位于N型外延层之上。所述场氧层位于P型基区与N型穿透区之间。
所述预氧层位于场氧层之上。
所述P型基区位于N型外延层上表面。
所述TEOS金属前介质层覆盖在双极结型晶体管表面未开设多晶刻蚀孔的位置。
所述多晶硅集电极位于N型注入集电区的多晶刻蚀孔内，且覆盖所有N型注入集电区。
所述多晶硅集电极与预氧层、TEOS金属前介质层、N型穿透区中的N型注入集电区相接触。
所述多晶硅基极位于N型注入基区的多晶刻蚀孔内，且覆盖所有N型注入基区。
所述多晶硅发射极位于N型注入发射区的多晶刻蚀孔内，且覆盖所有N型注入发射区。
所述N型注入发射区位于P型基区中，位于多晶硅发射极之下，与多晶硅发射极接触。
所述N型注入集电区位于N型穿透区中，位于多晶硅集电极之下，与多晶硅集电极接触。
所述P型注入基区位于P型基区中，位于多晶硅基极之下，与多晶硅基极接触。
所述集电极金属位于多晶硅集电极之上，与多晶硅集电极相接触。
所述基极金属位于多晶硅基极之上，与多晶硅基极相接触。
所述发射极金属位于多晶硅发射极之上，与多晶硅发射极相接触。
进一步，所述P型衬底和N型外延层的材料包括体硅、碳化硅、砷化镓、磷化铟、锗硅。
进一步，所述多晶硅发射极晶体管为PNP晶体管。
进一步，多晶硅集电极、多晶硅基极、多晶硅发射极均包括一个或者多个重复的结构单元。
进一步，所述N型埋层位于P型衬底上表面的中间，与P型衬底的侧壁不接触。
进一步，所述多晶刻蚀孔分别位于N型注入发射区之内、P型注入基区之内、N型注入集电区之内。所述多晶刻蚀孔分别与N型注入发射区、P型注入基区、N型注入集电区相接触。
进一步，所述N型注入发射区、N型注入集电区、P型注入基区呈条状分布。
进一步，所述N型注入发射区呈条状端头放大状分布。
进一步，所述多晶硅集电极与预氧层、TEOS金属前介质层、N型穿透区中的N型注入集电区相接触。
所述多晶硅基极与预氧层、TEOS金属前介质层、P型基区中的N型注入基区相接触。
所述多晶硅发射极与预氧层、TEOS金属前介质层、P型基区中的N型注入发射区相接触。
一种亚微米多晶硅发射极双极结型晶体管的制造方法，包括以下步骤：
1)提供P型衬底，生长氧化层。
2)一次光刻，光刻刻蚀去胶后，生长氧化层，进行N型埋层注入。
3)漂去氧化层、生长N型外延层，热生长氧化层。
4)二次光刻，在器件两端进行N型穿透区注入，LP淀积SiN。
5)三次光刻，光刻刻蚀SiN后，注入N型杂质，然后生长氧化层。
6)剥离残余SiN，生长氧化层。
7)四次光刻，光刻后进行P型基区注入。
8)LP淀积氧化层。
9)五次光刻，光刻后进行多晶刻蚀孔刻蚀。
10)淀积多晶层，六次光刻，光刻后进行多晶硅刻蚀，刻蚀出多晶硅集电极、多晶硅基极、多晶硅发射极。
11)七次光刻，光刻后进行N型重掺杂注入，形成注入发射区、注入集电区。
12)八次光刻，光刻后进行P型重掺杂注入，形成注入基区。
13)金属淀积，九次光刻、反刻铝，形成集电极金属、基极金属和发射极金属。
14)合金，生长钝化层。
15)十次光刻刻蚀出压焊点。
16)低温退火后，进行硅片初测、切割、装架、烧结和封装测试。
本发明的技术效果是毋庸置疑的，本发明具有以下优点：
1)本发明提出一种亚微米多晶硅发射极双极结型晶体管及其制造方法，具体为一种P-衬底的基础上，淀积一层N-外延层，在外延层中做P基区，在P基区中形成多晶硅发射极，具有工艺过程简单、节省成本、对晶体管小电流下放大能力有明显的提升等优点。
2)本发明实际效果是使用特殊的端头放大条状分布的多晶硅发射极结构对多晶硅发射极双极结型晶体管的小电流下放大能力有明显的提升。
附图说明
图1是本发明的一种亚微米多晶硅发射极双极结型晶体管的三维立体结构图；
图2是本发明的一种亚微米多晶硅发射极双极结型晶体管的小电流下放大能力提升图；
图3是本发明的一种亚微米多晶硅发射极双极结型晶体管的N型埋层版图及其器件结构；
图4是本发明的一种亚微米多晶硅发射极双极结型晶体管的N型穿通区版图及其器件结构；
图5是本发明的一种亚微米多晶硅发射极双极结型晶体管的有源区版图及其器件结构。
图6是本发明的一种亚微米多晶硅发射极双极结型晶体管的P型基区版图及其器件结构。
图7是本发明的一种亚微米多晶硅发射极双极结型晶体管的多晶硅接触孔版图及其器件结构。
图8是本发明的一种亚微米多晶硅发射极双极结型晶体管的多晶硅版图及其器件结构。
图9是本发明的一种亚微米多晶硅发射极双极结型晶体管的多晶硅发射极以及集电极版图及其器件结构。
图10是本发明的一种亚微米多晶硅发射极双极结型晶体管的多晶硅基极版图及其器件结构。
图11是本发明的一种亚微米多晶硅发射极双极结型晶体管的金属版图及其器件结构。
图中：P型衬底100、N型埋层101、N型外延层102、N型穿透区103、场氧层104、预氧层105、P型基区106、TEOS金属前介质层107、多晶硅集电极108、多晶硅基极109、多晶硅发射极110、注入发射区111、注入集电区112、注入基区113、集电极金属114、基极金属115和发射极金属116。
具体实施方式
下面结合实施例对本发明作进一步说明，但不应该理解为本发明上述主题范围仅限于下述实施例。在不脱离本发明上述技术思想的情况下，根据本领域普通技术知识和惯用手段，做出各种替换和变更，均应包括在本发明的保护范围内。
实施例1：
参见图1和图2，一种亚微米多晶硅发射极双极结型晶体管，包括P型衬底100、N型埋层101、N型外延层102、N型穿透区103、场氧层104、预氧层105、P型基区106、TEOS金属前介质层107、多晶硅集电极108、多晶硅基极109、多晶硅发射极110、注入发射区111、注入集电区112、注入基区113、集电极金属114、基极金属115和发射极金属116。
所述N型埋层101位于P型衬底100上表面。
所述N型外延层102位于P型衬底100之上。所述N型外延层102与P型衬底100和N型埋层101相接触。
所述N型穿透区103与N型外延层102相接触，所述N型穿透区103的底部与N型埋层101的顶部相连。所述N型穿透区103与P型基区106不接触。
所述场氧层104位于N型外延层102之上。所述场氧层104位于P型基区106与N型穿透区103之间。
所述预氧层105位于场氧层104之上。
所述P型基区106位于N型外延层102上表面。
所述TEOS金属前介质层107覆盖在双极结型晶体管表面未开设多晶刻蚀孔的位置。
所述多晶硅集电极108位于N型注入集电区112的多晶刻蚀孔内，且覆盖所有N型注入集电区112。
所述多晶硅集电极108与预氧层105、TEOS金属前介质层107、N型穿透区103中的N型注入集电区112相接触。
所述多晶硅基极109位于N型注入基区113的多晶刻蚀孔内，且覆盖所有N型注入基区113。
所述多晶硅发射极110位于N型注入发射区111的多晶刻蚀孔内，且覆盖所有N型注入发射区111。
所述N型注入发射区111位于P型基区106中，位于多晶硅发射极110之下，与多晶硅发射极110接触。
所述N型注入集电区112位于N型穿透区103中，位于多晶硅集电极108之下，与多晶硅集电极108接触。
所述P型注入基区113位于P型基区106中，位于多晶硅基极109之下，与多晶硅基极109接触。
所述集电极金属114位于多晶硅集电极108之上，与多晶硅集电极108相接触。
所述基极金属115位于多晶硅基极109之上，与多晶硅基极109相接触。
所述发射极金属116位于多晶硅发射极110之上，与多晶硅发射极110相接触。
所述P型衬底100和N型外延层103的材料包括体硅、碳化硅、砷化镓、磷化铟、锗硅。
所述多晶硅发射极晶体管为PNP晶体管。
多晶硅集电极108、多晶硅基极109、多晶硅发射极110均包括一个或者多个重复的结构单元。
所述N型埋层101位于P型衬底100上表面的中间，与P型衬底100的侧壁不接触。
所述多晶刻蚀孔分别位于N型注入发射区111之内、P型注入基区113之内、N型注入集电区112之内。所述多晶刻蚀孔分别与N型注入发射区111、P型注入基区113、N型注入集电区112相接触。
所述N型注入发射区111、N型注入集电区112、P型注入基区113呈条状分布。
所述N型注入发射区111呈条状端头放大状分布。
所述多晶硅集电极108与预氧层105、TEOS金属前介质层107、N型穿透区103中的N型注入集电区112相接触。
所述多晶硅基极109与预氧层105、TEOS金属前介质层107、P型基区106中的N型注入基区113相接触。
所述多晶硅发射极110与预氧层105、TEOS金属前介质层107、P型基区106中的N型注入发射区111相接触。
实施例2：
一种亚微米多晶硅发射极双极结型晶体管的制造方法，包括以下步骤：
1)提供P型衬底，生长氧化层。
2)一次光刻，光刻刻蚀去胶后，生长氧化层，进行N型埋层注入。
3)漂去氧化层、生长N型外延层，热生长氧化层。
4)二次光刻，在器件两端进行N型穿透区注入，LP(低压)淀积SiN。
5)三次光刻，光刻刻蚀SiN后，利用普注方式注入N型杂质，然后生长氧化层。
6)剥离残余SiN，生长氧化层。
7)四次光刻，光刻后进行P型基区注入。
8)LP淀积氧化层。
9)五次光刻，光刻后进行多晶刻蚀孔刻蚀。
10)淀积多晶层，六次光刻，光刻后进行多晶硅刻蚀，刻蚀出多晶硅集电极、多晶硅基极、多晶硅发射极。
11)七次光刻，光刻后进行N型重掺杂注入，形成注入发射区、注入集电区。
12)八次光刻，光刻后进行P型重掺杂注入，形成注入基区。
13)金属淀积，九次光刻、反刻铝，形成集电极金属、基极金属和发射极金属。
14)合金，生长钝化层。
15)十次光刻刻蚀出压焊点。
16)低温退火后，进行硅片初测、切割、装架、烧结和封装测试。
实施例3：
一种亚微米多晶硅发射极双极结型晶体管，包括P型衬底100、N型埋层101、N型外延层102、N型穿透区103、场氧层104、预氧层105、P型基区106、TEOS金属前介质层107、多晶硅集电极108、多晶硅基极109、多晶硅发射极110、注入发射区111、注入集电区112、注入基区113、集电极金属114、基极金属115和发射极金属116。
所述N型埋层101位于P型衬底100上表面。
所述N型外延层102位于P型衬底100之上。所述N型外延层102与P型衬底100和N型埋层101相接触。
所述N型穿透区103与N型外延层102相接触，所述N型穿透区103的底部与N型埋层101的顶部相连。所述N型穿透区103与P型基区106不接触。
所述场氧层104位于N型外延层102之上。所述场氧层104位于P型基区106与N型穿透区103之间。
所述预氧层105位于场氧层104之上。
所述P型基区106位于N型外延层102上表面。
所述TEOS金属前介质层107覆盖在双极结型晶体管表面未开设多晶刻蚀孔的位置。
所述多晶硅集电极108位于N型注入集电区112的多晶刻蚀孔内，且覆盖所有N型注入集电区112。
所述多晶硅集电极108与预氧层105、TEOS金属前介质层107、N型穿透区103中的N型注入集电区112相接触。
所述多晶硅基极109位于N型注入基区113的多晶刻蚀孔内，且覆盖所有N型注入基区113。
所述多晶硅发射极110位于N型注入发射区111的多晶刻蚀孔内，且覆盖所有N型注入发射区111。
所述N型注入发射区111位于P型基区106中，位于多晶硅发射极110之下，与多晶硅发射极110接触。
所述N型注入集电区112位于N型穿透区103中，位于多晶硅集电极108之下，与多晶硅集电极108接触。
所述P型注入基区113位于P型基区106中，位于多晶硅基极109之下，与多晶硅基极109接触。
所述集电极金属114位于多晶硅集电极108之上，与多晶硅集电极108相接触。
所述基极金属115位于多晶硅基极109之上，与多晶硅基极109相接触。
所述发射极金属116位于多晶硅发射极110之上，与多晶硅发射极110相接触。
所述P型衬底100和N型外延层103的材料包括体硅、碳化硅、砷化镓、磷化铟、锗硅。
所述多晶硅发射极晶体管为PNP晶体管。
多晶硅集电极108、多晶硅基极109、多晶硅发射极110均包括一个或者多个重复的结构单元。
所述N型埋层101位于P型衬底100上表面的中间，与P型衬底100的侧壁不接触。
所述多晶刻蚀孔分别位于N型注入发射区111之内、P型注入基区113之内、N型注入集电区112之内。所述多晶刻蚀孔分别与N型注入发射区111、P型注入基区113、N型注入集电区112相接触。
所述N型注入发射区111、N型注入集电区112、P型注入基区113呈条状分布。
所述N型注入发射区111呈条状端头放大状分布。
所述多晶硅集电极108与预氧层105、TEOS金属前介质层107、N型穿透区103中的N型注入集电区112相接触。
所述多晶硅基极109与预氧层105、TEOS金属前介质层107、P型基区106中的N型注入基区113相接触。
所述多晶硅发射极110与预氧层105、TEOS金属前介质层107、P型基区106中的N型注入发射区111相接触。
一种亚微米多晶硅发射极双极结型晶体管的制造方法，包括以下步骤：
1)提供P型衬底，生长氧化层。
2)一次光刻，光刻刻蚀去胶后，生长氧化层，进行N型埋层注入。
3)漂去氧化层、生长N型外延层，热生长氧化层。
4)二次光刻，在器件两端进行N型穿透区注入，LP淀积SiN。
5)三次光刻，光刻刻蚀SiN后，普注N型杂质，然后生长氧化层。
6)剥离残余SiN，生长氧化层。
7)四次光刻，光刻后进行P型基区注入。
8)LP淀积氧化层。
9)五次光刻，光刻后进行多晶刻蚀孔刻蚀。
10)淀积多晶层，六次光刻，光刻后进行多晶硅刻蚀，刻蚀出多晶硅集电极、多晶硅基极、多晶硅发射极。
11)七次光刻，光刻后进行N型重掺杂注入，形成注入发射区、注入集电区。
12)八次光刻，光刻后进行P型重掺杂注入，形成注入基区。
13)金属淀积，九次光刻、反刻铝，形成集电极金属、基极金属和发射极金属。
14)合金，生长钝化层。
15)十次光刻刻蚀出压焊点。
16)低温退火后，进行硅片初测、切割、装架、烧结和封装测试。
实施例4：
如图1所示，一种亚微米多晶硅发射极双极结型晶体管，包括P型衬底100、N型埋层101、N型外延层102、N型穿透区103、场氧层104、预氧层105、P型基区106、TEOS金属前介质层107、多晶硅集电极108、多晶硅基极109、多晶硅发射极110、注入发射区111、注入集电区112、注入基区113、集电极金属114、基极金属115和发射极金属116。
所述N型埋层101位于P型衬底100上表面的中间。
所述N型外延层102位于P型衬底100之上，所述N型外延层102与P型衬底100和N型埋层101相接触。
所述N型穿透区103与N型外延层102的两端相接触，所述N型穿透区103的底部与N型埋层101的顶部相连。
所述P型基区106位于N型外延层102的左端位置。
所述N型注入发射区111位于P型基区106中，位于多晶硅发射极110之下，与多晶硅发射极110接触。成条状端头放大状分布。
所述P型注入基区113位于P型基区106中，位于多晶硅基极109之下，与多晶硅基极109接触。成条状分布。
所述N型注入集电区112位于N型穿透区103中，位于多晶硅集电极108之下，与多晶硅集电极108接触。成条状分布。
所述场氧层104位于外延层102之上、P型基区106与N型穿透区103的空白区域表面。
所述预氧层105位于N型外延层102之上的场氧层104之间的位置。
所述TEOS金属前介质层107覆盖在整个器件表面的未开多晶刻蚀孔的位置。所述多晶刻蚀孔分别位于N型注入发射区111之内、P型注入基区113之内、N型注入集电区112之内，所述接触孔分别与N型注入发射区111、P型注入基区113、N型注入集电区112相接触。
所述多晶硅发射极110位于N型注入发射区111的多晶刻蚀孔，且覆盖所有N型注入发射区111，所述多晶硅发射极110与预氧层105、TEOS金属前介质层107、P型基区106中的N型注入发射区111相接触。
所述多晶硅集电极108位于N型注入集电区112的多晶刻蚀孔，且覆盖所有N型注入集电区112，所述多晶硅集电极108与预氧层105、TEOS金属前介质层107、N型穿透区103中的N型注入集电区112相接触。
所述多晶硅基极109位于N型注入基区113的多晶刻蚀孔，且覆盖所有N型注入基区113，所述多晶硅基极109与预氧层105、TEOS金属前介质层107、P型基区106中的N型注入基区113相接触。
所述发射极金属116位于多晶硅发射极110之上，与多晶硅发射极110相接触。
所述集电极金属114位于多晶硅集电极108之上，与多晶硅集电极108相接触。
所述基极金属115位于多晶硅基极109之上，与多晶硅基极109相接触。
实施例5：
如图3～图11所示，一种亚微米多晶硅发射极双极结型晶体管的制造方法，包括以下步骤：
1)选择缺陷较少的NTD<100>单晶片，片厚约500～700μm，电阻率5～30Ω·cm，打标清洗、烘干待用；
2)生长一层厚氧化层温度1100～1150℃、时间100min～120min、干加湿氧化条件。
3)一次光刻，光刻刻蚀去胶后，生长一层薄氧化层温度1000～1020℃、时间30min～40min、纯干法氧化条件。
在圆片衬底中间进行N型埋层101注入，离子注入条件为：剂量1e15～1e16cm-2、能量60～100KeV。
再分布条件为：纯N2氛围退火温度、1100～1150℃、时间100min～120min。去氧化层。
4)硅片表面生长N型外延层102，温度在1100℃～1150℃，厚度为5～30μm，电阻率为4～40Ω·cm；
5)生长一层薄氧化层温度1000～1020℃、时间30min～40min、纯干法氧化条件。
6)二次光刻，光刻后，在器件右端进行N型穿透区103注入，离子注入条件为：剂量1e15～8e15cm-2、能量60～100KeV。
7)LP淀积SiN，厚度在
8)第三次光刻，光刻刻蚀SiN后，普注一次剂量为1E11-5E11、能量为60-100KeV的N型杂质，然后生长一层厚氧化层104，厚度为温度1000～1050℃、时间200min～400min、干加湿氧化条件。
退火再分布条件为：纯N2氛围退火温度、1100～1150℃、时间100min～300min。
9)残余SIN剥离，剥离一层厚度约为的氧化层。并生长一层预氧化层105温度1000～1020℃、时间30min～40min、纯干法氧化条件。
10)四次光刻，光刻后进行P型基区106注入，具体为采用带胶注入，离子注入条件为：剂量1e14～1e15cm-2、能量30～100KeV，再分布条件为：无氧条件，温度1050～1150℃、时间10min～200min；
11)LP淀积TEOS金属前介质层107，厚度在五次光刻，光刻后刻蚀氧化层，刻蚀后保证硅界面无损伤。
12)LP淀积多晶硅，厚度在六次光刻，光刻刻蚀多晶硅，形成多晶硅集电极108、多晶硅基极109、多晶硅发射极110。
13)七次光刻，光刻后进行N型重掺杂注入，形成注入发射区111、注入集电区112。具体为采用带胶注入，离子注入条件为：剂量1e15～5e15cm-2、能量40～80KeV；
13)八次光刻，光刻后进行P型重掺杂注入，形成注入基区113。具体为采用带胶注入，离子注入条件为：剂量5e14～5e15cm-2、能量40～80KeV；
14)采用RTA退火方式进行退火，RTA再分布条件为：无氧条环境，温度800～1100℃、时间10SEC～60SEC。
15)第一层金属淀积，在整个圆片表面淀积金属AL，九次光刻、反刻铝。形成集电极金属114、基极金属115和发射极金属116；
16)合金，炉温550℃、时间10min～30min、钝化层生长；
17)九次光刻刻蚀出压焊点；
18)低温退火，温度500℃～510℃，恒温30min；
19)硅片初测、切割、装架、烧结、封装测试。
Claims (10)
1.一种亚微米多晶硅发射极双极结型晶体管，其特征在于：包括P型衬底(100)、N型埋层(101)、N型外延层(102)、N型穿透区(103)、场氧层(104)、预氧层(105)、P型基区(106)、TEOS金属前介质层(107)、多晶硅集电极(108)、多晶硅基极(109)、多晶硅发射极(110)、注入发射区(111)、注入集电区(112)、注入基区(113)、集电极金属(114)、基极金属(115)和发射极金属(116)；
所述N型埋层(101)位于P型衬底(100)上表面；
所述N型外延层(102)位于P型衬底(100)之上；所述N型外延层(102)与P型衬底(100)和N型埋层(101)相接触；
所述N型穿透区(103)与N型外延层(102)相接触，所述N型穿透区(103)的底部与N型埋层(101)的顶部相连；所述N型穿透区(103)与P型基区(106)不接触；
所述场氧层(104)位于N型外延层(102)之上；所述场氧层(104)位于P型基区(106)与N型穿透区(103)之间；
所述预氧层(105)位于场氧层(104)之上；
所述P型基区(106)位于N型外延层(102)上表面；
所述TEOS金属前介质层(107)覆盖在双极结型晶体管表面未开设多晶刻蚀孔的位置；
所述多晶硅集电极(108)位于N型注入集电区(112)的多晶刻蚀孔内，且覆盖所有N型注入集电区(112)；
所述多晶硅集电极(108)与预氧层(105)、TEOS金属前介质层(107)、N型穿透区(103)中的N型注入集电区(112)相接触；
所述多晶硅基极(109)位于注入基区(113)的多晶刻蚀孔内，且覆盖所有注入基区(113)；
所述多晶硅发射极(110)位于N型注入发射区(111)的多晶刻蚀孔内，且覆盖所有N型注入发射区(111)；
所述N型注入发射区(111)位于P型基区(106)中，位于多晶硅发射极(110)之下，与多晶硅发射极(110)接触；
所述N型注入集电区(112)位于N型穿透区(103)中，位于多晶硅集电极(108)之下，与多晶硅集电极(108)接触；
所述注入基区(113)位于P型基区(106)中，位于多晶硅基极(109)之下，与多晶硅基极(109)接触；
所述集电极金属(114)位于多晶硅集电极(108)之上，与多晶硅集电极(108)相接触；
所述基极金属(115)位于多晶硅基极(109)之上，与多晶硅基极(109)相接触；
所述发射极金属(116)位于多晶硅发射极(110)之上，与多晶硅发射极(110)相接触。
2.根据权利要求1所述的一种亚微米多晶硅发射极双极结型晶体管，其特征在于：所述P型衬底(100)和N型外延层(103)的材料包括体硅、碳化硅、砷化镓、磷化铟、锗硅。
3.根据权利要求1所述的一种亚微米多晶硅发射极双极结型晶体管，其特征在于：所述多晶硅发射极晶体管为PNP晶体管。
4.根据权利要求1所述的一种亚微米多晶硅发射极双极结型晶体管，其特征在于：多晶硅集电极(108)、多晶硅基极(109)、多晶硅发射极(110)均包括一个或者多个重复的结构单元。
5.根据权利要求1所述的一种亚微米多晶硅发射极双极结型晶体管，其特征在于：所述N型埋层(101)位于P型衬底(100)上表面的中间，与P型衬底(100)的侧壁不接触。
6.根据权利要求1所述的一种亚微米多晶硅发射极双极结型晶体管，其特征在于：所述多晶刻蚀孔分别位于N型注入发射区(111)之内、注入基区(113)之内、N型注入集电区(112)之内；所述多晶刻蚀孔分别与N型注入发射区(111)、注入基区(113)、N型注入集电区(112)相接触。
7.根据权利要求1所述的一种亚微米多晶硅发射极双极结型晶体管，其特征在于：所述N型注入发射区(111)、N型注入集电区(112)、注入基区(113)呈条状分布。
8.根据权利要求7所述的一种亚微米多晶硅发射极双极结型晶体管，其特征在于：所述N型注入发射区(111)呈条状端头放大状分布。
9.根据权利要求1所述的一种亚微米多晶硅发射极双极结型晶体管，其特征在于：所述多晶硅集电极(108)与预氧层(105)、TEOS金属前介质层(107)、N型穿透区(103)中的N型注入集电区(112)相接触；
所述多晶硅基极(109)与预氧层(105)、TEOS金属前介质层(107)、P型基区(106)中的注入基区(113)相接触；
所述多晶硅发射极(110)与预氧层(105)、TEOS金属前介质层(107)、P型基区(106)中的N型注入发射区(111)相接触。
10.一种权利要求1至9任一项所述亚微米多晶硅发射极双极结型晶体管的制造方法，其特征在于，包括以下步骤：
1)提供P型衬底，生长氧化层；
2)一次光刻，光刻刻蚀去胶后，生长氧化层，进行N型埋层注入；
3)漂去氧化层、生长N型外延层，热生长氧化层；
4)二次光刻，在器件两端进行N型穿透区注入，LP淀积SiN；
5)三次光刻，光刻刻蚀SiN后，注入N型杂质，然后生长氧化层；
6)剥离残余SiN，生长氧化层；
7)四次光刻，光刻后进行P型基区注入；
8)LP淀积氧化层；
9)五次光刻，光刻后进行多晶刻蚀孔刻蚀；
10)淀积多晶层，六次光刻，光刻后进行多晶硅刻蚀，刻蚀出多晶硅集电极、多晶硅基极、多晶硅发射极；
11)七次光刻，光刻后进行N型重掺杂注入，形成注入发射区、注入集电区；
12)八次光刻，光刻后进行P型重掺杂注入，形成注入基区；
13)金属淀积，九次光刻、反刻铝，形成集电极金属、基极金属和发射极金属；
14)合金，生长钝化层；
15)十次光刻刻蚀出压焊点；
16)低温退火后，进行硅片初测、切割、装架、烧结和封装测试。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111145870.4A CN114093936B (zh) | 2021-09-28 | 2021-09-28 | 一种亚微米多晶硅发射极双极结型晶体管及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111145870.4A CN114093936B (zh) | 2021-09-28 | 2021-09-28 | 一种亚微米多晶硅发射极双极结型晶体管及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114093936A CN114093936A (zh) | 2022-02-25 |
| CN114093936B true CN114093936B (zh) | 2024-02-09 |
Family
ID=80296286
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111145870.4A Active CN114093936B (zh) | 2021-09-28 | 2021-09-28 | 一种亚微米多晶硅发射极双极结型晶体管及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114093936B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN118553772B (zh) * | 2024-07-25 | 2024-10-18 | 上海合谱微电子技术有限公司 | 射频器件及其制造方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0390606A2 (en) * | 1989-03-31 | 1990-10-03 | Canon Kabushiki Kaisha | Semiconductor device having transistor improved in emitter region and/or base electrode |
| JP2003059937A (ja) * | 2001-06-07 | 2003-02-28 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| CN101599506A (zh) * | 2009-07-24 | 2009-12-09 | 上海宏力半导体制造有限公司 | 一种基于多晶硅发射极的双极晶体管 |
| CN102751284A (zh) * | 2011-07-28 | 2012-10-24 | 李思敏 | 集成二极管的槽形栅多晶硅结构的联栅晶体管 |
| WO2013020471A1 (zh) * | 2011-08-05 | 2013-02-14 | 无锡华润上华半导体有限公司 | 双极结型晶体管及双极-互补金属氧化物半导体混合结构的制作方法 |
| CN105762181A (zh) * | 2016-03-04 | 2016-07-13 | 李思敏 | 一种多晶硅发射极晶体管及其制造方法 |
| CN108054094A (zh) * | 2017-12-18 | 2018-05-18 | 深圳市晶特智造科技有限公司 | 双极晶体管及其制作方法 |
-
2021
- 2021-09-28 CN CN202111145870.4A patent/CN114093936B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0390606A2 (en) * | 1989-03-31 | 1990-10-03 | Canon Kabushiki Kaisha | Semiconductor device having transistor improved in emitter region and/or base electrode |
| JP2003059937A (ja) * | 2001-06-07 | 2003-02-28 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| CN101599506A (zh) * | 2009-07-24 | 2009-12-09 | 上海宏力半导体制造有限公司 | 一种基于多晶硅发射极的双极晶体管 |
| CN102751284A (zh) * | 2011-07-28 | 2012-10-24 | 李思敏 | 集成二极管的槽形栅多晶硅结构的联栅晶体管 |
| WO2013020471A1 (zh) * | 2011-08-05 | 2013-02-14 | 无锡华润上华半导体有限公司 | 双极结型晶体管及双极-互补金属氧化物半导体混合结构的制作方法 |
| CN105762181A (zh) * | 2016-03-04 | 2016-07-13 | 李思敏 | 一种多晶硅发射极晶体管及其制造方法 |
| CN108054094A (zh) * | 2017-12-18 | 2018-05-18 | 深圳市晶特智造科技有限公司 | 双极晶体管及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114093936A (zh) | 2022-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7655529B1 (en) | InP based heterojunction bipolar transistors with emitter-up and emitter-down profiles on a common wafer | |
| US4719185A (en) | Method of making shallow junction complementary vertical bipolar transistor pair | |
| US6011297A (en) | Use of multiple slots surrounding base region of a bipolar junction transistor to increase cumulative breakdown voltage | |
| GB2156583A (en) | Process for producing semiconductor device | |
| US20030193077A1 (en) | Bipolar transistor and method of fabricating the same | |
| CN114093936B (zh) | 一种亚微米多晶硅发射极双极结型晶体管及其制造方法 | |
| US4735912A (en) | Process of fabricating a semiconductor IC device | |
| US5641691A (en) | Method for fabricating complementary vertical bipolar junction transistors in silicon-on-sapphire | |
| JP3976601B2 (ja) | 半導体装置の製造方法 | |
| CN107946355B (zh) | 一种横向高压双极结型晶体管及其制造方法 | |
| US20020028551A1 (en) | Method for manufacturing semiconductor integrated circuit device | |
| CN107039510B (zh) | 一种纵向高压功率双极结型晶体管及其制造方法 | |
| WO2002080281A1 (en) | Horizontal current bipolar transistor | |
| CN115799343A (zh) | 结型场效应器件及其制造方法 | |
| CN107170805B (zh) | 一种纵向高压双极结型晶体管及其制造方法 | |
| CN108493231B (zh) | 一种高压衬底pnp双极结型晶体管及其制造方法 | |
| JPH0214549A (ja) | 複数個の回路の抵抗性基板分離を有する集積回路ダイ | |
| US20050179060A1 (en) | Semiconductor device for integrated injection logic cell and process for fabricating the same | |
| CN111933694B (zh) | 一种多晶自掺杂平滑顶栅jfet器件及其制造方法 | |
| CN107946356B (zh) | 一种横向高压功率双极结型晶体管及其制造方法 | |
| CN118315385A (zh) | 一种高中低压兼容的双极结型晶体管及其制造方法 | |
| CN219393403U (zh) | 半导体结构及集成电路 | |
| JPH10189755A (ja) | 半導体装置及びその製造方法 | |
| Kim et al. | A high performance complementary bipolar process using PBSOI technique | |
| KR930010118B1 (ko) | 반도체 장치의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |