CN108459827A - 支持多种通信类型的存储装置及其操作方法 - Google Patents

支持多种通信类型的存储装置及其操作方法 Download PDF

Info

Publication number
CN108459827A
CN108459827A CN201810105493.3A CN201810105493A CN108459827A CN 108459827 A CN108459827 A CN 108459827A CN 201810105493 A CN201810105493 A CN 201810105493A CN 108459827 A CN108459827 A CN 108459827A
Authority
CN
China
Prior art keywords
connection terminal
storage device
external host
controller
pcie
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810105493.3A
Other languages
English (en)
Other versions
CN108459827B (zh
Inventor
任洸万
尹恩振
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN108459827A publication Critical patent/CN108459827A/zh
Application granted granted Critical
Publication of CN108459827B publication Critical patent/CN108459827B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/067—Distributed or networked storage systems, e.g. storage area networks [SAN], network attached storage [NAS]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G06F3/0607—Improving or facilitating administration, e.g. storage management by facilitating the process of upgrading existing storage systems, e.g. for improving compatibility between host and storage device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1694—Configuration of memory controller to different memory types
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/387—Information transfer, e.g. on bus using universal interface adapter for adaptation of different data processing systems to different peripheral devices, e.g. protocol converters for incompatible systems, open system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4081—Live connection to bus, e.g. hot-plugging
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0625—Power saving in storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0635—Configuration or reconfiguration of storage systems by changing the path, e.g. traffic rerouting, path reconfiguration
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/20—Employing a main memory using a specific memory technology
    • G06F2212/202—Non-volatile memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0032—Serial ATA [SATA]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

一种存储装置，包含非易失性存储器装置、包含连接端子的连接器、以及通过连接器与外部主机装置通信且控制非易失性存储器装置的控制器。响应于连接器与外部主机装置连接，连接器为外部主机装置提供检测信息。响应于检测信息的提供，通过连接器从外部主机装置为控制器和非易失性存储器装置提供电源。在提供电源后，连接器为外部主机装置提供通信类型的信息，控制器以该通信类型与外部主机装置通信。通信类型是第一通信类型和第二通信类型中的一个。基于从外部主机装置接收到的信号，控制器配置连接端子以对应于单端口或双端口。

Description

支持多种通信类型的存储装置及其操作方法
相关申请的交叉引用
本申请要求于2017年2月17日在韩国知识产权局提交的申请号为10-2017-0021872的韩国专利申请的优先权，其公开内容通过引用整体合并入本文。
技术领域
根据示例性实施例的设备和方法涉及一种半导体装置，并且特别地涉及一种存储装置和存储装置的操作方法。
背景技术
存储装置指一种可以在主机装置(诸如计算机、智能手机、智能平板等)的控制下储存数据的装置。存储装置可以将数据存储在磁盘上(例如硬盘驱动器(HDD))或将数据存储在半导体存储器上，特别是非易失性存储器(例如，固态驱动器(SSD)或存储卡)上。
非易失性存储器包含只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、闪存装置、相变随机存取存储器(PRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、铁电式RAM(FRAM)等。
具有非易失性存储器的存储装置具有从个人计算机到企业计算机(诸如数据服务器)的广泛应用。随技术的更广泛采用，适配为各种应用领域的存储装置的功能和形状因数正在继续多样化。
发明内容
一个或多个示例性实施例提供了与服务器需求相连的存储装置及其操作方法。
根据示例性实施例的一方面，存储装置包含非易失性存储器装置、包含连接端子的连接器、以及通过连接器通信与外部主机装置且控制非易失性存储器装置的控制器。响应于连接器被连接到外部主机装置，连接器为外部主机装置提供检测信息。响应于检测信息的提供，通过连接器从外部主机装置向控制器和非易失性存储器装置提供电源。提供电源之后，连接器向外部主机装置提供通信类型的信息，控制器以该通信类型与外部主机装置通信。通信类型是第一通信类型和第二通信类型中的一个。响应于通信类型是第二通信类型，控制器基于从外部主机装置接收到的信号来将连接端子配置为对应于单端口和双端口中的一个。
根据示例性实施例的一方面，存储装置包含非易失性存储器装置、包含连接端子的连接器、以及通过连接器与外部主机装置通信且控制非易失性存储器装置的控制器。响应于连接器与外部主机装置连接，通过连接器向控制器和非易失性存储器装置提供电源。提供电源之后，连接器向外部主机装置提供通信类型的信息，控制器以通信类型与外部主机装置通信。通信类型是第一通信类型和第二通信类型中的一个。基于从外部主机装置接收的第一信号，控制器将连接端子的配置设定为单端口或双端口中的一个。基于从外部主机装置接收的第二信号，控制器将连接端子的配置复位。
根据示例性实施例的一方面，包含非易失性存储器装置及控制器的存储装置的操作方法包含，响应于存储装置和外部主机装置被彼此连接，通过存储装置将热插拔通知外部主机装置；通过存储装置通知外部主机装置存储装置的通信类型为串行高级技术附件(SATA)和外围部件互连高速(PCIe)中的一个。响应于通信类型是PCIe，基于从外部主机装置接收的信号，将通信类型进一步设定为单端口PCIe和双端口PCIe中的一个。
附图说明
从以下参照附图的描述中，上述和/或其他方面将变得显而易见，其中，除非另有说明，否则相同的附图标记在各个附图中指代相同的部分，并且其中：
图1是示出根据示例性实施例的存储装置的框图；
图2是示出根据示例性实施例的存储装置的操作方法的流程图；
图3示出存储装置的连接器的连接端子的示例；
图4示出用于支持热插拔的连接端子的示例；
图5示出传送第一和第二检测信号的示例；
图6是描述存储装置的电源模式的图；
图7示出其中存储装置为外部主机装置提供SATA通信类型的信息的示例；
图8示出提供SATA类型信息的配置的示例；
图9示出其中存储装置为外部主机装置提供PCIe通信类型的信息的示例；
图10示出提供PCIe类型信息的配置的示例；
图11示出用于支持双端口和单端口的连接端子的示例；
图12示出选择双端口或单端口的配置的示例；
图13是示出其中双端口设置改变的示例的流程图；
图14示出用于支持电源复位的连接端子的示例；
图15是示出其中进行电源复位的示例的流程图；
图16是示出进行电源复位的配置的图；
图17示出当SATA通信类型的存储装置处于第一电源模式时的连接端子示例；
图18示出当SATA通信类型的存储装置处于第二电源模式时的连接端子示例；
图19示出当PCIe通信类型的存储装置在第一电源模式下具有单端口的配置时的连接端子的示例；
图20示出当PCIe通信类型的存储装置在第二电源模式下具有单端口配置时的连接端子的示例；
图21示出当PCIe通信类型的存储装置在第一电源模式下具有双端口配置时的连接端子的示例；
图22示出当PCIe通信类型的存储装置在第二电源模式下具有双端口配置时的连接端子的示例；
图23是示出根据本发明构思的实施例的存储装置的操作方法的应用的流程图；
图24示出用于支持热插拔的连接端子的示例；以及
图25示出传送检测信号的示例。
具体实施方式
现在将参照附图详细参考示例性实施例。在图中，与本说明无关的部分被省略，以清楚地描述示例性实施例，并且在整个说明书中相同的附图标记指代相同的元件。就这一点而言，本示例性实施例可以具有不同的形式，并且不应当被解释为限于本文中提出的描述。
显而易见地是，尽管本文中可以使用术语“第一”、“第二”、“第三”等来描述各种构件、部件、区域、层和/或部分，但是这些构件、部件、区域、层和/或部分不应被这些术语限制。这些术语仅用于将一个构件、部件、区域、层或部分与另一个构件、部件、区域、层或部分区分，除非另外指明，诸如符合外围部件互连高速(Peripheral Component InterconnectExpress)(PCIe)M.2标准的特定连接器端子序号。因此，下面讨论的第一构件、部件、区域、层或部分可以被定义为第二构件、部件、区域、层或部分，而不脱离本示例性实施例的教导。
图1是示出根据示例性实施例的存储装置100的框图。参考图1，存储装置100包含印刷电路板101、连接器102、非易失性储存单元110、控制器120、随机存取存储器130、以及辅助电路140。
印刷电路板101可以包含诸如塑料的绝缘材料。印刷电路板101可以具有其中堆叠多个绝缘层的结构。引线可以被设置在印刷电路板101的上表面和下表面以及绝缘层之间的表面中的至少一个上。引线可以将连接器102、非易失性储存单元110、控制器120、随机存取存储器130、以及辅助电路140连接。为了防止图变得复杂，不是所有的引线都被详细示出，并且将第一线L1和第二线L2概念上地示出为一些引线。
连接器102可以提供存储装置100和外部主机装置之间的连接。连接器102可以包含与印刷电路板101相同的材料，并且可以被形成为从印刷电路板101的突起。连接端子可以被设置在连接器102的顶表面和底表面中的至少一个上。连接端子可以提供存储装置100的连接器102和外部主机装置的连接器之间的电连接。可以在连接器102中提供键槽(key)“KEY”。键槽“KEY”可以防止在连接器102被翻转时连接器102被插入主机装置的连接器中。
根据示例性实施例的一方面，印刷电路板101和连接器102可以具有与外围部件互连高速(Peripheral Component Interconnect Express)(PCIe)M.2标准兼容的结构或形状因数。
可以在印刷电路板101的上表面和下表面中的至少一个上提供非易失性储存单元110、控制器120、随机存取存储器130、以及辅助电路140。
非易失性储存单元110可以包含第一非易失性存储器装置110_1和第二非易失性存储器装置110_2。第一非易失性存储器装置110_1通过第一线L1与控制器120连接。第一线L1包含第一共用线L1_C和第一单独线L1_S。第一非易失性存储器装置110_1共享第一共用线L1_C。例如，第一共用线L1_C可以包含通过其传输数据、命令和地址的输入/输出线DQ，以及通过其传输写入使能信号/WE、读取使能信号/RE、数据选通信号DQS、命令锁存使能信号CLE、地址锁存使能信号ALE等的线。第一非易失性存储器装置110_1中的每一个通过第一单独线中L1_S中的对应专用的一个与控制器120连接。第一单独线L1_S可以包含通过其传输芯片使能信号/CE、就绪和繁忙信号RnB等的线。
第二非易失性存储器装置110_2通过第二线L2与控制器120连接。第二线L2包含第二共用线L2_C和第二单独线L2_S。和第二共用线L2_C和第二单独线L2_S相关的描述与和第一共用线L1_C和第一单独线L1_S相关的描述相同，并且因此省略。
第一非易失性存储器装置110_1构成第一信道(channel)，以通过第一线L1与控制器120通信。可以选择第一非易失性存储器装置110_1中的一个，并且所选择的非易失性存储器装置可以与控制器120通信。在所选择的非易失性存储器装置与控制器120通信时，其余非易失性存储器装置可以等待。由控制器120交替访问的第一非易失性存储器装置110_1可以被称为“路(way)”。
第二非易失性存储器装置110_2构成第二信道，以通过第二线L2与控制器120通信。可以由控制器120独立于第一信道来控制第二信道。
控制器120可以通过连接器102接收来自外部主机装置的写入请求、读取请求或者擦除请求。根据来自外部主机的请求或来自由内部后台操作计划的时间表(例如，调度操作)，控制器120可以控制非易失性储存单元110以及随机存取存储器130。控制器120可以将来自外部主机设备的写入数据储存在随机存取存储器130中。控制器120可以将储存在随机存取存储器130中的写入数据写入在非易失性储存单元110中。控制器120可以从非易失性储存单元110中读取数据并且可以将读取的数据储存在随机存取存储器130中。控制器120可以将储存在随机存取存储器130中的数据重新写入非易失性储存单元110的另一个位置中(例如在另一地址处的储存空间)或可以将储存在随机存取存储器130中的数据输出到外部主机装置。控制器120可以擦除非易失性储存单元110的所选择的储存空间。
控制器120可以在随机存取存储器130或控制器120的内部存储器上加载和驱动管理存储装置100所需的各种元数据。控制器120可以在随机存取存储器130或内部存储器上加载和驱动外部主机装置的逻辑地址与非易失性储存单元110的物理地址之间的映射信息。
随机存取存储器130可以包含动态随机存取存储器(DRAM)、静态RAM(SRAM)、PRAM、MRAM、FRAM、RRAM等。随机存取存储器130可以被用作控制器120的工作存储器(也称为主存储器、主要存储器等)。当控制器120与外部主机装置通信时，随机存取存储器130可以被用作缓存存储器。
随机存取存储器130可以从存储装置100中排除。当排出随机存取存储器130时，参考随机存取存储器130所描述的各种功能可以由控制器120的内部存储器执行。
辅助电路140可以管理外部主机装置管理存储装置100所需的信息，并且可以提供信息给外部主机装置。例如，辅助电路140可以管理存储装置100的温度信息、装置标识符等。辅助电路140可以响应于来自外部主机装置的请求将温度信息、装置标识符等提供到外部主机装置。
辅助电路140可以使用与提供给非易失性储存单元110、控制器120以及随机存取存储器130的电源独立的电源。例如，通过连接器102的第一电源端子或多个第一电源端子供应的第一电源可以被提供到非易失性储存单元110、控制器120、以及随机存取存储器130。通过连接器102的第二电源端子或多个第二电源端子供应的第二电源可以被提供到辅助电路140。即使当非易失性储存单元110、控制器120以及随机存取存储器130进入节电模式时，辅助电路140也可以不进入节电模式，因为辅助电路140使用分开的电源。
辅助电路140可以使用与控制器120分开的输入/输出端子。例如，控制器120可以通过第一输入/输出端子与外部主机装置通信，并且辅助电路140可以通过第二输入/输出端子与外部主机装置通信。
存储装置100可以支持热插拔、多通信协议、以及双端口。例如，热插拔、多通信协议、以及双端口可以由连接器102、控制器120或连接器102和控制器120的组合实现。
第一非易失性存储器装置110_1和第二非易失性存储器装置110_2、控制器120、随机存取存储器130、以及辅助电路140可以实现为一个或更多个封装，并且一个或多个封装体可以被设置在印刷电路板101的上表面和下表面中的至少一个上。一个封装体可以包含均质区块或多个均质区块(例如，非易失性存储器装置110_1或110_2、控制器120、随机存取存储器130、以及辅助电路140)。作为另一个例子，一个封装体可以包含异质区块(例如，选自非易失性存储器装置110_1或110_2、控制器120、随机存取存储器130、以及辅助电路140的两个或更多个不同块的组合)。
图2是示出根据示例性实施例的存储装置100的操作方法的流程图。参考图1和2，在操作S110中，随着连接器102被附接到外部主机装置的连接器，存储装置100可以为外部主机装置提供检测信息。如果存储装置100提供检测信息，则外部主机装置可以检测存储装置100的热插拔(例如，在不首先停止或关闭外部主机装置的情况下将存储装置100连接到外部主机装置；也已知为热调换(hot swapping))。
在操作S120中，可以为存储装置100提供来自外部主机装置的电源。在操作S130中，存储装置100可以通过使用的所供应的电源将通信类型的信息提供到外部主机装置。例如，通信类型可以是为串行高级技术附件(SATA)的第一通信类型或为PCIe的第二通信类型。
在操作S140中，存储装置100可以基于通信类型的信息来建立与外部主机装置的通信链接。例如，在存储装置100的通信类型是SATA的情况下，控制器120和外部主机装置可以使用(例如，配置)根据SATA标准的连接器102的连接端子。例如，可以根据SATA标准建立连接器102的连接端子和控制器120之间的链接，并且外部主机装置可以使用(例如，指示、配置、或识别)根据SATA标准的连接器102或外部主机装置的连接端子。
例如，在存储装置100的通信类型是PCIe的情况下，控制器120和外部主机装置可以使用根据PCIe标准的连接器102的连接端子。例如，可以根据PCIe标准建立连接器102的连接端子和控制器120之间的链接，并且外部主机装置可以使用(例如，指示、配置、或识别)根据PCIe标准的连接器102或外部主机装置的连接端子。作为另一个例子，控制器120可以支持SATA和PCIe两者，并且可以基于在SATA和PCIe之间进行选择的外部控制(例如，物理开关的调整)来使用(例如，指示、配置)连接器102的连接端子。
连接器102可以配置为支持两种或更多的通信协议(诸如SATA和PCIe)。通过使用连接器102相同的配置(或形状因数)，存储装置100可以配置为支持多种通信协议中的一个，比如SATA和PCIe。
图3示出存储装置100的连接器102的连接端子的示例。参考图1和3，第1个到第75个连接端子被示出。根据示例性实施例的一方面，奇数的连接端子可以被设置在连接器102的上表面(或下表面)上，偶数的连接端子可以被设置在连接器102的下表面(或上表面)上。
不论存储装置100的通信类型，第1个、第3个、第9个、第15个、第21个、第27个、第33个、第39个、第45个、第51个、第57个、第71个、第73个和第75个连接端子1、3、9、15、21、27、33、39、45、51、57、71、73和75可以配置为接收接地电压GND。
在电源模式的基础上，第2个、第4个、第14个、第16个、第18个、第70个、第72个和第74个连接端子2、4、14、16、18、70、72和74可以不被连接N/C或可以接收电源(例如，3.3V)。可以根据存储装置100的通信类型确定或不论其通信类型来电源模式。不连接N/C可以意味着连接端子不通过物理引线与控制器120连接，或者可以意味连接端子通过物理引线与控制器120连接但控制器120不使用该连接端子。电源模式可以参考图6被更充分地描述。
第40个和第42个连接端子40和42可以形成作为系统管理总线SMBus的一部分的边带接口。第40个端子可以接收系统管理总线SMBus的时钟SMB_CLK(例如，从外部主机装置到连接器102)或可以输出时钟SMB_CLK(例如，从连接器102到外部主机装置)并且可以在0V到1.8V之间转变。第42个连接端子42可以接收系统管理总线SMBus的数据SMB_DATA(例如，从外部主机装置到连接器102)或可以输出数据SMB_DATA(例如，从连接器102到外部主机装置)并且可以在0V到1.8V之间转变。
第56个和第58个连接端子56和58可以被保留，以在制造过程中使用。第56个连接端子56可以为制造期间的数据传输MFG_DATA而保留。第58个连接端子58可以为制造期间的时钟传输MFG_CLK而保留。一旦存储装置100的制造完成，第56个、第58个连接端子56和58可以不被使用。
第68个连接端子68可以被用于接收在低电源模式下的悬挂(suspend)时钟SUSCLK。悬挂时钟SUSCLK可以具有32kHz的频率。第59个到第66个连接端子59到66的位置可以对应于键槽“KEY”。因此，实际上没有提供第59个至第66个连接端子59至66，并且在图3中为连接端子标号的连续进行为目的而示出。
第5个连接端子5在SATA通信类型中可以不被连接N/C，并且在PCIe通信类型中可以被用作第三负发送端子PETn3。第7个连接端子7在SATA通信类型中可以不被连接N/C，并且可以在PCIe通信类型中被用作第三正发送端子PETp3。第11个连接端子11在SATA通信类型中可以不被连接N/C，并且可以在PCIe通信类型中被用作第三负接收端子PERn3。第13个连接端子13在SATA通信类型中可以不被连接N/C，并且可以在PCIe通信类型中被用作第三正接收端子PERp3。
第17个连接端子17在SATA通信类型中可以不被连接N/C，并且可以在PCIe通信类型中被用作第二负发送端子PETn2。第19个连接端子19在SATA通信类型中可以不被连接N/C，并且可以在PCIe通信类型中被用作第二正发送端子PETp2。第23个连接端子23在SATA通信类型中可以不被连接N/C，并且可以在PCIe通信类型中被用作第二负接收端子PERn2。第25个连接端子25在SATA通信类型中可以不被连接N/C，并且可以在PCIe通信类型中被用作第二正接收端子PERp2。
第29个连接端子29在SATA通信类型中可以不被连接N/C，并且可以在PCIe通信类型中被用作第一负发送端子PETn1。第31个连接端子31在SATA通信类型中可以不被连接N/C，并且可以在PCIe通信类型中被用作第一正发送端子PETp1。第35个连接端子35在SATA通信类型中可以不被连接N/C，并且可以在PCIe通信类型中被用作第一负接收端子PERn1。第37个连接端子37在SATA通信类型中可以不被连接N/C，并且可以在PCIe通信类型中被用作第一正接收端子PERp1。
第41个连接端子41在SATA通信类型中可以被用作负发送端子SATA-B-，并且在PCIe通信类型中可以被用作第0个负发送端子PETn0。第43个连接端子43在SATA通信类型中可以被用作正发送端子SATA-B+，并且在PCIe通信类型中可以被用作第0个正发送端子PETp0。第47个连接端子47在SATA通信类型中可以被用作负接收端子SATA-A-，并且在PCIe通信类型中可以被用作第0个负接收端子PERn0。第49个连接端子49在SATA通信类型中可以被用作正接收端子SATA-A+，并且在PCIe通信类型中可以被用作第0个正接收端子PERp0。
第53个连接端子53在SATA通信类型中可以不被连接N/C，并且可以在PCIe通信类型中被用于接收负参考时钟REFCLKn。第55个连接端子55在SATA通信类型中可以不被连接N/C，并且可以在PCIe通信类型中被用于接收正参考时钟REFCLKp。
第10个连接端子10在SATA通信类型中可以被用于接收或发送DAS(装置活跃度信号)或DSS(禁用交错启动，Disable Staggered Spinup)信号，并且可以在PCIe通信类型中被用于传输用于控制发光二极管的信号LED1#。第38个连接端子38在SATA通信类型中可以被用于发送或接收装置休眠信号DEVSLP或电源禁用信号PWDIS，并且在PCIe通信类型中可以不被连接N/C。
第44个连接端子44在SATA通信类型中可以不被连接N/C，并且在PCIe通信类型中可以用于接收或发送警报信号ALERT#。第44个连接端子44在PCIe通信类型中可以被包含在系统管理总线SMBus中。
第50个连接端子50在SATA通信类型中可以不被连接N/C，并且在PCIe通信类型中可以用于接收复位信号PERST#0。第52个连接端子52在SATA通信类型中可以不被连接N/C，并且在PCIe通信类型中可以用于发送或接收时钟请求信号CLKREQ#。第54个连接端子54在SATA通信类型中可以不被连接N/C，并且在PCIe通信类型中可以用于发送或接收唤醒信号PEWAKE#。
第69个连接端子69可以被用于通知外部主机装置关于存储装置100的通信类型的信息。第69个连接端子69在SATA通信类型中可以被连接到存储装置100的接地节点，并且可以向主机装置提供接地电压作为通知信号PEDET。第69个连接端子69在PCIe通信类型中可以不被连接N/C，或者可以被浮置。也就是说，第69个连接端子69可以被用于存储装置100以支持多种通信协议，具体来说，确定是否使用多种通信协议中的任何一个。
根据示例性实施例的一个方面，第6个、第8个、第20个、第22个、第24个、第26个、第28个、第30个、第32个、第34个、第36个、第46个、第48个、第67个连接端子6、8、20、22、24、26、28、30、32、34、36、46、48、67可以被用于支持热插拔、被用于支持双端口、以及被用于支持电源模式。第6个、第8个、第20个、第22个、第24个、第26个、第28个、第30个、第32个、第34个、第36个、第46个、第48个、第67个连接端子6、8、20、22、24、26、28、30、32、34、36、46、48、67会在下面被更详细地描述。
在示例性实施例中，与存储装置100连接的外部主机装置可以包含与图3所示的连接端子相同的连接器。主机侧的连接端子可以被称为“主机连接端子”，并且可以被相似的附图标记所标记。
图4示出用于支持热插拔的连接端子的示例。第6个、第8个、第20个、第22个、第24个、第26个、第28个、第30个、第32个、第34个、第36个、第46个、第48个、第67个连接端子6、8、20、22、24、26、28、30、32、34、36、46、48、67中的至少一个可以被用于支持热插拔。在图4中，假设第6个和第67个连接端子6和67可以被用于支持热插拔。
第67个连接端子67可以被用于发送或接收第一检测信号PRSNT1#。第6个连接端子6可以被用于发送或接收第二检测信号PRSNT2#。通过将第一检测信号PRSNT1#和第二检测信号PRSNT2#发送到外部主机装置(或通过与外部主机装置交换第一检测信号PRSNT1#和第二检测信号PRSNT2#)，存储装置100可以通知外部主机装置存储装置100被附接到外部主机装置。在外部主机装置感测到存储装置100的附接时，可以完成存储装置100的热插拔。
图5示出发送第一和第二检测信号PRSNT1#和PRSNT2#的示例。在示例性实施例中，图5中示出了与第一和第二检测信号PRSNT1#和PRSNT2#相关联的外部主机装置1000a的配置以及与第一和第二检测信号PRSNT1#和PRSNT2#相关联的存储装置100a的配置。
参考图5，主机装置1000a可以包含热插拔控制逻辑1100。热插拔控制逻辑1100可以通过第一检测节点DN1被连接到第二检测信号PRSNT2#的第6个主机连接端子6_H。第一检测节点DN1可以通过上拉(pull-up)电阻器R1被连接到被电源供应电压VCC供应的电源节点。第一检测信号PRSNT1#的第67个主机连接端子67_H可以被连接到被供应接地电压GND供应的接地节点。
在存储装置100a中，第一检测信号PRSNT1#的第67个主机连接端子67_H和第二检测信号PRSNT2#的第6个连接端子6可以被彼此连接(例如，短路)。例如，第6个和第67个连接端子6和67可以在没有与控制器120的连接(参考图1)的情况下，在印刷电路板101中被彼此连接(参考图1)。
当存储装置100a不被附接到主机装置1000a时，第一检测节点DN1的电压可以通过第一上拉电阻器R1被保持在电源供应电压VCC。如果存储装置100a被附接到主机装置1000a，对应于第一检测端子PRSNT1#的第67个连接端子67和第67个主机连接端子67_H被彼此连接，并且对应于第二检测端子PRSNT2#的第6个连接端子6和第6个主机连接端子6_H被彼此连接。
主机装置1000a的接地节点的接地电压GND可以通过主机装置1000a的第67个主机连接端子67_H、存储装置100a的第67个连接端子67、存储装置100a的第6个连接端子6、以及主机装置1000a的第6个主机连接端子6_H被供应到第一检测节点DN1。因此，第一检测节点DN1的电压可以从电源供应电压VCC改变到接地电压GND。随着第一检测节点DN1电压改变，热插拔控制逻辑1100可以识别存储装置100a的热插拔。
如参考图5所描述，可以用主机装置1000a的电源供应电压VCC和接地电压GND来检测存储装置100a的热插拔。一经检测存储装置100a的热插拔，不需要存储装置100a的电源。由于即使当电源没有供应到存储装置100a时热插拔也被识别，主机装置1000a可以不需要将电源供应到没有检测到热插拔的连接器(每个连接器用于一个存储装置的附接)。主机装置1000a可以在检测到存储装置100a的热插拔之后，开始供应电源到存储装置100a。因此，主机装置1000a的电源消耗可以被减少。
图6是描述存储装置100的电源模式的图。参考图1和图6，存储装置100可以具有第一电源模式和第二电源模式。例如，第一电源模式可以是12V电源模式，并且第二电源模式可以是3.3V电源模式。
在第一电源模式中，第2个、第4个、第14个、第16个、第18个、第70个、第72个和第74个连接端子2、4、14、16、18、70、72和74可以不被连接N/C。第6个、第8个、第20个、第22个、第24个、第26个、第28个、第30个、第32个、第34个、第36个、第46个、第48个、第67个连接端子6、8、20、22、24、26、28、30、32、34、36、46、48、67中的一个或多个端子可以用于接收12V电源(或接地电压GND)。
在实施例中，第30个、第32个、第34个和第36个连接端子30、32、34和36可以被用于接收12V电源。第20个和第26个连接端子20和26可以被用于接收地电压GND。第36个连接端子36的12V电源可以用于预充电。例如，主机装置的连接器和存储装置100的连接器102可以被设计为使得在第30个、第32个、第34个连接端子30、32、34之前将第36个连接端子36与主机装置连接。
如果第36个连接端子36首先被连接，则通过第36个连接端子36接收到的12V电源可以用来预充电存储装置100的内部电路(例如，非易失性储存单元110、控制器120或随机存取存储器130的内部电路)。在存储装置100被预充电之后，可以通过第30个、第32个、第34个连接端子30、32、34供应12V电源。通过使用预充电，可以防止在热插拔期间供应到存储装置100的内部电路的涌入(inrush)电流过度增长。在第一电源模式中，可以通过第12个连接端子12供应3.3V电源。第12个连接端子的3.3V电源可以被供应到辅助电路140。
在第二电源模式中，可以通过第2个、第4个、第12个、第14个、第16个、第18个、第70个、第72个和第74个连接端子2、4、12、14、16、18、70、72和74供应3.3V电源。通过第2个、第4个、第12个、第14个、第16个、第18个、第70个、第72个和第74个连接端子2、4、12、14、16、18、70、72和74中的一个连接端子供应的电源可以用于预充电，通过另一个连接端子供应的电源可以被供应到辅助电路140。在第二电源模式中，第20个、第26个、第30个、第32个、第34个和第36个连接端子20、26、30、32、34和36可以不被连接(N/C)。
可以预先设定或可以动态地设定存储装置100的电源模式。例如，在存储装置100的电源模式被设定为第一电源模式(或第二电源模式)的情况下，连接器102的连接端子和存储装置100的内部电路可以配置为对应于第一电源模式，并且根据第一电源模式(或第二电源模式)，外部主机装置可以使用(例如，指示、配置，或识别)连接器102的连接端子或外部主机装置。
作为另一个示例，存储装置100可以支持第一电源模式和第二电源模式两者，并且可以根据外部控制(例如，物理开关的调整)来使用(例如，指示、配置)连接器102的连接端子和内部电路，以对应于第一电源模式和第二电源模式之一。
图7示出其中存储装置100为外部主机装置SATA提供通信类型信息的示例。参考图1和7，在操作S131中，通过其中通知信号PEDET的第69连接端子69和接地电压GND的连接端子彼此连接的结构，存储装置100可以为主机装置提供SATA类型信息。
图8示出提供SATA类型信息的配置的示例。在示例性实施例中，在图8中示出与识别通信类型相关联的外部主机装置1000b的配置和与识别通信类型相关联的存储装置100b的配置。
参考图8，主机装置1000b可以包含类型控制逻辑1200。类型控制逻辑1200可以通过第二检测节点DN2被连接到通知信号PEDET的第69个主机连接端子69_H。第二检测节点DN2可以通过第二上拉电阻器R2被连接到电源供应电压VCC供应到的电源节点。
主机装置1000b可以通过连接端子将接地电压GND供应到存储装置100b。例如，如参考图3所描述，接地电压GND的连接端子可以包含第1个、第3个、第9个、第15个、第21个、第27个、第33个、第39个、第45个、第51个、第57个、第71个、第73个和第75个连接端子1、3、9、15、21、27、33、39、45、51、57、71、73和75。
存储装置100b可以将接地电压GND作为通知信号PEDET供应到第69个连接端子69。例如，如图8所示出，第69个连接端子69可以在印刷电路板101(参考图1)中与接地电压GND的连接端子中的一个直接连接。作为另一个示例，第69个连接端子69可以从控制器120(参考图1)接收接地电压GND。
当存储装置100b不被附接到主机装置1000b时，第二检测节点DN2的电压可以通过第二上拉电阻器R2被保持在电源供应电压VCC。如果存储装置100b被附接到主机装置1000b，则可以通过主机装置1000b的接地电压GND的连接端子、存储装置100b的接地电压GND的连接端子、存储装置100b的第69个连接端子69、以及主机装置的1000b的第69个主机连接端子69_H将主机装置1000b的接地节点的接地电压GND供应到第二检测节点DN2。
因此，第二检测节点DN2的电压可以从电源供应电压VCC改变为接地电压GND。随着第二检测节点DN1电压改变，类型控制逻辑1200可以将存储装置100b的通信类型识别为SATA。
图9示出存储装置100为外部主机装置提供PCIe通信类型信息的示例。参考图1和图9，在操作S132中，通过其中通知信号PEDET的第69个连接端子69被浮置的结构，存储装置100可以为主机装置提供PCIe通信类型信息。
在操作S133中，存储装置100可以检测是否从主机装置接收到双端口信息。在操作S134中，存储装置100可以基于双端口信息来确定是否使用双端口。如果使用双端口，则在操作S135中，存储装置100可以将连接器102的连接端子作为双端口使用(例如，指示、配置，或识别)。如果不使用双端口，则在操作S136中，存储装置100可以将连接器102的连接端子作为单端口使用(例如，指示、配置，或识别)。
图10示出提供PCIe类型信息的配置的示例。在实施例中，图10中示出了与识别通信类型相关联的外部主机装置1000b的配置和与识别通信类型相关联的存储装置100c的配置。与图8相比，通知信号PEDET的第69个连接端子69可以被浮置，不与接地电压GND的端子连接。
当存储装置100c不被附接到主机装置1000b时，第二检测节点DN2的电压可以通过第二上拉电阻器R2被保持在电源供应电压VCC。甚至当存储装置100c被附接到主机装置1000b时，第二检测节点DN2的电压可以被保持在电源供应电压VCC。如果当存储装置100c的热插拔被检测到时，通知信号PEDET电压不改变，则类型控制逻辑1200可以将存储装置100c的通信类型识别为PCIe。
图11示出用于支持双端口或单端口的连接端子的示例。在示例性实施例中，第6个、第8个、第20个、第22个、第24个、第26个、第28个、第30个、第32个、第34个、第36个、第46个、第48个、第67个连接端子6、8、20、22、24、26、28、30、32、34、36、46、48、67中的一个或多个端子可以用来支持双端口和单端口。在图11中，假设了第22个、第24个、第46个和第48个连接端子22、24、46和48可以用来支持双端口和单端口。参考图11，在SATA通信类型中，第22个、第24个、第46个和第48个连接端子20、24、46和48可以不被连接N/C。
当在PCIe通信类型中选择单端口时，第22个、第24个和第46个连接端子20、24和46可以不被连接N/C或可以不被使用。第5个、第7个、第11个和第13个连接端子5、7、11和13可以形成单端口的第三通道。第17个、第19个、第23个和第25个连接端子17、19、23和25可以形成单端口的第二通道。第29个、第31个、第35个和第37个连接端子29、31、35和37可以形成单端口的第一通道。第41个、第43个、第47个和第49个连接端子41、43、47和49可以形成单端口的第零通道。第53个和第55个连接端子53和55可以被分别用于接收或发送单端口的参考时钟REFCLKn和REFCLKp。即，存储装置100可以用连接器102的连接端子形成单端口4通道。
当在PCIe通信类型中选择双端口时，第5个、第7个、第11个和第13个连接端子5、7、11和13可以形成双端口的第一端口的第一通道。第17个、第19个、第23个和第25个连接端子17、19、23和25可以形成双端口的第一端口的第0通道。第29个、第31个、第35个和第37个连接端子29、31、35和37可以形成双端口的第0端口(也称为双端口的第二端口)的第一通道。第41个、第43个、第47个和第49个连接端子41、43、47和49可以形成双端口的第0端口的第0通道。第53个和第55个连接端子53和55可以被分别用于接收或发送双端口的第0端口的参考时钟REFCLKn和REFCLKp。第22个和第24个连接端子22和24可以被分别用于接收或发送双端口的第一端口的参考时钟REFCLKn1和REFCLKp1。
第46个连接端子46可以用来接收或发送为双端口使能信号DualPortEn#的第一信号。双端口使能信号DualPortEn#可以包含选择双端口还是选择单端口的信息。第48个连接端子48可以用来接收或发送为附加复位信号PERST#1的第二信号。附加复位信号PERST#1可以用来动态地将双端口改变为单端口或反之。
图12示出选择单端口或双端口的配置的示例。在示例性实施例中，图12中示出了与识别通信类型相关联的外部主机装置1000c的配置和与识别通信类型相关联的存储装置100d的配置。
参考图12，主机装置1000c可以包含双端口控制逻辑1300和开关1400。为了在检测到存储装置100d的附接后选择双端口，双端口控制逻辑1300可以控制开关1400，使得双端口使能信号DualPortEn#的第46个主机连接端子46_H连接到被供应接地电压GND的接地节点。为了选择单端口，双端口控制逻辑1300可以控制开关1400，使得双端口使能信号DualPortEn#的第46个主机连接端子46_H被浮置，不被连接到接地节点。
在存储装置100d中，控制器120可以通过第三检测节点DN3被连接到双端口使能信号DualPortEn#的第46个连接端子。第三检测节点DN3可以通过第三上拉电阻器R3连接到被供应电源供应电压VCC的电源节点。
如果在存储装置100d被附接到主机装置1000c的同时，主机装置1000c将接地电压GND供应到第46个主机连接端子46_H，则第三检测节点DN3的电压可以从电源供应电压VCC改变到接地电压GND。当第三检测节点DN3的电压改变时，控制器120可以选择双端口。如参考图11所描述，控制器120可以将连接器102的连接端子配置为对应于双端口。
如果在存储装置100d被附接到主机装置1000c的同时，主机装置1000c将第46个主机连接端子46_H浮置，则第三检测节点DN3的电压可以保持为电源供应电压VCC。当第三检测节点DN3的电压被保持时，控制器120可以选择单端口。如参考图11所描述，控制器120可以将连接器102的连接端子配置为对应于单端口。
在示例性实施例中，第三检测节点DN3和第三上拉电阻器R3在图12中示出被设置在控制器120之外。然而，第三检测节点DN3和第三上拉电阻器R3中至少一个可以被设置在控制器120里面。
在示例性实施例中，供应到第三上拉电阻器R3的电源供应电压VCC可以是从主机装置1000c直接供应的电源供应电压或可以是存储装置100d通过使用从主机装置1000c供应的电源供应电压而内部产生的电源供应电压。
图13是示出其中改变双端口设定的示例性方法的流程图。参考图11到图13，在操作中S210，存储装置100可以检测复位信号PERST#0和附加复位信号PERST#1的断言。例如，当复位信号PERST#0和附加复位信号PERST#1两者都被激活时，控制器120可以再次进行双端口设定。可以通过与参考图12所描述的配置相同或类似的配置来进行其中控制器120检测复位信号PERST#0和附加复位信号PERST#1的断言的操作。
在操作S220中，控制器120可以复位双端口设置。在操作S230中，控制器120可以检测复位信号PERST#0和附加复位信号PERST#1的撤除(deassertion)。在操作S240中，控制器120可以从主机装置1100c接收双端口信息。可以根据参考图12所描述的结构和方法进行操作S240。
在操作S250中，存储装置100可以基于双端口信息确定是否使用双端口。如果使用双端口，则在操作S260中，存储装置100可以将连接器102的连接端子分配(或指示或配置)为对应于双端口。如果不使用双端口，则在操作S270中，存储装置100可以将连接器102的连接端子分配(或指示或配置)为对应于单端口。
图14示出用于支持电源复位的连接端子的示例。在示例性实施例中，第6个、第8个、第20个、第22个、第24个、第26个、第28个、第30个、第32个、第34个、第36个、第46个、第48个、第67个连接端子6、8、20、22、24、26、28、30、32、34、36、46、48、67中的至少一个可以用来支持电源复位。在图14中，假设了第28个连接端子28用来支持电源复位。
在SATA通信类型中，第28个连接端子28可以不被连接N/C。在SATA通信类型中，可以通过第38个连接端子38接收电源禁用信号PWDIS。在PCIe通信类型中，第28个连接端子28可以用来接收电源禁用信号PWDIS。在PCIe通信类型中，第38个连接端子38可以不被连接N/C。
图15是示出其中进行电源复位的示例的流程图。参考图1和图15，在操作S310中，存储装置100可以检测电源禁用信号PWDIS的断言。如果电源禁用信号PWDIS被确定为被激活，则在操作S320中，存储装置100可以进行电源复位。电源复位可以包含将供应到非易失性储存单元110、控制器12、随机存取存储器130、以及辅助电路140的电源阻挡预定持续时间，以及之后恢复电源的供应的操作。
在示例性实施例中，当存储装置100在存储装置100处于附接到主机装置的状态下操作时，可能发生诸如装置悬挂(hang)的错误。诸如装置悬挂的错误可以通过将存储装置100的电源关闭然后接通来解决。如果存储装置100响应于电源禁用信号PWDIS进行电源复位，则存储装置100可以通过使用电源禁用信号PWDIS自动解决该错误，比如装置悬挂。
图16是示出进行电源复位的配置的图。图16中示出了与电源复位相关联的外部主机装置1000d的配置和与电源复位相关联的存储装置100e的配置。
参考图16，主机装置1000d可以包含电源复位控制逻辑装置1500和开关1600。为了进行电源复位，电源复位控制逻辑装置1500控制开关1600使得将接地节点的接地电压GND供应到对应于电源禁用信号PWDIS的第28个主机连接端子28_H。当电源复位控制逻辑装置1500不进行电源复位时，电源复位控制逻辑装置1500控制开关1600使得响应于电源禁用信号PWDIS的第28个主机连接端子28_H被浮置。主机装置1000d可以通过连接端子将12V或3.3V的电源供应到存储装置100e。
存储装置100e包含电源复位逻辑装置150。电源复位逻辑装置150可以通过第四检测节点DN4被连接到对应于电源禁用信号PWDIS的第28个连接端子28。第四检测节点DN4通过第四上拉电阻器R4连接到被供应电源供应电压VCC的电源节点。通过连接端子供应的12V或3.3V电源通过电源复位逻辑装置150被供应到非易失性储存单元110、控制器12、随机存取存储器130、以及辅助电路140。
当第28个主机连接端子28_H在主机装置1000d的电源复位控制逻辑装置1500的控制下被浮置时，存储装置100e的第四检测节点DN4的电压可以维持在电源供应电压VCC。当在主机装置1000d的电源复位控制逻辑装置1600的控制下将接地电压GND供应到第28个主机连接端子28_H时，存储装置100e的第四检测节点DN4的电压可以从电源供应电压VCC改变为接地电压GND。
随着第四检测节点DN4的电压改变，电源复位逻辑装置150可以将供应到非易失性储存单元110、控制器12、随机存取存储器130、以及辅助电路140的电源阻挡预定持续时间段，并且可以在指定时间过去后恢复电源的供应(参考图1)。可以将非易失性储存单元110、控制器120、随机存取存储器130、以及辅助电路140的电源复位。
电源复位逻辑装置150可以将供应到非易失性储存单元110、控制器120、随机存取存储器130、以及辅助电路140的电源复位。然而，电源复位逻辑装置150可以复位除了辅助电路140的电源之外的非易失性储存单元110、控制器120、随机存取存储器130的电源。
在实施例中，第四检测节点DN4和第四上拉电阻器R4在图16中示出为被设置在电源复位逻辑装置150的外侧上。然而，第四检测节点DN4和第四上拉电阻器R4中的至少一个可以被设置在电源复位逻辑装置150里面。
在图16中将实施例举例为电源复位逻辑装置150与控制器120(参考图1)分开。然而，电源复位逻辑装置150可以被设置在控制器120里面。
图17示出当SATA通信类型的存储装置100处于第一电源模式时的连接端子的示例。参考图17，第1个、第3个、第9个、第15个、第20个、第21个、第26个、第27个、第33个、第39个、第45个、第51个、第57个、第71个、第73个和第75个连接端子1、3、9、15、20、21、26、27、33、39、45、51、57、71、73和75可以配置为接收接地电压GND。
第2个、第4个、第5个、第7个、第8个、第11个、第13个、第14个、第16个到第19个、第22个到第25个、第28个、第29个、第31个、第35个、第37个、第44个、第46个、第48个、第50个、第52个到第55个、第70个、第72个和第74个连接端子2、4、5、7、8、11、13、14、16～19、22～25、28、29、31、35、37、44、46、48、50、52～55、70、72和74可以不被连接N/C。
第40个连接端子40可以配置为接收或发送系统管理总线SMBus时钟SMB_CLK。第42个连接端子42可以配置为接收或发送系统管理总线SMBus数据SMB_DATA。第56个连接端子56可以为制造期间的数据传输MFG_DATA而保留。第58个连接端子58可以为制造期间的时钟传输MFG_CLK而保留。
第68个连接端子68可以被用于接收在低电源模式下的悬挂时钟SUSCLK。悬挂时钟SUSCLK可以具有32kHz的频率。将要设置第59个到第66个连接端子59到66的位置对应于键槽“KEY”。因此，实际上可以不提供第59个到第66个连接端子59到66。
第41个连接端子41可以被用作负发送端子SATA-B-。第43个连接端子43可以被用作正发送端子SATA-B+。第47个连接端子47可以被用作负接收端子SATA-A-。第49个连接端子49可以被用作正接收端子SATA-A+。
第10个连接端子10可以用来接收或发送DAS或DSS信号。第38个连接端子38可以用来发送或接收装置睡眠信号DEVSLP或电源禁用信号PWDIS。第69个连接端子69可以用来发送或接收通知信号PEDET。第67个连接端子67可以用来发送或接收第一检测信号PRSNT1#。第6个连接端子6可以用来发送或接收第二检测信号PRSNT2#。
第12个连接端子12可以用来接收3.3V辅助电源。第36个连接端子36可以用来接收12V预充电电源。第30个、第32个和第34个连接端子30、32和34可以用来接收12V电源。
图18示出当SATA通信类型的存储装置100处于第二电源模式时的连接端子的示例。与图17相比，第30个、第32个、第34个和第36个连接端子30、32、34和36可以不被连接N/C。第2个、第4个、第14个、第16个、第18个、第70个、第72个和第74个连接端子2、4、14、16、18、70、72和74可以被用于接收3.3V电源。除了上述连接端子之外的其余连接端子与参照图17所描述相同地使用，其描述因此被省略。
图19示出当具有单端口配置的PCIe通信类型的存储装置100在第一电源模式下时的连接端子的示例。参考图19，第1个、第3个、第9个、第15个、第20个、第21个、第26个、第27个、第33个、第39个、第45个、第51个、第57个、第71个、第73个和第75个连接端子1、3、9、15、20、21、26、27、33、39、45、51、57、71、73和75可以配置为接收接地电压GND。
第2个、第4个、第8个、第14个、第16个、第18个、第22个、第24个、第38个、第69个、第70个、第72个和第74个连接端子2、4、8、14、16、18、22、24、38、69、70、72和74可以不被连接N/C或可以不被使用。第40个连接端子40可以发送或接收系统管理总线SMBus的时钟SMB_CLK。第42个连接端子42可以发送或接收系统管理总线SMBus的数据SMB_DATA。
第56个连接端子56可以为制造期间的数据传输MFG_DATA而保留。第58个连接端子58可以为制造期间的时钟传输MFG_CLK而保留。第68个连接端子68可以被用于接收在低电源模式下的悬挂时钟SUSCLK。悬挂时钟SUSCLK可以具有32kHz的频率。
将要设置第59个到第66个连接端子59到66的位置对应于键槽“KEY”。因此，实际上可以不提供第59个到第66个连接端子59到66。第5个连接端子5可以被用作第三负发送端子PETn3。第7个连接端子7可以被用作第三正发送端子PETp3。第11个连接端子11可以被用作第三负接收端子PERn3。第13个连接端子13可以被用作第三正接收端子PERp3。
第17个连接端子17可以被用作第二负发送端子PETn2。第19个连接端子19可以被用作第二正发送端子PETp2。第23个连接端子23可以被用作第二负接收端子PERn2。第25个连接端子25可以被用作第二正接收端子PERp2。
第29个连接端子29可以被用作第一负发送端子PETn1。第31个连接端子31可以被用作第一正发送端子PETp1。第35个连接端子35可以被用作第一负接收端子PERn1。第37个连接端子37可以被用作第一正接收端子PERp1。
第41个连接端子41可以被用作第零负发送端子PETn0。第43个连接端子43可以被用作第零正发送端子PETp0。第47个连接端子47可以被用作第零负接收端子PERn0。第49个连接端子49可以被用作第零正接收端子PERp0。
第53个连接端子53可以用来接收负参考时钟REFCLKn。第55个连接端子55可以用来接收正参考时钟REFCLKp。第10个连接端子10可以用作用于控制发光二极管的信号LED1#。第44个连接端子44可以用来接收或发送警报信号ALERT#。第28个连接端子28可以用来发送或接收电源禁用信号PWDIS。
第50个连接端子50可以用来接收复位信号PERST#0。第48个连接端子48可以用来接收附加复位信号PERST#1。第46个连接端子46可以用来发送或接收双端口使能信号DualPortEn#。第52个连接端子52可以用来发送或接收时钟请求信号CLKREQ#。第54个连接端子54可以用来发送或接收唤醒信号PEWAKE#。
第67个连接端子67可以用来发送或接收第一检测信号PRSNT1#。第6个连接端子6可以用来发送或接收第二检测信号PRSNT2#。第12个连接端子可以用来接收3.3V的辅助电源。第36个连接端子36可以用来接收12V的预充电电源。第30个、第32个和第34个连接端子30、32和34可以用来接收12V电源。
图20示出当具有单端口配置的PCIe通信类型的存储装置100在第二电源模式下时的连接端子的示例。与图19相比，第30个、第32个、第34个和第36个连接端子30、32、34和36可以不被连接N/C。第2个、第4个、第14个、第16个、第18个、第70个、第72个和第74个连接端子2、4、14、16、18、70、72和74可以用来接收3.3V的电源。除了上述连接端子之外的其余连接端子与参照图17所描述相同地使用，其描述因此被省略。
图21示出当具有双端口配置的PCIe通信类型的存储装置100处于第一电源模式下时的连接端子的示例。与图19相比，第22个和第24个连接端子22和24可以分别用来接收或发送双端口的附加时钟REFCLKn1和REFCLKp1。除了上述连接端子之外的其余连接端子与参照图19所描述同样地使用，其描述因此被省略。
图22示出当具有双端口配置的PCIe通信类型的存储装置100处于第二电源模式下时的连接端子的示例。与图20相比，第22个和第24个连接端子22和24可以分别用来接收或发送双端口的附加时钟REFCLKn1和REFCLKp1。除了上述连接端子之外的其余连接端子与参照图20所描述相同地使用，其描述因此被省略。
图23是示出根据本发明构思的实施例的存储装置100的操作方法的应用的流程图。参考图1和23，在操作S410中，当连接器102被连接到外部主机装置的连接器时，可以将来自外部主机装置的电源提供给存储设备100。在操作中S420，存储装置100可以通过使用被供应的电源来将通信类型的信息提供到外部主机装置。例如，通信类型可以是SATA或PCIe。
在操作S430中，存储装置100可以根据通信类型的信息来构建与外部主机装置的通信链接。例如，在存储装置100的通信类型是SATA的情况下，控制器120和外部主机装置可以根据SATA标准来配置连接器102的连接端子。在存储装置100的通信类型是PCIe的情况下，控制器120和外部主机装置可以形成连接器102的连接端子以对应于PCIe标准。
图24示出用于支持热插拔的连接端子的示例。在示例性实施例中，第6个、第8个、第20个、第22个、第24个、第26个、第28个、第30个、第32个、第34个、第36个、第46个、第48个、第67个连接端子6、8、20、22、24、26、28、30、32、34、36、46、48、67中的至少一个可以用来支持热插拔。在图24中，假设了第67个连接端子67用来支持热插拔。
第67个连接端子67可以被用于发送或接收检测信号PRSNT#。存储装置100可以通过将检测信号PRSNT#发送到外部主机装置(或与外部主机装置交换检测信号PRSNT#)，通知外部主机装置存储装置100附接到外部主机装置。当外部主机装置感测到存储装置100的附接时，可以完成存储装置100的热插拔。
图25示出发送检测信号PRSNT#的示例。在实施例中，图25中示出了与检测信号PRSNT#相关联的外部主机装置1000e的配置和与检测信号PRSNT#相关联的存储装置100f。
参考图25，主机装置1000e可以包含热插拔控制逻辑装置1100。热插拔控制逻辑装置1100可以通过第一检测节点DN1被连接到检测信号PRSNT#的第67个主机连接端子67_H。第一检测节点DN1可以通过上拉电阻器R1连接到被电源供应电压VCC所供应的电源节点。主机装置1000e可以通过连接端子将接地电压GND供应到存储装置100f。
在存储装置100f中，检测信号PRSNT#的第67个连接端子67可以与供应有接地电压的连接端子中的至少一个电连接。例如，第67个连接端子67可以在不与控制器120(参考图1)连接的情况下，在印刷电路板101(参考图1)中与接地电压GND的连接端子连接。
当存储装置100f不被附接到主机装置1000e时，第一检测节点DN1的电压可以通过第一上拉电阻器R1被保持在电源供应电压VCC。当存储装置100f被附接到主机装置1000e时，存储装置100f可以将来自主机装置1000e的接地电压GND提供到第67个连接端子67。因此，第一检测节点DN1的电压可以从电源供应电压VCC改变为接地电压GND。随着第一检测节点DN1电压改变，热插拔控制逻辑装置1100可以识别存储装置100f的热插拔。
根据示例性实施例，提供了一种支持热插拔、多种通信协议和双端口的存储装置及其操作方法。
虽然已经参照示例性实施例描述了本公开，但是对于本领域技术人员而言显而易见的是，可以在不脱离本公开的精神和范围的情况下进行各种改变和修改。因此，应该理解，上述实施例不是限制性的，而是说明性的。

Claims (20)

1.一种存储装置，包括：
非易失性存储器装置；
连接器，包含连接端子；以及
控制器，所述控制器配置为通过所述连接器与外部主机装置通信，并且控制所述非易失性存储器装置，
其中响应于所述连接器与所述外部主机装置连接，所述连接器为所述外部主机装置提供检测信息，
其中响应于所述检测信息的提供，通过所述连接器从所述外部主机装置向所述控制器和所述非易失性存储器装置供应电源，并且在供应所述电源后，所述连接器为所述外部主机装置提供通信类型的信息，所述控制器以所述通信类型与所述外部主机装置通信，
其中所述通信类型是第一通信类型和第二通信类型中的一个，并且
其中，响应于所述通信类型是第二通信类型，所述控制器基于从所述外部主机装置接收到的信号来配置所述连接端子，以对应于单端口和双端口中的一个。
2.如权利要求1所述的存储装置，其中所述存储装置通过提供所述检测信息支持热插拔。
3.如权利要求1所述的存储装置，其中所述连接器基于以下结构来提供检测信息，在所述结构中，将所述连接端子当中的用来检测连接的第一连接端子和第二连接端子短路。
4.如权利要求3所述的存储装置，其中所述第一连接端子和所述第二连接端子中的每一个对应于与外围部件互连高速(PCIe)M.2标准兼容的第6个、第8个、第20个、第24个、第26个、第28个、第30个、第32个、第34个、第36个、第46个、第48个以及第67个连接端子中的一个。
5.如权利要求3所述的存储装置，其中所述第一连接端子是与PCIe M.2标准兼容的第67个连接端子，并且所述第二连接端子是与PCIe M.2标准兼容的第6个连接端子。
6.如权利要求1所述的存储装置，其中所述连接器通过将接地电压供应到连接端子当中的用来检测所述通信类型的第一连接端子，来通知所述外部主机装置所述通信类型是所述第一通信类型，并且
其中所述第一通信类型与串行高级技术附件(SATA)标准兼容。
7.如权利要求1所述的存储装置，其中响应于所述连接端子当中的用来检测所述通信类型的第一连接端子被浮置，所述连接器通知所述外部主机装置所述通信类型是所述第二通信类型，并且
其中所述第二通信类型与外围部件互连高速(PCIe)标准兼容，并且
其中所述第一连接端子是与PCIe M.2标准兼容的第69个连接端子。
8.如权利要求7所述的存储装置，其中，响应于所述连接端子中的第二连接端子的电压是第一电平，所述控制器将所述连接端子配置为对应于所述单端口，并且通过所述单端口与所述外部主机装置通信，并且
其中所述第二连接端子是与PCIe M.2标准兼容的第46个连接端子。
9.如权利要求8所述的存储装置，其中，响应于所述第二连接端子的电压是与第一电平不同的第二电平，所述控制器将所述连接端子配置为对应于所述双端口，并且通过所述双端口与所述外部主机装置通信。
10.如权利要求9所述的存储装置，其中一经形成所述双端口，所述控制器将所述连接端子当中的第三连接端子分配给正附加时钟，并且将所述连接端子当中的第四连接端子分配给负附加时钟，将所述连接端子当中的分别分配为正时钟和负时钟的第五连接端子和第六连接端子配置为对应于所述双端口的第一端口，并且将第三连接端子和第四连接端子配置为对应于所述双端口的第二端口，并且
其中所述第三连接端子是与PCIe M.2标准兼容的第22个端子，并且所述第四连接端子是与PCIe M.2标准兼容的第24个端子。
11.如权利要求9所述的存储装置，其中，响应于所述连接端子当中的至少两个复位连接端子的电压具有断言电平，所述控制器将所述连接端子的配置复位并且重新检测所述第二连接端子的电压，并且
其中所述至少两个复位连接端子是与PCIe M.2标准兼容的第48个和第50个连接端子。
12.如权利要求7所述的存储装置，还包括：
电源复位逻辑装置，所述电源复位逻辑装置与所述连接端子当中的电源端子、所述控制器、以及所述非易失性存储器装置连接，以将通过电源端子供应的电源传输到所述控制器和所述非易失性存储器装置，
其中，响应于所述连接端子当中的第二连接端子的电压被改变为断言电平，所述电源复位逻辑装置将传输到所述控制器和所述非易失性存储器装置的电源阻挡预定持续时间，并且在所述预定持续时间之后恢复对所述控制器和所述非易失性存储器装置的电源的传输，并且
其中所述第二连接端子是与PCIe M.2标准兼容的第28个连接端子。
13.如权利要求12所述的存储装置，其中所述电源是12V，并且所述电源端子是与PCIeM.2标准兼容的第30个到第36个连接端子。
14.如权利要求13所述的存储装置，还包括：
辅助逻辑装置，所述辅助逻辑装置配置为响应于所述外部主机装置的请求而检测所述存储装置的温度，并且输出温度信息和所述存储装置的装置标识符中的至少一个，
其中通过所述连接端子当中的辅助电源端子为所述辅助逻辑装置提供3.3V辅助电源，
其中所述辅助电源端子是与PCIe M.2标准兼容的第12个连接端子，
其中所述辅助逻辑装置通过所述连接端子当中的第三连接端子和第四连接端子与所述外部主机装置通信，并且
其中所述第三连接端子和所述第四连接端子分别是与PCIe M.2标准兼容的第40个和第42个连接端子。
15.如权利要求12所述的存储装置，其中所述电源是3.3V，并且所述电源端子是与PCIeM.2标准兼容的第2个、第4个、第12个、第14个、第16个、第18个、第70个、第72个和第74个连接端子。
16.一种存储装置，包括：
非易失性存储器装置；
连接器，包含连接端子；以及
控制器，所述控制器配置为通过所述连接器与外部主机装置通信并且控制所述非易失性存储器装置，
其中，响应于所述连接器与所述外部主机装置连接，通过所述连接器向所述控制器和所述非易失性存储器装置供应电源，
其中，在供应所述电源之后，所述连接器为所述外部主机装置提供检测信息并且为所述外部主机装置提供通信类型的信息，所述控制器以所述通信类型与所述外部主机装置通信。
所述通信类型是第一通信类型和第二通信类型中的一个，
其中，基于从所述外部主机装置接收的第一信号，所述控制器将所述连接端子的配置设定为单端口或双端口中的一个，并且
其中基于从所述外部主机装置接收的第二信号，所述控制器将所述连接端子的配置复位。
17.如权利要求16所述的存储装置，其中所述连接器通过将接地电压供应到连接端子当中的用来检测连接的第一连接端子来提供所述检测信息。
18.如权利要求16所述的存储装置，其中所述第一通信类型是串行高级技术附件(SATA)，并且所述第二通信类型是外围部件互连高速(PCIe)。
19.如权利要求16所述的存储装置，其中基于来自所述外部主机装置的所述第一信号，所述控制器将所述连接端子的配置设定为单端口4通道PCIe或双端口2通道PCIe中的一个。
20.一种包含非易失性存储器装置和控制器的存储装置的操作方法，所述方法包括：
响应于所述存储装置和所述外部主机装置被彼此连接，通过所述存储装置将热插拔通知外部主机装置；
通过所述存储装置，通知所述外部主机装置所述存储装置的通信类型为串行高级技术附件(SATA)和外围部件互连高速(PCIe)中的一个；以及
响应于所述通信类型是PCIe，基于从所述外部主机装置接收的信号，将所述通信类型进一步设定为单端口PCIe和双端口PCIe中的一个。
CN201810105493.3A 2017-02-17 2018-02-02 支持多种通信类型的存储装置及其操作方法 Active CN108459827B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170021872A KR20180095765A (ko) 2017-02-17 2017-02-17 스토리지 장치 및 스토리지 장치의 동작 방법
KR10-2017-0021872 2017-02-17

Publications (2)

Publication Number Publication Date
CN108459827A true CN108459827A (zh) 2018-08-28
CN108459827B CN108459827B (zh) 2023-06-13

Family

ID=63167809

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810105493.3A Active CN108459827B (zh) 2017-02-17 2018-02-02 支持多种通信类型的存储装置及其操作方法

Country Status (3)

Country Link
US (2) US10719435B2 (zh)
KR (1) KR20180095765A (zh)
CN (1) CN108459827B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111708724A (zh) * 2020-05-29 2020-09-25 苏州浪潮智能科技有限公司 一种PCIe板卡的资源分配的方法和设备

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10840624B2 (en) * 2018-02-07 2020-11-17 Samsung Electronics Co., Ltd. NGSFF and M.2 differentiation and mutual protection circuit
US11163348B2 (en) 2018-05-03 2021-11-02 Samsung Electronics Co., Ltd. Connectors that connect a storage device and power supply control device, and related power supply control devices and host interface devices
US11307632B2 (en) 2019-10-23 2022-04-19 Micron Technology, Inc. Power disable of memory sub-system
KR20210103309A (ko) 2020-02-13 2021-08-23 삼성전자주식회사 전원 공급 회로를 포함하는 스토리지 장치 및 이의 동작 방법
US11656770B2 (en) * 2020-04-14 2023-05-23 Samsung Electronics Co., Ltd. Systems, methods, and apparatus for supporting multiple connectors on storage devices
JP2022138595A (ja) 2021-03-10 2022-09-26 キオクシア株式会社 メモリシステムおよび制御方法
CN115185360A (zh) * 2021-04-01 2022-10-14 戴尔产品有限公司 用于非易失性存储器高速存储的快速电力减小
TWI768881B (zh) * 2021-05-07 2022-06-21 慧榮科技股份有限公司 邊帶信號調整系統及其方法和儲存裝置
KR102635450B1 (ko) 2021-05-26 2024-02-13 에스케이하이닉스 주식회사 PCIe 장치 및 그 동작 방법
KR20220162336A (ko) 2021-06-01 2022-12-08 에스케이하이닉스 주식회사 PCIe 인터페이스 장치 및 그 동작 방법
KR20220162377A (ko) 2021-06-01 2022-12-08 에스케이하이닉스 주식회사 PCIe 인터페이스 장치 및 그 동작 방법
US11921657B2 (en) 2021-05-26 2024-03-05 SK Hynix Inc. Peripheral component interconnect express (PCIE) device for supporting separate reference clock(s) operating between host and direct memory access (DMA) controller
US11500808B1 (en) * 2021-07-26 2022-11-15 Mellanox Technologies, Ltd. Peripheral device having an implied reset signal
JP2023139763A (ja) * 2022-03-22 2023-10-04 キオクシア株式会社 メモリシステム、メモリシステムの制御方法、およびホストシステム
US20240004823A1 (en) * 2022-06-30 2024-01-04 Advanced Micro Devices, Inc. Dynamic topology discovery and management

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080040358A1 (en) * 2003-11-21 2008-02-14 Guoshun Deng Data Managing Method in a Removable Storage Device
US20140082260A1 (en) * 2012-09-19 2014-03-20 Mosaid Technologies Incorporated Flash memory controller having dual mode pin-out
CN103778959A (zh) * 2012-10-23 2014-05-07 三星电子株式会社 数据存储设备、控制器以及数据存储设备的操作方法
US20150106447A1 (en) * 2013-10-14 2015-04-16 Edward Hague Modular system and method for communicating information between different protocols on a control network
CN105632535A (zh) * 2014-11-24 2016-06-01 三星电子株式会社 存储设备和存储设备的操作方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6288911B1 (en) 1999-02-18 2001-09-11 Intel Corporation Hot plug solution and adjustable retention bracket
US7517231B2 (en) 2004-11-16 2009-04-14 Super Talent Electronics, Inc. Solid state drive (SSD) with open top and bottom covers
US8423695B2 (en) 2005-01-19 2013-04-16 Broadcom Corporation Dual PCI-X/PCI-E card
US7565457B2 (en) 2006-06-30 2009-07-21 Intel Corporation Serial advanced technology attachment device presence detection and hot-plug in low power mode
US8674679B2 (en) 2009-10-08 2014-03-18 Qualcomm Incorporated Power saving during a connection detection
CN103972735A (zh) 2013-01-30 2014-08-06 鸿富锦精密电子(天津)有限公司 信号切换电路及包括该电路的pcie连接器组合
TWI482034B (zh) 2013-05-17 2015-04-21 Wistron Corp 介面卡
US20150186317A1 (en) * 2014-01-02 2015-07-02 Lsi Corporation Method and apparatus for detecting the initiator/target orientation of a smart bridge
JP6321194B2 (ja) 2014-03-20 2018-05-09 インテル コーポレイション リンクインタフェースの使用されていないハードウェアの電力消費を制御するための方法、装置及びシステム
US9552318B2 (en) 2014-06-04 2017-01-24 Qualcomm Incorporated Removable memory card type detection systems and methods
US9501110B2 (en) 2014-06-05 2016-11-22 Liqid Inc. Adjustable data storage drive module carrier assembly
GB2527105B (en) 2014-06-12 2019-01-30 Xyratex Tech Limited A storage carrier and a storage system
US9524108B2 (en) * 2014-08-29 2016-12-20 Dell Products, Lp System and method for providing personality switching in a solid state drive device
JP6488733B2 (ja) * 2015-02-02 2019-03-27 株式会社ソシオネクスト 電源回路、充電回路、充電システム、給電方法及び充電方法
US10372659B2 (en) * 2016-07-26 2019-08-06 Samsung Electronics Co., Ltd. Multi-mode NMVE over fabrics devices

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080040358A1 (en) * 2003-11-21 2008-02-14 Guoshun Deng Data Managing Method in a Removable Storage Device
US20140082260A1 (en) * 2012-09-19 2014-03-20 Mosaid Technologies Incorporated Flash memory controller having dual mode pin-out
CN103778959A (zh) * 2012-10-23 2014-05-07 三星电子株式会社 数据存储设备、控制器以及数据存储设备的操作方法
US20150106447A1 (en) * 2013-10-14 2015-04-16 Edward Hague Modular system and method for communicating information between different protocols on a control network
CN105632535A (zh) * 2014-11-24 2016-06-01 三星电子株式会社 存储设备和存储设备的操作方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111708724A (zh) * 2020-05-29 2020-09-25 苏州浪潮智能科技有限公司 一种PCIe板卡的资源分配的方法和设备
CN111708724B (zh) * 2020-05-29 2022-02-22 苏州浪潮智能科技有限公司 一种PCIe板卡的资源分配的方法和设备

Also Published As

Publication number Publication date
US20200349064A1 (en) 2020-11-05
KR20180095765A (ko) 2018-08-28
US20180239696A1 (en) 2018-08-23
CN108459827B (zh) 2023-06-13
US10719435B2 (en) 2020-07-21

Similar Documents

Publication Publication Date Title
CN108459827A (zh) 支持多种通信类型的存储装置及其操作方法
CN100589204C (zh) 与控制器通信的存储单元、存储系统和集成电路及配置就绪/忙信号的方法
CN104704563B (zh) 具有双模式引脚的闪存存储器控制器
CN105359216B (zh) 差分电流感测放大器和非易失性存储器的方法
TWI395142B (zh) 智慧卡與記憶卡間的多重介面方法以及多重介面卡
TWI514157B (zh) 用於寫入流量控制之記憶體模組與方法、以及電腦系統
TWI409638B (zh) 提供裝置參數
US9063849B2 (en) Different types of memory integrated in one chip by using a novel protocol
US20200293199A1 (en) Memory device
TWI742769B (zh) 用於記憶體裝置之電源管理之方法及設備
CN110322910A (zh) 基于自适应校准的存储器预设调节
CN105960678A (zh) 减轻交叉点存储器中的读取干扰
CN107430568A (zh) 延迟补偿
CN107924224A (zh) 用于自适应自动休眠和后台操作的存储器系统及方法
CN110083556A (zh) 电力管理
CN104951412A (zh) 一种通过内存总线访问的存储装置
KR20140142373A (ko) 이산 메모리 장치를 시스템에 연결하는 브리징 장치를 갖는 복합 메모리
CN108874303A (zh) 非易失性存储器命令冲突避免的储存系统和方法
US9811436B2 (en) Visual indicator for portable device
CN105808455A (zh) 访问内存的方法、存储级内存及计算机系统
CN110299159A (zh) 存储器装置、存储器装置的操作方法及存储器系统
CN108475528A (zh) 写入之前的双分界电压感测
TW201908976A (zh) 混合式記憶體驅動器，電腦系統，及用於操作多重模式混合式驅動器之相關方法
CN105988738A (zh) 服务混合负荷中有效使用数据锁存器的存储器裸芯和方法
TW201939509A (zh) 記憶體定址方法及相關聯的控制器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant