CN115185360A - 用于非易失性存储器高速存储的快速电力减小 - Google Patents

用于非易失性存储器高速存储的快速电力减小 Download PDF

Info

Publication number
CN115185360A
CN115185360A CN202110358088.4A CN202110358088A CN115185360A CN 115185360 A CN115185360 A CN 115185360A CN 202110358088 A CN202110358088 A CN 202110358088A CN 115185360 A CN115185360 A CN 115185360A
Authority
CN
China
Prior art keywords
signal
pin
information handling
handling system
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110358088.4A
Other languages
English (en)
Inventor
董玮
翟海防
舒伟
陈旭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dell Products LP
Original Assignee
Dell Products LP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dell Products LP filed Critical Dell Products LP
Priority to CN202110358088.4A priority Critical patent/CN115185360A/zh
Priority to US17/244,215 priority patent/US20220319556A1/en
Publication of CN115185360A publication Critical patent/CN115185360A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3215—Monitoring of peripheral devices
    • G06F1/3225—Monitoring of peripheral devices of memory devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/24—Resetting means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3268—Power saving in hard disk drive
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3034—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a storage system, e.g. DASD based or network based
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3037—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a memory, e.g. virtual memory, cache
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2227—Standby or low power modes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Quality & Reliability (AREA)
  • Power Engineering (AREA)
  • Power Sources (AREA)

Abstract

所公开的电力管理方法包括：监测存储装置的特定连接器引脚；以及响应于检测到所述特定引脚上的预定信号，执行快速节流操作，所述快速节流操作包括将所述存储装置节流至低电力消耗模式。所述存储装置可以是NVMe装置，而所述特定连接器引脚可以是U.2连接器或EDSFF连接器的双端口启用引脚。在冷复位或热复位之后，可监测所述特定连接器引脚，以指示是否提供了双端口启用特征。当在所述特定引脚上未检测到所述预定信号时，可容许操作系统向上调整所述电源单元的电力电平。在至少一个实施方案中，所述预定信号可以是由现场可编程门阵列生成的方波信号。

Description

用于非易失性存储器高速存储的快速电力减小
技术领域
本公开涉及用于信息处置系统的存储装置，并且更具体地，涉及用于非易失性存储装置的热管理。
背景技术
随着信息的价值和使用持续增长，个人和商家寻求额外方式来处理和存储信息。提供给用户的一个选项是信息处置系统。信息处置系统通常处理、编译、存储和/或传达用于商业、个人或其他目的的信息或数据，从而允许用户利用信息的价值。由于技术和信息处置需要和要求在不同用户或应用之间有所不同，因此信息处置系统也可能关于以下方面有所不同：处置什么信息，如何处置信息，处理、存储或传达多少信息，以及可多快速且多高效地处理、存储或传达信息。信息处置系统的变化允许信息处置系统是通用的或者针对特定用户或特定用途(诸如财务事务处理、航空订票、企业数据存储或全球通信)进行配置。另外，信息处置系统可包括可被配置成处理、存储和传达信息的多种硬件和软件部件，并且可包括一个或多个计算机系统、数据存储系统和联网系统。
在操作期间，信息处置系统部件会产生热量，必须尽可能高效地进行散热。从历史上看，由于处理部件，包括中央处理单元(CPU)和图形处理单元(GPU)，比其他部件产生了更多的热量，因此许多散热器设计和其他热管理注意事项都集中在处理部件上。然而，最近，存储驱动器的功率密度已显著提高。例如，典型的2.5英寸SAS硬盘驱动器(HDD)消耗9W并且典型的2.5英寸SAS固态驱动器(SSD)消耗14W，而2.5英寸U.2非易失性高速存储器(NVMe)消耗25W并且企业和数据中心SSD外形尺寸(EDSFF)NVMe装置可能消耗20W至70W。NVMe装置的较高热设计点(TDP)带来了热管理挑战，这通常会导致用于冷却部件和系统的电力增加。另外，由于NVMe驱动器具有高性能，因此这些驱动器通常与高性能CPU联接，这会导致额外的热负荷。因此，用于采用了大规模NVMe存储装置的信息处置系统的热管理平台可能具有窄的误差范围，使得如果热管理部件中的任何一个发生故障，则PSU可能无法支持全部性能。
发明内容
根据本文所公开的教示，通过电力管理方法全部或部分地解决了与常规电力节流相关联的常见问题，所述方法包括监测存储装置的特定连接器引脚，以及响应于检测到所述特定引脚上的预定信号，执行快速节流操作，所述快速节流操作包括将存储装置节流到低电力消耗模式。所述存储装置可以是NVMe装置或另一SSD装置，并且特定连接器引脚可为选自以下的连接器的双端口启用(DualPortEn#)引脚：U.2连接器以及企业和数据中心SSD外形尺寸(EDSFF)连接器。监测特定连接器引脚可包括在冷复位或热复位之后监测特定连接器上是否存在双端口启用指示。快速节流操作还可包括增加NAND闪存总线流量延迟。当在特定引脚上未检测到预定信号时，可容许操作系统向上调整电源单元的电力电平。在至少一个实施方案中，预定信号包括由现场可编程门阵列生成的方波信号。门阵列在从电源单元接收到节流电力信号后生成特定信号。
进一步根据所公开的教示，一种信息处置系统可包括：中央处理单元(CPU)；基板管理控制器(BMC)；电源单元(PSU)，所述电源单元被配置成响应于PSU的电力水平超过阈值而发送PSU_节流信号。所述系统还可包括现场可编程门阵列(FPGA)，所述现场可编程门阵列被配置成响应于接收到PSU_节流信号而生成特定信号并将所述特定信号转发至NVMe驱动器的特定引脚。NVMe可包括存储控制器，所述存储控制器被配置成将预定信号辨识为触发PSU节流的最高优先级中断。
根据本文中包括的附图、说明书和权利要求，本公开的技术优点对于本领域技术人员而言可能是显而易见的。实施方案的目标和优点将至少通过权利要求中特别指出的要素、特征和组合来实现和达成。
应当理解，前面的大体描述和以下的详细描述两者是示例并且是解释性的，而不是对本公开中阐述的权利要求的限制。
附图说明
通过参看结合附图进行的以下描述可获取对本实施方案以及其优点的更完整的理解，其中相同的附图标记指示相同的特征，并且在附图中：
图1示出了根据所公开的快速电力节流特征的信息处置系统的框图；
图2示出了图1的在快速电力节流方法中采用的信息处置系统的元件；并且
图3示出了根据所公开的主题的电力管理方法的流程图。
具体实施方式
通过参考图1至图3最佳地理解了示例性实施方案以及其优点，其中相同的附图标记用于指示相同和对应的部分。
出于本公开的目的，信息处置系统可包括任何工具或工具集合，所述任何工具或工具集合可操作来计算、分类、处理、传输、接收、检索、创始、转换、存储、显示、表明、检测、记录、再现、处置或利用用于商业、科学、控制、娱乐或其他目的的任何形式的信息、情报或数据。例如，信息处置系统可为个人计算机、个人数字助理(PDA)、消费电子装置、网络存储装置或任何其他合适的装置，并且可在大小、形状、性能、功能性和价格方面有所不同。信息处置系统可包括存储器、一个或多个处理资源，诸如中央处理单元(“CPU”)、微控制器或者硬件或软件控制逻辑。信息处置系统的额外部件可包括一个或多个存储装置、用于与外部装置进行通信的一个或多个通信端口以及各种输入/输出(“I/O”)装置(诸如，键盘、鼠标和视频显示器)。信息处置系统还可包括可操作来在各种硬件部件之间传输通信的一条或多条总线。
另外，信息处置系统可包括用于控制例如硬盘驱动器、网络电路、存储器装置、I/O装置和其他外围装置和/或与所述各者通信的固件。例如，管理程序和/或其他部件可包括固件。如本公开中所使用的，固件包括嵌入在用于执行预定义的任务的信息处置系统部件中的软件。固件通常存储在非易失性存储器中或在断电后不会丢失存储数据的存储器中。在某些实施方案中，与信息处置系统部件相关联的固件存储在一个或多个信息处置系统部件可访问的非易失性存储器中。在相同或另选的实施方案中，与信息处置系统部件相关联的固件存储在专用于该部件并且包括该部件的一部分的非易失性存储器中。
出于本公开的目的，计算机可读介质可包括可在一段时间内保留数据和/或指令的任何工具或工具集合。计算机可读介质可包括但不限于：存储介质，诸如直接存取存储装置(例如，硬盘驱动器或软盘)、顺序存取存储装置(例如，磁带磁盘驱动器)、压缩光盘、CD-ROM、DVD、随机存取存储器(RAM)、只读存储器(ROM)、电可擦除可编程只读存储器(EEPROM)和/或闪存存储器；以及通信介质，诸如电线、光纤、微波、无线电波和其他电磁和/或光学载波；和/或前述各者的任何组合。
出于本公开的目的，信息处置资源可广义地指信息处置系统的任何部件系统、装置或设备，包括但不限于处理器、服务处理器、基本输入/输出系统(BIOS)、总线、存储器、I/O装置和/或接口、存储资源、网络接口、主板和/或信息处置系统的任何其他部件和/或元件。
在以下描述中，通过举例的方式阐述了细节，以方便对所公开的主题的讨论。然而，对于本领域的普通技术人员而言应显而易见的是，所公开的实施方案是示例性的，而不是所有可能实施方案的穷举。
贯穿本公开，附图标记的带连字符的形式指的是元件的具体实例，而附图标记的未带连字符的形式泛指元件。因此，例如，装置“12-1”指的是一个装置类别的实例，所述装置类别可统称为装置“12”，并且其中任何一个可泛称为装置“12”。
现在参看附图，图1示出了根据本文所公开的快速电力节流特征的信息处置系统100的选定元件的框图。图1中示出的信息处置系统100包括一对主机系统，在本文中被称为第一主机101-1和第二主机101-2，它们通信地联接至包括NVMe驱动器161的阵列160的存储子系统150。
图1中示出的每个主机101都包括一个或多个中央处理单元102，在图1中仅示出了其中一个，所述一个或多个中央处理单元通信地联接至系统存储器110和芯片集105。所示出的CPU 102包括集成式图形处理单元(GPU)103，所述集成式图形处理单元联接至图形存储器113。在其他实施方案(未绘示)中，CPU 102可省去集成式GPU，并且在此类实施方案中，可包括单独的GPU。芯片组105提供、支持和/或管理各种总线、互连、传送等，从而将各种外围装置与CPU 102和其他系统资源联接。为了清楚和简洁起见，所示出的联接至图1中的芯片组105的仅外围资源包括网络接口(NIC)107、基板管理控制器120和现场可编程门阵列(FPGA)140。然而，信息处置系统设计领域的普通技术人员将认识到，在不脱离本文所公开的主题的范围的情况下，可将众多其他外围装置联接至芯片组105。
图1中示出的每个主机101包括电源模块130，所述电源模块具有两个电源单元(PSU)(131-1和131-2)。在至少一个实施方案中，PSU131-1和131-2被配置成提供1+1冗余，其中PSU 131中的一个被指定为主PSU，而另一个PSU用作冗余PSU。在主PSU正常运行时，它将基本上全部的电力提供给主机的资源，在至少一些实施方案中，所述主机的资源包括存储子系统150。在主PSU发生故障的情况下，冗余PSU为系统供电并维持系统的可用性。在至少一些实施方案中，两个PSU在功能上等效或基本等效，并且PSU 131-1或PSU 131-2可充当主PSU或冗余PSU。在其他实施方案(未绘示)中，电源模块130可包括更多或更少的PSU 131，并且不包括任何冗余。
BMC 120是用于管理主机101的资源。在至少一些实施方案中，可经由NIC 127远程访问BMC 120，所述NIC可联接至管理网络(未绘示)。在一些实施方案中，BMC 120可包括与在集成式戴尔远程访问控制器(iDRAC)9或来自戴尔公司的更新版本中找到的特征和功能性类似的特征和功能性。图1中示出的BMC 120经由电力连接器133联接至芯片组105、网络接口卡(NIC)127和电源模块130。
图1中示出的存储子系统150包括在主机101与存储阵列160中的NVMe驱动器161之间提供多个路径的传送结构151。传送结构151可包括PCIe交换机、存储控制器或两者，它们可实现为多种特定配置，并且应显而易见的是，传送结构151的所示出的配置为非限制性示例。图1中示出的传送机构151支持双端口式配置，其中每个NVMe 161可连接至主机101中的一者或两者。图1中示出的每个主机都包括FPGA 140，从而为主机101之间的I/O事务提供硬件加速，并且在双端口平台中，每个FPGA 140配置有第一端口141-1和第二端口141-2。两个主机101-1和101-2的端口对141-1和141-2与PCIe交换机152交叉联接，使得在每个主机101与每个PCIe交换机152之间存在不同的路径。类似地，在传送结构151的NVMe“侧”上，每个NVMe驱动器161联接至第一PCIe交换机152-1中的至少一个端口和第二PCIe交换机152-2中的至少一个端口。所示出的实施方案中的端口包括通往PCIe交换机152中的每一者的单独路径。
本领域普通技术人员将认识到，图1中示出的存储子系统150消耗相当大的电力并生成大量热量。NVMe驱动器(诸如，图1中的NVMe驱动器161)通常具有热设计点(TDP)，所述热设计点显著高于串行附接的SCSI(SAS)HDD和SSDS的TDP。要消散由NVMe驱动器生成的热量，风扇、泵和其他冷却元件需要额外的电力。另外，NVMe驱动器提供了比相当的SAS驱动器更高的性能，并且通常与性能更高的CPU和I/O装置联接，从而导致更多的电力消耗。图1中示出的平台和采用多个NVMe驱动器的相当的平台配置所需的电力预算比通常被分配给存储子系统的电力要更多。举一些示例进行说明，采用具有48个经由NVMe over fabrics(NVMeOF)配置的2.5英寸U.2外形尺寸NVMe驱动器的闪存阵列的系统可能会导致总电力消耗在1800W与2000W之间，包括1200W用于驱动器，300W至400W用于冷却风扇，而另外300W至400W用于结构和PCIe交换机。认识到大于2000W的PSU可能需要更大且更昂贵的电力连接器，诸如C19或C20连接器，将非常有益的是将该平台配置成与单个1800W PSU一起操作，并且快速电力节流可能是用于达成该目标的一个部件。对存储装置电力消耗进行快速节流的技术对于一些示例性的较低电力平台也将是有益的。作为示例，在NVMeOF配置中采用了25个2.5英寸U.2NVMe驱动器(每个具有25W TDP)的平台可能接近或超过1200W，在这种情况下，所述平台将无法使用低压线路输入，因为低压线路电源不能超过1200W。要在低于1200W的极限下正常操作，可能同样有益的是在规定的条件下调用快速节流。
常规电力节流方法，包括例如CPU降核心模式或降频率模式，通常需要存储控制器复位/重新启动，并且将有益的是实现不需要复位的电力节流技术。
现在转向图2，示出了在快速电力节流特征期间采用的信息处置系统100(图1)的选定元件。图2示出了向FPGA 131发送PSU_节流信号201的PSU 131。基于电力消耗超过阈值或基于检测到一个或多个其他标准，可能已经触发PSU 131以断言PSU节流信号201。FPGA140被配置成响应于检测到PSU_节流信号201而生成预定信号165。在至少一个实施方案中，预定信号可为具有特定的频率和占空比的方波。作为示例，预定信号可以是占空比为50％的100KHz方波信号。
图2中将预定信号165示出为发送到适用的NVMe驱动器161的特定引脚。特定的引脚163优选地是在常规操作期间通常不用作输入或输出的引脚。图2中示出的特定引脚163为双端口启用(DualPortEn#)引脚，它是U.2或企业和数据中心SSD外形尺寸(EDSFF)连接器上的引脚。可以有利地采用DualPortEn#引脚来开始快速节流，因为该引脚的正常功能(即，启用双端口配置)通常仅在冷复位或热复位之后执行，此时存储子系统不太可能会汲取足够的电力来调用电力节流。每个NVMe驱动器161可被配置成将预定信号165视为最高优先级中断，并且每个NVMe驱动器161可包括被配置成响应于中断而对电力进行节流的中断处理程序。节流可包括将PSU电力水平节流至其节流前值的50％或更小。作为示例，对于25W的2.5英寸U.2SSD，节流可能包括将PSU电力电平节流至10W。
如以下更详细地描述，NVMe驱动器的特定引脚除了触发电力电平节流之外，还可以具有第二功能。在DualPortEn#的情况下，第二功能可能是指示是否启用了双端口功能性。更具体地，如果信息处置系统100支持双端口功能性，则可使用DualPortEn#引脚来传达是否启用了双端口功能性。有利地，可经由同一引脚传达两个功能，因为仅在冷复位或热复位后才启用或禁用双端口功能性，在冷复位或热复位期间不会发生电力节流。相反，只有在发生冷复位或热复位后，才可能很好地发生电力节流。
现在参看图3，流程图示出了实现快速电力节流的方法300。方法300的所示出的实施方案以系统处于断电状态301开始。系统响应于加电事件302而从断电状态301转变出来。在其常规功能中，在施加电力后不久(PCIe冷复位)或在已经施加电力的情况下断言PERST#信号(框332)后不久(PCIe热复位)对双端口启用引脚进行采样(框306)，以启用或禁用(框308)双端口功能性，并且为NVMe驱动器设置(框310)期望的电力电平。因此，在没有系统复位或断电/上电序列的情况下，双端口启用引脚本质上未使用。
在设置了期望的电力电平(框310)之后，方法300的所示出的实施方案进入循环，所述循环对DualPortEn#进行采样(框320)。如果在DualPortEn#引脚上检测到预定信号(诸如，100KHz方波信号)(框322)，则启用快速电力节流(框324)，并且要进一步降低电力消耗，可增加NAND闪存总线流量延迟(框326)。如果在对DualPortEn#进行采样时未检测到预定信号(框320)，则不指示快速电力节流，并且如果需要更多电力并且更多的电力预算可用，则存储子系统可容许(框330)操作系统(OS)向上调整电力电平。
在操作326或330中的任一个之后，所示出的方法300确定(框332)是否断言PERST#。如果断言了PERST#，则已经发生热复位，并且方法300分支回到上面讨论的初始化步骤306至310。然而，如果未断言PERST#，则方法300分支到框320，其中再次对DualPortEn#进行采样以确定方波或另一预定信号的存在。
如本文所使用的，当两个或更多个元件称为彼此“联接”时，此类术语指示此类两个或更多个元件如在适用的情况下处于电子通信或机械连通，无论是间接还是直接连接，具有还是不具有中间元件都是如此。
本公开涵盖本领域普通技术人员将理解的对本文的示例实施方案的所有改变、替换、变化、变更和修改。类似地，在适当的情况下，所附权利要求涵盖本领域普通技术人员将理解的对本文的示例实施方案的所有改变、替换、变化、变更和修改。此外，所附权利要求中对被适配成、被布置成、能够、被配置成、被启用来、可操作来或有效地执行特定功能的设备或系统或设备或系统的部件的提及涵盖该设备、系统或部件，无论其或该特定功能是否被激活、开启或解锁，只要该设备、系统或部件是如此适配、布置、能够、配置、启用、可操作或有效的即可。
本文所叙述的所有示例和条件语言均意图用于帮助读者理解本公开和由发明人提供的推进本领域的概念的教学目标，并且应当解释为不限于此类具体叙述的示例和条件。虽然已对本公开的实施方案进行了详细描述，但应当理解，在不脱离本公开的精神和范围的情况下，可对本公开的实施方案做出各种改变、替换和更改。

Claims (15)

1.一种电力管理方法，所述电力管理方法包括：
监测存储装置的特定连接器引脚；
响应于检测到所述特定引脚上的预定信号，执行快速节流操作，所述快速节流操作包括：
将所述存储装置节流到低电力消耗模式。
2.如权利要求1所述的电力管理方法，其中所述存储装置包括固态驱动器。
3.如权利要求1所述的电力管理方法，其中所述固态驱动器包括非易失性存储器高速驱动器。
4.如权利要求3所述的电力管理方法，其中所述特定连接器引脚包括选自以下的连接器的双端口启用(DualPortEn#)引脚：U.2连接器以及企业和数据中心SSD外形尺寸(EDSFF)连接器。
5.如权利要求4所述的电力管理方法，其中监测所述特定连接器引脚包括在冷复位或热复位之后监测所述特定连接器上是否存在双端口启用指示。
6.如权利要求1所述的电力管理方法，其中所述快速节流操作包括增加NAND闪存总线流量延迟。
7.如权利要求1所述的电力管理方法，所述电力管理方法还包括：
响应于在所述特定引脚上未检测到所述预定信号，容许操作系统向上调整电力电平。
8.如权利要求1所述的电力管理方法，其中所述预定信号包括由现场可编程门阵列生成的方波信号。
9.如权利要求8所述的电力管理方法，其中所述方波信号具有100KHZ的频率。
10.一种信息处置系统，所述信息处置系统包括：
中央处理单元(CPU)；
基板管理控制器；
电源单元(PSU)，所述电源单元被配置成响应于所述PSU的电力电平超过特定阈值而发送PSU_节流信号；
现场可编程门阵列FPGA，所述现场可编程门阵列FPGA被配置成响应于接收到所述PSU_节流信号而生成特定信号并将所述特定信号转发至NVMe驱动器的特定引脚；
其中所述NVMe驱动器被配置成在所述特定引脚上接收所述特定信号，并通过节流至低电力消耗状态来做出响应。
11.如权利要求10所述的信息处置系统，其中所述特定信号包括方波信号。
12.如权利要求11所述的信息处置系统，其中所述方波信号的频率为100KHz。
13.如权利要求10所述的信息处置系统，其中所述NVMe驱动器被配置成将所述特定信号辨识为优先中断信号。
14.如权利要求10所述的信息处置系统，其中所述特定引脚包括DualPortEn#信号。
15.如权利要求10所述的信息处置系统，其中所述NVMe驱动器被配置成在冷复位或热复位之后检测所述特定引脚处的双端口启用信号。
CN202110358088.4A 2021-04-01 2021-04-01 用于非易失性存储器高速存储的快速电力减小 Pending CN115185360A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202110358088.4A CN115185360A (zh) 2021-04-01 2021-04-01 用于非易失性存储器高速存储的快速电力减小
US17/244,215 US20220319556A1 (en) 2021-04-01 2021-04-29 Rapid power reduction for non-volatile memory express storage

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110358088.4A CN115185360A (zh) 2021-04-01 2021-04-01 用于非易失性存储器高速存储的快速电力减小

Publications (1)

Publication Number Publication Date
CN115185360A true CN115185360A (zh) 2022-10-14

Family

ID=83448272

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110358088.4A Pending CN115185360A (zh) 2021-04-01 2021-04-01 用于非易失性存储器高速存储的快速电力减小

Country Status (2)

Country Link
US (1) US20220319556A1 (zh)
CN (1) CN115185360A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI802269B (zh) * 2022-02-14 2023-05-11 神雲科技股份有限公司 伺服設備與其輸入輸出裝置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8370652B2 (en) * 2010-01-15 2013-02-05 Microsoft Corporation Automatic discovery of server to power-circuit connections
US10324642B2 (en) * 2013-06-07 2019-06-18 Sanmina Corporation Peripheral component interconnect express (PCIe) solid state drive (SSD) accelerator
KR20180095765A (ko) * 2017-02-17 2018-08-28 삼성전자주식회사 스토리지 장치 및 스토리지 장치의 동작 방법
US10649940B2 (en) * 2018-03-05 2020-05-12 Samsung Electronics Co., Ltd. Modular system architecture for supporting multiple solid-state drives
US10795850B2 (en) * 2019-02-26 2020-10-06 Texas Instruments Incorporated Methods and apparatus to transition devices between operational states
US11216218B2 (en) * 2019-07-15 2022-01-04 Micron Technology, Inc. Unmap data pattern for coarse mapping memory sub-system
KR20210065429A (ko) * 2019-11-27 2021-06-04 삼성전자주식회사 외장형 스토리지 장치 및 외장형 스토리지 장치의 동작 방법
CN113126892A (zh) * 2020-01-15 2021-07-16 伊姆西Ip控股有限责任公司 控制存储系统方法、电子设备和计算机程序产品
US11311114B1 (en) * 2020-11-11 2022-04-26 Pavilion Data Systems, Inc. Plastic drive caddy assembly

Also Published As

Publication number Publication date
US20220319556A1 (en) 2022-10-06

Similar Documents

Publication Publication Date Title
US7793042B2 (en) System, method, and module for reducing power states for storage devices and associated logical volumes
US10331593B2 (en) System and method for arbitration and recovery of SPD interfaces in an information handling system
US11182172B2 (en) Technologies for operating system transitions in multiple-operating-system environments
US10114688B2 (en) System and method for peripheral bus device failure management
US20090217067A1 (en) Systems and Methods for Reducing Power Consumption in a Redundant Storage Array
US10754408B2 (en) Power supply unit mismatch detection system
US10565108B2 (en) Write-back cache for storage controller using persistent system memory
US9653110B2 (en) Speed control of data storage device using service controller
US11436086B2 (en) Raid storage-device-assisted deferred parity data update system
US10853204B2 (en) System and method to detect and recover from inoperable device management bus
US10606784B1 (en) Software filtering of redundant sideband device management bus communications
US10180800B2 (en) Automated secure data and firmware migration between removable storage devices that supports boot partitions and replay protected memory blocks
US9824716B2 (en) Storage control apparatus, storage apparatus, and computer-readable recording medium having stored therein storage control program
US10853211B2 (en) System and method for chassis-based virtual storage drive configuration
CN115185360A (zh) 用于非易失性存储器高速存储的快速电力减小
US11829493B2 (en) Device access control system
US8543763B2 (en) Redundant array of independent disks raid controller and system
CN112912848B (zh) 一种丛集作业过程中的电源请求管理方法
TWI607317B (zh) 電腦系統
US11809261B2 (en) Systems and methods for itemizing device inventory for system power management
US11829466B2 (en) Device access control system
US11748288B2 (en) Discovery and safe enablement of high-speed management interface via PCIe card electro-mechanical connector
US20240345641A1 (en) Systems and methods for controlling operation of a power supply unit (psu) during a low power state
US10936037B2 (en) Multi-power rail power supply unit mismatch detection system
US20220350889A1 (en) Dark storage support for as-a-service model

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination