CN1084051C - 驱动场效应晶体管的方法 - Google Patents
驱动场效应晶体管的方法 Download PDFInfo
- Publication number
- CN1084051C CN1084051C CN96192782A CN96192782A CN1084051C CN 1084051 C CN1084051 C CN 1084051C CN 96192782 A CN96192782 A CN 96192782A CN 96192782 A CN96192782 A CN 96192782A CN 1084051 C CN1084051 C CN 1084051C
- Authority
- CN
- China
- Prior art keywords
- grid
- voltage
- transistor
- voltage supply
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims abstract description 32
- 230000005669 field effect Effects 0.000 title claims abstract description 24
- 230000005611 electricity Effects 0.000 claims description 5
- 238000007667 floating Methods 0.000 claims description 5
- 230000008034 disappearance Effects 0.000 claims description 4
- 238000002955 isolation Methods 0.000 claims 5
- 230000015572 biosynthetic process Effects 0.000 abstract description 9
- 238000012423 maintenance Methods 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 17
- 239000004020 conductor Substances 0.000 description 14
- 239000000758 substrate Substances 0.000 description 13
- 230000000694 effects Effects 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 5
- 239000002800 charge carrier Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 238000005086 pumping Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 210000000056 organ Anatomy 0.000 description 2
- 208000019901 Anxiety disease Diseases 0.000 description 1
- 230000036506 anxiety Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000008092 positive effect Effects 0.000 description 1
- 238000005381 potential energy Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0214—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
- H01L27/0218—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L of field effect structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thin Film Transistor (AREA)
- Logic Circuits (AREA)
- Control Of Eletrric Generators (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
本发明阐述了一种驱动具有一个源极(2)、一个漏极(3)和一个栅极(5)的场效应晶体管的方法，其中，在栅极上加上栅压(UG)，此栅压导致在源极和漏极之间形成和/或保持一个导电的沟道，所述方法的优点在于，在沟道形成之后栅极与供给其栅压的栅压电源隔离。
Description
本发明按照权利要求1的总构思涉及驱动场效应晶体管的方法，就是说驱动具有一个源极、一个漏极和一个栅极的场效应晶体管的方法，其中，在栅极上加上栅压，此电压导致在源极和漏极之间形成和/或保持一个导电的沟道。
这种类型的场效应晶体管及其驱动方法很久以来业已众所周知。这种类型的场效应晶体管的一个实际的实施例如图4所示。
在图4中示意性示出了一个普通的增强型NMOS-FET。所示晶体管由一个P掺杂的半导体材料形成的衬底1，一个在衬底表面设置的由n掺杂半导体材料形成的源极2，一个在衬底表面设置的由n掺杂半导体材料形成的漏极3，一个制作在衬底上的绝缘层4和一个在绝缘层上部设置的栅极5构成。
在栅极5上加上正电压，例如+5V，则电子由远离栅极的衬底区被吸引到栅极对面的衬底区(沟道形成区6)。这样，起初由于P掺杂而显示出缺乏电子，并由此而成为不导电的沟道形成区6，逐渐变成一个具有过剩电子的区域，最后此区在源极2和漏极3之间形成一个导电沟道。这样一个沟道的形成使晶体管导通，就是说在源极和漏极之间形成低阻抗电学连接。
然而上述沟道的形成和保持，当和只有在栅压(UG)为某最低值时才能实现，此外该栅压最低值与源极上所加的源电压(US)和漏极上所加的漏电压(UD)相关。在晶体管稳态工作状态下，如果应实现和保持晶体管导通状态，主要是以下条件应该成立，即
UG≥min(US，UD)+UT其中UT表示与材料相关的、形成沟道的阈值电压，此电压在NMOS增强型场效应晶体管时取值为UT＞0V。
其结果是在稳态工作的普通的场效应晶体管中，不可能将在源或漏极上所加的电压通过一个相同大小或较低的栅电压导通。为此栅压必须达到至少比要导通的电压高UT的电平。
这一点特别是在数字技术、即增强型场效应晶体管的主要应用领域中，要想开关高于电源电压的电平是相当困难的。用于栅压的附加电平的产生，到目前为止是借助于所谓泵浦进行的，此泵浦可以将低电平的电压(必要时也可以是逐级的)提高到较高电平的电压。在电路技术中实现泵浦需要许多附加的电子元、器件(特别是晶体管和电容)，这一点首先在集成电路中是不利的(面积紧张；高伏特和低伏特面很难隔离)。
因此，本发明的任务在于，提出一种如权利要求1的总构思所述驱动场效应晶体管的方法，此方法为实现高电压的开关以简单的方式采用同样高的或较低的栅压。
此项任务按照本发明是通过在权利要求1中所述的特征加以解决的。
按照本发明，在沟道形成之后栅极与供给其栅压的栅压电源隔离。
这一措施可借助于一个在栅极与栅压电源分离之后所加(待导通的)电压；使(现在是浮空的或不再是有源驱动的)栅电位提高到比待导通电压电位更高的电位。这样，勿需耗费大地产生一个分立的栅压也可以开关在普通的场效应晶体管驱动中，不满足以下条件、即
UG≥min(US，UD)+UT就不能导通的电压。
此外在这方面曾建立了驱动场效应晶体管的一种方法，此方法以简单方式可以在采用同样高的、或者较低栅压情况下开关高的电压。
本发明优先的进一步发展将在分权利要求中加以阐述。
此外，基于本发明的驱动方法，基于被驱动的场效应晶体管所得到的性能还可以有效地用于许多的其它应用场合。
下面将借助一个实施例并通过附图对本发明进一步加以阐述。
图1示出用于阐述本发明控制方法的一个电路；
图2示出在图1所示电路中在所选择的各点上的时间信号过程；
图3是一个在本发明驱动方法中优先使用的场效应晶体管的截面示意图；
图4是一个普通场效应晶体管的截面示意图。
图1所示的电路包括增强型NMOS场效应晶体管T1，T2和T3。
在晶体管T1中，源极与一根传导信号HV-Pulse的信号导线相连，漏极与一根传导信号WL的信号导线相连，栅极与晶体管T2的漏极相连。
在晶体管T2中，源极与一根传导信号Sel的信号导线相连，漏极与晶体管T1的栅极相连，栅极与一根传导信号Put-Charge的信号导线相连。
在晶体管T3中，源极与一根传导信号Sel的信号导线相连，漏极与一根传导信号WL的信号导线相连，栅极与一根传导信号Hold-Low的信号导线相连。
借助于信号HV-Pulse可在晶体管T1的源极上加上一个电压，在上述实施例中此电压值可在0V和+17V之间选择。
借助于信号Sel可在晶体管T2和T3的源极上加上一个电压，在上述实施例中此电压值可为0V或+5V。
借助于信号Hold-Low可在晶体管T3的栅极上加上一个电压，在上述实施例中此电压值可为0V或+5V。
经信号导线Put-Charge可在晶体管T2的栅极上加上一个电压，在上述实施例中此电压值可为0V或+5V。
目的在于，通过晶体管T1将其最大的源电压(17V)接通到信号导线WL上。
在应用普通驱动晶体管的方法中，似乎在晶体管1的栅极上应加上一个栅压UG1≥17V+UT。
与此相反，本发明方法将采用另外的途径，下面将借助图2详细加以阐述。
在图2中示出了信号Sel，Put-Charge，HV-Pulse，WL以及晶体管T1栅极电位UG1的时间过程。
假定信号Sel和Put-Charge在某一输出时刻t0分别为5v。
因为Put-Charge与Sel大小相同，并且此外不等于或者大于Sel+UT，所以在晶体管T2中在其源极和漏极之间不能形成导电沟道，这样，其漏极电位并且从而晶体管T1栅极的电位UG1是浮空的(非有源驱动)，并且在所观察的时刻为Put-Charge-UT(≈3.5V)。
UG1＝3.5V的事实导致晶体管T1处于弱导通状态的结果。
如图2所示，如果在时刻t1 Put-Charge上升至例如10V，则在晶体管T2中形成一个导电沟道并且其源电压(5V)(可能有一定的延时)将接通至其漏极或晶体管T1的栅极。
因为信号HV-Pulse(晶体管T1的源电压)在时刻t1时为0V，所以晶体管T1的栅压UG1升高至+5V，将导致在此晶体管中形成一个良好的导电沟道。漏电压或信号WL保持或因此而为0V。
如果在晶体管T1中所形成的沟道终止或者在其后的任何时间Put-Charge重新约为5V或者降至或回到一个较低的电压(时刻t2)，则导致在晶体管T2中导电沟道的消失。晶体管T2因此而处于截止状态，这样，在晶体管T1栅极和一个给其供电的电源之间经晶体管T2的漏极的连接便分开。
晶体管T2的漏极以及还有晶体管T1的栅极在此状态下是浮空的(非有源驱动)，它们因此保持其原来的电位5V不变，从而在晶体管T1中形成的沟道保持不变。
在达到此状态之后，在时刻t3 HV-Pulse由0V升至5V，由于晶体管T1栅极事先形成的浮空电路(与普通驱动方法不同)而导致由源极至漏极的导通。
还在沟道能消失之前(因为条件UG1≥min(US1，UD1)+UT不再成立)晶体管T1的栅极电位由约5V升高至约10V，使加在源极上的5V可以被导通，而沟道不会消失。
上述在晶体管T1上栅极电位的自动提高可作如下解释：此栅极和其相对的形成沟道(如果存在的话)的衬底如同一个电容器的两个平板。这两个平板在时刻t2，即当两平板中间的一个(栅极)与供电电源隔离时，处于平衡状态。在此时刻、因为源电压(HV-Pulse)仍为0V，所以没有电流能够流经沟道。这种情况将在时刻t3时发生变化，即源电压提高至5V并且经过仍然存在的沟道而被导通。由于在两个平板中的一个平板上载流子数量的改变5V的导通导致(在沟道中)在电容器内平衡的破坏。为了重新恢复平衡，附加的载流子将被吸引至具有较少载流子的平板上(栅极)，它们复又对调节电位提高起着决定性的作用。
通过有目的利用到目前为止还未认识的这一效应，即使在条件
UG≥min(US，UD)+UT似乎不成立时，也可实现晶体管的导通。
其结果是从时刻t3起，在晶体管T1(＝信号导线WL)的漏极上将出现同样的晶体管源极所导通的5V。
被提高至约10V的栅压UG1至少暂时基本保持不变。
如果在(任意的)时刻t4晶体管T1的源电压(HV-Pulse)连续升高至最大值17V，则由于前面已阐述过的原因，晶体管T1的栅压将提高至约20V，这样，这17V也会毫无问题的接通至晶体管T1的漏极或信号导线WL。
晶体管T1的源电压提高至需接通值(这里从0V至17V)可以分为任意多阶段进行，而且优先是分级提高或连续提高，在可能情况下也可以阶跃式的提高。
17V的导通或者是通过断开源电压(HV-Pulse)，或者是通过时间过程自动终结。
在图2所示通过时间过程导致导通的终结出现，因为寄生漏泄路径的原因(在栅极和相邻电元件，机电元件或机械元件之间所不希望的电容，在等效电路中栅极对地的电容)电荷将逐渐由栅极流出从而使栅电位下降。只要是条件
UG1≥min(US1，UD1)+UT得到满足，则信号导线WL借助于HV-Pulse重又可以放电至0V(时刻t5)。
在晶体管T3的相应的驱动中，信号导线WL在晶体管T1处于截止状态时，可以被有源地驱动至任意的电压值。
高压(17V)可以通过晶体管T1被导通的持续时间，主要与下列因素相关，即在时刻t3的栅电位有多高，栅电位能跟上在沟道中载流子数量的提高有多好以及提高到高压的栅极放电有多快。
如果上面最后所述这几点在普通的晶体管中不能满足特定的应用，则可以考虑采用在这方面具有优异性能的晶体管。
这种类型的晶体管的示意图如图3所示。
图3所示场效应晶体管(增强型NMOS-FET)具有一个衬底1，一个源极2，一个漏极3，一个绝缘层4，一个栅极5和一个沟道形成区6。
这些器件与图4所示前面已述普通场效应晶体管具有相应的构成，因此这里不再赘述。
图3所示此场效应晶体管与图4所示场效应晶体管相比的区别在于，多了一个栅极保护层7。
如图3所示，在衬底1对面的栅极5一侧制备有一个栅极保护层7。此保护层由导电材料构成，并且经一根连接导线9与漏极3相连。
在栅极3和栅极保护层7之间有一个薄绝缘层8(其厚度优选在nm和μm范围内)，以便将这些元件从电学上彼此绝缘。
栅极保护层7导致前面详细阐述的驱动方法，也还可应用于这样的情况，在这些情况下，所希望的效应否则就不能调整到所需的范围和/或所要求的可靠性。
栅极保护层的这种功能主要建立在围绕栅极形成一层屏蔽的基础上，与普通屏蔽不同的是此屏蔽与漏电位具有相同的电位，而且此外，一方面导致如同沟道那样的正面效应，另一方面至少可以限制电荷由栅极经寄生电容流出(在栅极和相邻电元件、机电元件和机械元件之间的不希望有的电容；在等效电路中为栅极对地的电容)并且提高有效电容(在栅极和衬底之间以及栅极和栅极保护层之间的电容)与寄生电容的比例。
如图3所示，栅极保护层7只设置在栅极5的上部，并且仅全部或局部的保护衬底对面的栅极一侧。在这方面没有什么限制。此外，栅极保护层也可以覆盖图1所示栅极侧面的面积。如果全部不朝向衬底的栅区总是在中间位置有绝缘层8的情况下由栅极保护层围绕起来，则栅极保护层具有最佳的效果。
如图3所示，栅极保护层在电学上与漏极相连。同样在这方面也没有什么限制。如果栅极保护层在电学上与源极相连，则栅极保护层的主要作用仍然可以实现。
无论是有还是没有栅极保护层，晶体管T1以上述方式提高了的电位复又逐渐下降并且最后导至沟道的消失(场效应晶体管处于截止状态)。在栅极与供电电源隔离和沟道消失之间的时间依据晶体管结构的不同可以是几分之一秒至几分钟甚至可达几小时。在此时间内晶体管可以稳态驱动。
沟道的自动消失是上述本发明驱动方法的附加的可以利用的有益的效应。它给予这种类型驱动的晶体管以附加的单稳态触发器的功能并且开拓了晶体管崭新的应用领域。
根据本发明一些特殊的效应也可以这样实现，即上述栅极有效电容(在栅极和衬底之间以及在可能情况下在栅极和栅极保护层之间的电容)可以有目的地加以改变或调整到特定值(例如通过相应绝缘层(绝缘层4和8)化学成分/或其厚度的改变)以便使场效应晶体管的时间特性与预定的应用匹配。
上面借助于一个增强型NMOS场效应晶体管对本发明作了说明。然而不难想象这样一种驱动方法-在可能情况下与相应的应用相匹配-也可以在任何其它类型的场效应晶体管中加以实现和有效的应用。
Claims (10)
1.驱动具有一个源极(2)、一个漏极(3)和一个栅极(5)的场效应晶体管的方法，其中，在栅极上加上栅压(UG)，此电压可以导致在源极和漏极之间形成和保持一个导电的沟道，
其特征在于，
在沟道形成之后，栅极与供给其栅压的栅压电源隔离，
源电压在栅极(5)与栅压电源隔离后，取值是为实现将其接通至漏极(3)，其中，源电压也可以取值为在栅极与栅压电源隔离之前阻止沟道的建立或促使其消失。
2.根据权利要求1所述方法，其特征在于，栅极(5)与栅压电源的隔离应立即在沟道形成之后或在比较短的时间内进行。
3.根据权利要求1或2所述方法，其特征在于，栅极(5)与栅压电源的隔离以如下方式进行，即在此过程中栅电位(UG)主要是保持不变。
4.根据上述权利要求之一所述方法，其特征在于，栅极(5)与栅压电源的隔离以如下方式进行，即栅极在隔离后处于一种主要是浮空的状态。
5.根据上述权利要求之一所述方法，其特征在于，为了使栅极(5)与栅压电源隔离采用了一种断开栅极和栅压电源之间电学连接的开关设备。
6.根据上述权利要求之一所述方法，其特征在于，源电压和漏电压直至栅极(5)与栅压电源隔离，令取值为与栅压(UG)一起形成和保持一个导电的沟道。
7.根据上述权利要求之一所述方法，其特征在于，要进行的源电压的改变直接在栅极与栅压电源隔离之后或在其后的比较短时间内开始。
8.根据上述权利要求之一所述方法，其特征在于，要进行的源电压的改变只是逐渐进行的。
9.根据权利要求8所述方法，其特征在于，源电压是逐级提高的。
11.根据权利要求8所述方法，其特征在于，源电压是连续提高的。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19545558.4 | 1995-12-06 | ||
| DE19545558A DE19545558C2 (de) | 1995-12-06 | 1995-12-06 | Verfahren zur Ansteuerung eines Feldeffekttransistors |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1179233A CN1179233A (zh) | 1998-04-15 |
| CN1084051C true CN1084051C (zh) | 2002-05-01 |
Family
ID=7779375
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN96192782A Expired - Lifetime CN1084051C (zh) | 1995-12-06 | 1996-11-21 | 驱动场效应晶体管的方法 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US5999035A (zh) |
| EP (1) | EP0808512B1 (zh) |
| JP (1) | JPH11500296A (zh) |
| CN (1) | CN1084051C (zh) |
| AT (1) | ATE305172T1 (zh) |
| DE (2) | DE19545558C2 (zh) |
| IN (1) | IN191309B (zh) |
| WO (1) | WO1997021241A2 (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4281399A (en) * | 1978-07-25 | 1981-07-28 | Vlsi Technology Research Association | Semiconductor memory device |
| US5253204A (en) * | 1990-08-20 | 1993-10-12 | Hatakeyama Et Al. | Semiconductor memory device having a boost circuit |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR930003929B1 (ko) * | 1990-08-09 | 1993-05-15 | 삼성전자 주식회사 | 데이타 출력버퍼 |
| US5220528A (en) * | 1990-11-19 | 1993-06-15 | Intel Corporation | Compensation circuit for leakage in flash EPROM |
-
1995
- 1995-12-06 DE DE19545558A patent/DE19545558C2/de not_active Expired - Lifetime
-
1996
- 1996-11-21 WO PCT/DE1996/002236 patent/WO1997021241A2/de active IP Right Grant
- 1996-11-21 DE DE59611274T patent/DE59611274D1/de not_active Expired - Lifetime
- 1996-11-21 AT AT96945746T patent/ATE305172T1/de not_active IP Right Cessation
- 1996-11-21 JP JP9520854A patent/JPH11500296A/ja not_active Ceased
- 1996-11-21 CN CN96192782A patent/CN1084051C/zh not_active Expired - Lifetime
- 1996-11-21 EP EP96945746A patent/EP0808512B1/de not_active Expired - Lifetime
- 1996-12-03 IN IN2082CA1996 patent/IN191309B/en unknown
-
1997
- 1997-08-06 US US08/907,212 patent/US5999035A/en not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4281399A (en) * | 1978-07-25 | 1981-07-28 | Vlsi Technology Research Association | Semiconductor memory device |
| US5253204A (en) * | 1990-08-20 | 1993-10-12 | Hatakeyama Et Al. | Semiconductor memory device having a boost circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| ATE305172T1 (de) | 2005-10-15 |
| IN191309B (zh) | 2003-11-15 |
| CN1179233A (zh) | 1998-04-15 |
| WO1997021241A2 (de) | 1997-06-12 |
| DE19545558C2 (de) | 2002-06-27 |
| US5999035A (en) | 1999-12-07 |
| EP0808512A2 (de) | 1997-11-26 |
| WO1997021241A3 (de) | 1997-08-07 |
| JPH11500296A (ja) | 1999-01-06 |
| DE19545558A1 (de) | 1997-06-12 |
| EP0808512B1 (de) | 2005-09-21 |
| DE59611274D1 (de) | 2006-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1203553C (zh) | 绝缘层有硅的低电压触发硅控整流器及静电放电防护电路 | |
| CN104979346B (zh) | 低速开关应用的mosfet开关电路 | |
| CN1160861C (zh) | 使用参考电压产生负电压 | |
| CN1099715C (zh) | 一种用于有浮动电压端的半导体器件的表面耐压层 | |
| CN1231977C (zh) | 高耐压半导体器件 | |
| US20010050415A1 (en) | Adjustable threshold isolation transistor | |
| CN1175018A (zh) | 具有后栅偏压升压的多级升压电路 | |
| CN105321945A (zh) | 具有减小的栅极电荷的沟槽式mosfet | |
| JPH0697428A (ja) | スィッチオフ能力を有するｍｏｓ制御パワー半導体装置およびその製造方法 | |
| CN1136656C (zh) | 电子模拟开关 | |
| JPH09260665A (ja) | 短絡アノード水平型絶縁ゲートバイポーラトランジスタ | |
| JPS61154155A (ja) | 導電率を増した組合せ横形ｍｏｓ／バイポーラトランジスタを有する半導体デバイス | |
| CN1914731A (zh) | 具有静电放电保护功能的缓冲器电路 | |
| CN1150620C (zh) | 薄膜半导体集成电路 | |
| CN1695245A (zh) | 横向lubistor结构和方法 | |
| CN102651392A (zh) | 一种控制两种载流子的晶闸管 | |
| CN1050226C (zh) | 半导体器件 | |
| CN1084051C (zh) | 驱动场效应晶体管的方法 | |
| CN1799144A (zh) | 半导体器件的端子结构及其制造方法 | |
| CN1947259A (zh) | 具有雪崩保护的高电流mos器件及操作方法 | |
| CN101853856B (zh) | 半导体装置以及构成半导体结构的方法 | |
| CN1667827A (zh) | 具有静电放电保护电路的半导体电路的保护装置 | |
| US20070262809A1 (en) | Method and device for adapting the voltage of a mos transistor bulk | |
| CN1051171C (zh) | 半导体器件的静电保护电路及其结构 | |
| CN1161840C (zh) | 模拟开关 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: INFINEON TECHNOLOGIES AG Free format text: FORMER OWNER: SIEMENS AG Effective date: 20120328 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20120328 Address after: Federal Republic of Germany City, Laura Ibiza Berger Patentee after: Infineon Technologies AG Address before: Munich, Germany Patentee before: Siemens AG |
|
| CX01 | Expiry of patent term |
Granted publication date: 20020501 |
|
| EXPY | Termination of patent right or utility model |