CN108400164A - 异质结碳化硅的绝缘栅极晶体管及其制作方法 - Google Patents
异质结碳化硅的绝缘栅极晶体管及其制作方法 Download PDFInfo
- Publication number
- CN108400164A CN108400164A CN201810367790.5A CN201810367790A CN108400164A CN 108400164 A CN108400164 A CN 108400164A CN 201810367790 A CN201810367790 A CN 201810367790A CN 108400164 A CN108400164 A CN 108400164A
- Authority
- CN
- China
- Prior art keywords
- sic
- layer
- drift region
- far
- layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 205
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 60
- 238000002360 preparation method Methods 0.000 title abstract description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 35
- 229920005591 polysilicon Polymers 0.000 claims abstract description 35
- 238000000034 method Methods 0.000 claims description 25
- -1 boron ion Chemical class 0.000 claims description 19
- 238000002347 injection Methods 0.000 claims description 12
- 239000007924 injection Substances 0.000 claims description 12
- 239000013078 crystal Substances 0.000 claims description 11
- 229910052796 boron Inorganic materials 0.000 claims description 10
- 229910052757 nitrogen Inorganic materials 0.000 claims description 10
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 10
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- 230000003247 decreasing effect Effects 0.000 abstract description 2
- 230000008569 process Effects 0.000 description 10
- 230000008901 benefit Effects 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 238000009413 insulation Methods 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 230000007423 decrease Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000012071 phase Substances 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910002601 GaN Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 239000002178 crystalline material Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000007792 gaseous phase Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000005416 organic matter Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提出了异质结碳化硅的绝缘栅极晶体管及其制作方法。该异质结碳化硅绝缘栅极晶体管包括：漂移区；P阱区，设置在漂移区的一侧；N+发射极层，设置在P阱区远离漂移区的一侧；沟槽，开设在N+发射极层、P阱区和漂移区内，且贯穿N+发射极层和P阱区；沟槽氧化层，设置在沟槽中且覆盖沟槽的表面；多晶硅栅极，填充在沟槽氧化层远离漂移区的一侧；其中，N+发射极层由4H‑SiC形成，P阱区由6H‑SiC形成。本发明所提出的异质结碳化硅绝缘栅极晶体管，其p阱区和N+发射极层分别由6H‑SiC、4H‑SiC制作而成，形成异质结碳化硅的发射结，可进一步减小导通压降。
Description
技术领域
本发明涉及半导体技术领域，具体的，本发明涉及异质结碳化硅的绝缘栅极晶体管及其制作方法。
背景技术
目前，随着科技的发展，人们对电子器件的耐高温、抗辐射等在恶劣环境中工作的要求越来越高。虽然，硅和砷化镓为代表的第一、二代半导体材料得到了大力发展，并在半导体领域起中流砥柱的作用，但制作的器件只能工作在低于250℃的环境中，尤其是遇到高温、大功率、高频、极强辐射环境同时存在时，传统的硅和砷化镓电子器件已经不能满足这些领域的工作要求。这促使人们不得不开发出性能更加优秀的宽禁带半导体电子器件，比如碳化硅、氮化镓器件。
现阶段，绝缘栅双极型晶体管(InsulatedGateBipolarTransistor，简称IGBT)是由双极型三极管(BJT)和绝缘栅型场效应管(MOSFET)组成的复合全控型电压驱动式功率半导体器件，兼有MOSFET器件的高输入阻抗和电力晶体管(即巨型晶体管，简称GTR)的低导通压降两方面的优点，由于IGBT具有驱动功率小而饱和压降低的优点，所以IGBT作为一种新型的电力电子器件被广泛应用到各个领域。
图1为现有绝缘栅双极晶体管的剖面结构图，当IGBT开通时，电子从发射极300注入到漂移区100、空穴从集电极600注入到漂移区100，电子和空穴在漂移区100发生电导调制效应，使得IGBT的导通压降较低；而在IGBT关断时，漂移区100中的空穴主要通过与漂移区中的电子复合来消灭，从而实现IGBT的关断。但是，现有结构的IGBT导通压降还不够低。
发明内容
本发明旨在至少在一定程度上解决相关技术中的技术问题之一。
本发明是基于发明人的下列发现而完成的：
本发明人在研究过程中发现，碳化硅绝缘栅极晶体管的p阱区由6H-SiC制作而成，且N+发射极由4H-SiC制作而成，其发射结由4H-SiC和6H-SiC形成异质结。由于4H-SiC的能隙为3.26eV，6H-SiC的能隙为3.02eV，可使得发射极4H-SiC的能隙大于6H-SiC的能隙，从而使从发射极注入到漂移区的电子注入效率高，可增强漂移区的电导调制效应，进而进一步减小导通压降。并且，漂移区、N缓冲层和P+集电极层也都由6H-SiC制作而成，在关断过程中，相对于漂移区的空穴，漂移区中的电子流出漂移区的速度很快，因而由4H-SiC和6H-SiC异质结额外注入的电子，几乎不会增加关断损耗。因此，本发明设计的异质结碳化硅绝缘栅极晶体管，可在不增加关断损耗的前提下，进一步减小导通压降。
有鉴于此，本发明的一个目的在于提出一种导通压降更低、不会增加关断损耗或者制作容易的述异质结碳化硅绝缘栅极晶体管。
在本发明的第一方面，本发明提出了一种异质结碳化硅的绝缘栅极晶体管。
根据本发明的实施例，所述异质结碳化硅绝缘栅极晶体管包括：漂移区；P阱区，所述P阱区设置在所述漂移区的一侧；N+发射极层，所述N+发射极层设置在所述P阱区远离所述漂移区的一侧；沟槽，所述沟槽开设在所述N+发射极层、所述P阱区和所述漂移区内，且贯穿所述N+发射极层和所述P阱区；沟槽氧化层，所述沟槽氧化层设置在所述沟槽中，且覆盖所述沟槽的表面；多晶硅栅极，所述多晶硅栅极填充在所述沟槽氧化层远离所述漂移区的一侧；其中，所述N+发射极层由4H-SiC形成，所述P阱区由6H-SiC形成。
发明人经过研究发现，本发明实施例的异质结碳化硅绝缘栅极晶体管，其p阱区和N+发射极层分别由6H-SiC、4H-SiC制作而成，其发射结由4H-SiC和6H-SiC形成异质结，可使从发射极注入到漂移区的电子注入效率高，可增强漂移区的电导调制效应，进而可进一步减小导通压降。
另外，根据本发明上述实施例的异质结碳化硅绝缘栅极晶体管，还可以具有如下附加的技术特征：
根据本发明的实施例，所述异质结碳化硅绝缘栅极晶体管进一步包括：N缓冲层，所述N缓冲层设置在所述漂移区远离所述P阱区的一侧；P+集电极层，所述P+集电极层设置在所述N缓冲层远离所述漂移区的一侧；其中，所述漂移区、所述N缓冲层和所述P+集电极层都由6H-SiC形成。
根据本发明的实施例，所述异质结碳化硅绝缘栅极晶体管包括两个所述沟槽和两个所述多晶硅栅极。
根据本发明的实施例，所述异质结碳化硅绝缘栅极晶体管进一步包括：绝缘层，所述绝缘层设置在所述多晶硅栅极远离所述漂移区的表面，且所述绝缘层在所述漂移区上的正投影覆盖所述多晶硅栅极在所述漂移区上的正投影。
根据本发明的实施例，所述N+发射极层与所述P阱区的界面的法线方向为6H-SiC晶体的取向，且所述沟槽的侧壁的法线方向为6H-SiC晶体的或取向。
在本发明的第二方面，本发明提出了一种制作异质结碳化硅的绝缘栅极晶体管的方法。
根据本发明的实施例，所述方法包括：在N-型掺杂的6H-SiC晶片的一个表面上外延形成一层4H-SiC层；从所述4H-SiC层远离所述6H-SiC晶片的一侧刻蚀形成沟槽，且所述沟槽贯穿所述4H-SiC层；对所述沟槽的底壁和侧壁进行氧化，以形成沟槽氧化层；在所述沟槽氧化层远离所述6H-SiC晶片的一侧沉积形成多晶硅栅极；从所述4H-SiC层远离所述6H-SiC晶片的一侧，对所述6H-SiC晶片注入硼离子，以形成P阱区；从所述4H-SiC层远离所述6H-SiC晶片的一侧，对所述4H-SiC层注入氮离子，以形成N+发射极层。
发明人经过研究发现，采用本发明实施例的制作方法，可获得分别由4H-SiC、6H-SiC形成的N+发射极层和P阱区的异质结碳化硅绝缘栅极晶体管，由于异质结碳化硅的发射结，使其的导通压降进一步减小，并且，该制作方法简单、易操作。
另外，根据本发明上述实施例的制作方法，还可以具有如下附加的技术特征：
根据本发明的实施例，在所述形成N+发射极层的步骤之后，所述方法进一步包括：从所述6H-SiC晶片远离所述4H-SiC层的一侧，对所述6H-SiC晶片注入氮离子，以形成N缓冲层和漂移区；从所述6H-SiC晶片远离所述4H-SiC层的一侧，对所述6H-SiC晶片注入硼离子，以形成P+集电极层。
根据本发明的实施例，形成两个所述沟槽，且形成两个所述的N+发射极层。
根据本发明的实施例，在所述形成多晶硅栅极的步骤之后，所述方法进一步包括：在所述多晶硅栅极远离所述6H-SiC晶片的一侧沉积形成绝缘层，且所述绝缘层在所述漂移区上的正投影覆盖所述多晶硅栅极在所述漂移区上的正投影。
根据本发明的实施例，在所述6H-SiC晶片的法线方向为表面上外延形成一层所述4H-SiC层；并且，形成的所述沟槽的侧壁的法线方向为6H-SiC晶体的或取向。
本发明的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。
附图说明
本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：
图1是现有技术的绝缘栅双极型晶体管的截面结构示意图；
图2是本发明一个实施例的异质结碳化硅绝缘栅极晶体管的截面结构示意图；
图3是本发明另一个实施例的异质结碳化硅绝缘栅极晶体管的截面结构示意图；
图4是本发明一个实施例的异质结碳化硅绝缘双栅晶体管的截面结构示意图；
图5是本发明另一个实施例的异质结碳化硅绝缘双栅晶体管的截面结构示意图；
图6是本发明另一个实施例的异质结碳化硅绝缘双栅晶体管的截面结构示意图；
图7是本发明一个实施例的制作异质结碳化硅绝缘栅极晶体管的方法流程示意图。
附图标记
100 漂移区
200 P阱区
300 N+发射极层
410 沟槽
420 沟槽氧化层
430 多晶硅栅极
440 绝缘层
500 N缓冲层
600 P+集电极层
具体实施方式
下面详细描述本发明的实施例，本技术领域人员会理解，下面实施例旨在用于解释本发明，而不应视为对本发明的限制。除非特别说明，在下面实施例中没有明确描述具体技术或条件的，本领域技术人员可以按照本领域内的常用的技术或条件或按照产品说明书进行。
在本发明的一个方面，本发明提出了一种异质结碳化硅的绝缘栅极晶体管。参照图2～6，对本发明的异质结碳化硅绝缘栅极晶体管进行详细的描述。
根据本发明的实施例，参照图2，该异质结碳化硅绝缘栅极晶体管包括：漂移区100、P阱区200、N+发射极层300、沟槽410、沟槽氧化层420和多晶硅栅极430；其中，P阱区200设置在漂移区100的一侧，且由6H-SiC形成；N+发射极层300设置在P阱区200远离漂移区100的一侧，且由4H-SiC形成；沟槽410开设在N+发射极层300、P阱区200和漂移区100内，且贯穿N+发射极层300和P阱区200；沟槽氧化层420设置在沟槽410中，且覆盖沟槽410的表面；而多晶硅栅极430填充在沟槽氧化层420远离漂移区100的一侧。
本发明人在研究过程中发现，碳化硅绝缘栅极晶体管的p阱区由6H-SiC制作而成，且N+发射极由4H-SiC制作而成，其发射结可由4H-SiC和6H-SiC形成异质结。由于4H-SiC的能隙为3.26eV，6H-SiC的能隙为3.02eV，可使得4H-SiC的能隙大于6H-SiC的能隙，从而使从发射极注入到漂移区的电子注入效率高，可增强漂移区的电导调制效应，进而进一步减小导通压降。
根据本发明的实施例，N+发射极层300的具体厚度不受特别的限制，本领域技术人员可根据该异质结碳化硅绝缘栅极晶体管的具体电控性能要求进行相应地调整。在本发明的一些实施例中，对于异质结碳化硅绝缘栅极晶体管的整体厚度为50～70微米的情况下，N+发射极层300的厚度可以为0.1～2微米，如此，形成的异质结碳化硅绝缘栅极晶体管的导通压降更进一步减小。在一些具体示例中，N+发射极层300在漂移区100上的正投影与P阱区200在漂移区100上的正投影完全重合，如此，N+发射极层300与P阱区200的接触面积更大，可使从发射极注入到漂移区的电子注入效率更高。
根据本发明的实施例，P阱区200和漂移区100的具体厚度，都不受特别的限制，本领域技术人员可根据该异质结碳化硅绝缘栅极晶体管的具体电控性能要求进行相应地调整，在此不再赘述。
根据本发明的实施例，沟槽410的具体大小和深度都不受特别的限制，本领域技术人员可根据该异质结碳化硅绝缘栅极晶体管的具体结构进行相应地设计，具体例如沟槽410的宽度可为0.7～2微米、深度可为2～7微米等，在此不再赘述。
根据本发明的实施例，沟槽氧化层420的具体厚度不受特别的限制，本领域技术人员可根据多晶硅栅极430对该异质结碳化硅绝缘栅极晶体管的具体栅控要求进行相应地设计和调整，在此不再赘述。
根据本发明的实施例，参照图3，异质结碳化硅绝缘栅极晶体管可进一步包括N缓冲层500和P+集电极层600；其中，N缓冲层500设置在漂移区100远离P阱区200的一侧；P+集电极层600设置在N缓冲层500远离漂移区100的一侧；并且，漂移区100、N缓冲层500和P+集电极层600都由6H-SiC形成。如此，在关断过程中，相对于漂移区的空穴，漂移区中的电子流出漂移区的速度很快，因而由4H-SiC和6H-SiC异质结额外注入的电子，几乎不会增加关断损耗，因此，本发明设计的异质结碳化硅绝缘栅极晶体管，可在不增加关断损耗的前提下，进一步减小导通压降，并且其制作方法更容易。
根据本发明的实施例，N缓冲层500和P+集电极层600的具体厚度，都不受特别的限制，本领域技术人员可根据该异质结碳化硅绝缘栅极晶体管的具体电控性能要求进行相应地调整，在此不再赘述。
根据本发明的实施例，参照图4，该异质结碳化硅绝缘栅极晶体管可包括两个沟槽410和两个多晶硅栅极430，如此，形成的异质结碳化硅的绝缘双栅晶体管，使其同时具有驱动功率小而饱和压降低的优点。
根据本发明的实施例，参照图4，该异质结碳化硅绝缘栅极晶体管还可进一步包括绝缘层440，绝缘层440设置在多晶硅栅极430远离漂移区100的表面，且绝缘层440在漂移区100上的正投影覆盖多晶硅栅极430在漂移区100上的正投影。如此，绝缘层440可在制作过程中或使用过程中充分保护多晶硅栅极430，从而使该异质结碳化硅绝缘栅极晶体管的器件稳定性更好。
根据本发明的实施例，绝缘层440的具体厚度不受特别的限制，本领域技术人员可根据多晶硅栅极430的具体大小进行相应地调整，只要该厚度的绝缘层440能充分保护多晶硅栅极430即可，在此不再赘述。
根据本发明的实施例，参照图5和图6，N+发射极层300与P阱区200的界面的法线方向为6H-SiC晶体的取向，且沟槽410的侧壁的法线方向为6H-SiC晶体的或取向。如此，由于6H-SiC晶体的材料本身的各向异性，将沟槽410的侧壁法线方向设置为6H-SiC晶体的或取向，可使的沟槽侧壁的电子迁移率更高，从而可更进一步减小导通压降。
综上所述，根据本发明的实施例，本发明提出了一种异质结碳化硅绝缘栅极晶体管，其p阱区和N+发射极层分别由6H-SiC、4H-SiC制作而成，其发射结由4H-SiC和6H-SiC形成异质结，可使从发射极注入到漂移区的电子注入效率高，可增强漂移区的电导调制效应，进而可进一步减小导通压降。
在本发明的另一个方面，本发明提出了一种制作异质结碳化硅的绝缘栅极晶体管的方法。参照图7，对本发明的制作方法进行详细的描述。
根据本发明的实施例，参照图7，该制作方法包括：
S100：在N-型掺杂的6H-SiC晶片的一个表面上外延形成一层4H-SiC层。
在该步骤中，在N-型掺杂的6H-SiC晶片的一个表面上外延形成一层4H-SiC层，如此，有利于后续形成的P阱区200和N+发射极层300。
根据本发明的实施例，外延的具体方法不受特别的限制，具体例如CVD(化学气相沉积)等，本领域技术人员可根据6H-SiC和4H-SiC的晶体材料特性进行相应地选择，在此不再赘述。根据本发明的实施例，外延的具体工艺参数也不受特别的限制，具体例如温度选择1000～1800摄氏度、碳源选择CH4或C2H4等含碳相有机物、硅源选择SiH4等含硅气相物质，等等，本领域技术人员可根据最终形成的异质结碳化硅绝缘栅极晶体管的具体电学性能进行相应地调整。
在本发明的一些实施例中，还可在6H-SiC晶片的法线方向为表面上外延形成一层4H-SiC层，如此，在6H-SiCC-face上外延4H-SiC，由于6H-SiC、4H-SiC均为六方结构的SiC，可使得6H-SiC与4H-SiC异质结以及4H-SiC外延层的结晶质量更高，进而可提高制作出的碳化硅绝缘栅极晶体管的电性能及可靠性。另外，在6H-SiCC-face上外延4H-SiC，相对于6H-SiC<0001>Si-face而言，能使得外延的4H-SiC更不易发生相变，进而充分确保发射极材料的能隙较高，才能提升发射极的电子注入效率，并减小导通压降。
S200：从4H-SiC层远离6H-SiC晶片的一侧刻蚀形成沟槽。
在该步骤中，从4H-SiC层远离6H-SiC晶片的一侧刻蚀形成沟槽410，且沟槽410贯穿4H-SiC层。
根据本发明的实施例，沟槽410的具体个数、大小和深度都不受特别的限制，本领域技术人员可根据该异质结碳化硅绝缘栅极晶体管的具体结构进行相应地设计。在本发明的一些实施例中，沟槽410的个数可以为2个，且沟槽410的宽度可为0.7～2微米、深度可为2～7微米，如此，形成的异质结碳化硅的绝缘双栅晶体管，可同时具有驱动功率小而饱和压降低的优点。在一些具体示例中，沟槽410的侧壁的法线方向为6H-SiC晶体的或如此，可使的沟槽410侧壁的电子迁移率更高，从而可更进一步减小导通压降。
S300：对沟槽的底壁和侧壁进行氧化，以形成沟槽氧化层。
在该步骤中，对沟槽410的底壁和侧壁进行氧化，以形成沟槽氧化层420。根据本发明的实施例，氧化处理的具体工艺参数不受特别的限制，本领域技术人员可根据沟槽氧化层420的具体厚度进行相应地调整，在此不再赘述。
S400：在沟槽氧化层远离6H-SiC晶片的一侧沉积形成多晶硅栅极。
在该步骤中，在沟槽氧化层420远离漂移区100的一侧沉积形成多晶硅栅极430。
根据本发明的实施例，多晶硅栅极430的具体个数不受特别的限制，本领域技术人员可根据该异质结碳化硅绝缘栅极晶体管的具体结构进行相应地设计。在本发明的一些实施例中，多晶硅栅极430的个数可以为2个，如此，形成的异质结碳化硅的绝缘双栅晶体管，可同时具有驱动功率小而饱和压降低的优点。
在本发明的一些实施例中，在步骤S400之后，该制作方法可进一步包括：
S900：在多晶硅栅极远离漂移区的一侧沉积形成绝缘层。
在该步骤中，在多晶硅栅极430远离6H-SiC晶片的一侧沉积形成绝缘层440，且绝缘层440在漂移区100上的正投影覆盖多晶硅栅极430在漂移区100上的正投影。根据本发明的实施例，形成绝缘层440的具体工艺参数不受特别的限制，本领域技术人员可根据绝缘层440的具体厚度进行相应地调整，在此不再赘述。
S500：从4H-SiC层远离6H-SiC晶片的一侧，对6H-SiC晶片注入硼离子，以形成P阱区。
在该步骤中，从4H-SiC层远离6H-SiC晶片的一侧，对6H-SiC晶片注入硼离子，以形成P阱区200。并且，P阱区200靠近6H-SiC晶片一侧的表面与沟槽410的底壁之间的距离可以为0.2～2微米。根据本发明的实施例，注入硼离子的具体工艺参数，具体例如离子浓度、注入时间等，都不受特别的限制，本领域技术人员可根据所需形成的P阱区200的具体厚度进行相应的设置和调整，在此不再赘述。
S600：从4H-SiC层远离6H-SiC晶片的一侧，对4H-SiC层注入氮离子，以形成N+发射极层。
在该步骤中，从4H-SiC层远离6H-SiC晶片的一侧，对4H-SiC层注入氮离子，以形成N+发射极层300。根据本发明的实施例，注入氮离子的具体工艺参数，具体例如离子浓度、注入时间等，都不受特别的限制，本领域技术人员可根据所需形成的N+发射极层300的具体厚度进行相应的设置和调整，在此不再赘述。
在本发明的一些实施例中，在步骤S600之后，该制作方法可进一步包括：
S700：从6H-SiC晶片远离4H-SiC层的一侧，对6H-SiC晶片注入氮离子，以形成N缓冲层和漂移区。
在该步骤中，从6H-SiC晶片远离4H-SiC层的一侧，即在6H-SiC晶片的<0001>Si-face上，对6H-SiC晶片注入氮离子，以形成N缓冲层500，并且同时限定出N-型掺杂的漂移区100区域。根据本发明的实施例，注入氮离子的具体工艺参数，具体例如离子浓度、注入时间等，也都不受特别的限制，本领域技术人员可根据所需形成的N缓冲层500的具体厚度进行相应的设置和调整，在此不再赘述。
S800：从6H-SiC晶片远离4H-SiC层的一侧，对6H-SiC晶片注入硼离子，以形成P+集电极层。
在该步骤中，从6H-SiC晶片远离4H-SiC层的一侧，即在6H-SiC晶片的<0001>Si-face上，继续对6H-SiC晶片注入硼离子，以形成P+集电极层600。根据本发明的实施例，注入硼离子的具体工艺参数，具体例如离子浓度、注入时间等，也都不受特别的限制，本领域技术人员可根据所需形成的P+集电极层600的具体厚度进行相应的设置和调整，在此不再赘述。
综上所述，根据本发明的实施例，本发明提出了一种制作方法，可获得分别由4H-SiC、6H-SiC形成的N+发射极层和P阱区的异质结碳化硅绝缘栅极晶体管，由于异质结碳化硅的发射结，可使其的导通压降进一步减小，并且，该制作方法简单、易操作。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。
Claims (10)
1.一种异质结碳化硅的绝缘栅极晶体管，其特征在于，包括：
漂移区；
P阱区，所述P阱区设置在所述漂移区的一侧；
N+发射极层，所述N+发射极层设置在所述P阱区远离所述漂移区的一侧；
沟槽，所述沟槽开设在所述N+发射极层、所述P阱区和所述漂移区内，且贯穿所述N+发射极层和所述P阱区；
沟槽氧化层，所述沟槽氧化层设置在所述沟槽中，且覆盖所述沟槽的表面；
多晶硅栅极，所述多晶硅栅极填充在所述沟槽氧化层远离所述漂移区的一侧；
其中，所述N+发射极层由4H-SiC形成，所述P阱区由6H-SiC形成。
2.根据权利要求1所述的绝缘栅极晶体管，其特征在于，进一步包括：
N缓冲层，所述N缓冲层设置在所述漂移区远离所述P阱区的一侧；
P+集电极层，所述P+集电极层设置在所述N缓冲层远离所述漂移区的一侧；
其中，所述漂移区、所述N缓冲层和所述P+集电极层都由6H-SiC形成。
3.根据权利要求1所述的绝缘栅极晶体管，其特征在于，包括两个所述沟槽和两个所述多晶硅栅极。
4.根据权利要求1所述的绝缘栅极晶体管，其特征在于，进一步包括：
绝缘层，所述绝缘层设置在所述多晶硅栅极远离所述漂移区的表面，且所述绝缘层在所述漂移区上的正投影覆盖所述多晶硅栅极在所述漂移区上的正投影。
5.根据权利要求1所述的绝缘栅极晶体管，其特征在于，所述N+发射极层与所述P阱区的界面的法线方向为6H-SiC晶体的取向，且所述沟槽的侧壁的法线方向为6H-SiC晶体的或取向。
6.一种制作异质结碳化硅的绝缘栅极晶体管的方法，其特征在于，包括：
在N-型掺杂的6H-SiC晶片的一个表面上外延形成一层4H-SiC层；
从所述4H-SiC层远离所述6H-SiC晶片的一侧刻蚀形成沟槽，且所述沟槽贯穿所述4H-SiC层；
对所述沟槽的底壁和侧壁进行氧化，以形成沟槽氧化层；
在所述沟槽氧化层远离所述6H-SiC晶片的一侧沉积形成多晶硅栅极；
从所述4H-SiC层远离所述6H-SiC晶片的一侧，对所述6H-SiC晶片注入硼离子，以形成P阱区；
从所述4H-SiC层远离所述6H-SiC晶片的一侧，对所述4H-SiC层注入氮离子，以形成N+发射极层。
7.根据权利要求6所述的方法，其特征在于，在所述形成N+发射极层的步骤之后，所述方法进一步包括：
从所述6H-SiC晶片远离所述4H-SiC层的一侧，对所述6H-SiC晶片注入氮离子，以形成N缓冲层和漂移区；
从所述6H-SiC晶片远离所述4H-SiC层的一侧，对所述6H-SiC晶片注入硼离子，以形成P+集电极层。
8.根据权利要求6所述的方法，其特征在于，形成两个所述沟槽，且形成两个所述的N+发射极层。
9.根据权利要求6所述的方法，其特征在于，在所述形成多晶硅栅极的步骤之后，所述方法进一步包括：
在所述多晶硅栅极远离所述6H-SiC晶片的一侧沉积形成绝缘层，且所述绝缘层在所述漂移区上的正投影覆盖所述多晶硅栅极在所述漂移区上的正投影。
10.根据权利要求6所述的方法，其特征在于，在所述6H-SiC晶片的法线方向为表面上外延形成一层所述4H-SiC层；并且，形成的所述沟槽的侧壁的法线方向为6H-SiC晶体的或取向。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810367790.5A CN108400164B (zh) | 2018-04-23 | 2018-04-23 | 异质结碳化硅的绝缘栅极晶体管及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810367790.5A CN108400164B (zh) | 2018-04-23 | 2018-04-23 | 异质结碳化硅的绝缘栅极晶体管及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108400164A true CN108400164A (zh) | 2018-08-14 |
| CN108400164B CN108400164B (zh) | 2021-01-22 |
Family
ID=63100394
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810367790.5A Active CN108400164B (zh) | 2018-04-23 | 2018-04-23 | 异质结碳化硅的绝缘栅极晶体管及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108400164B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111129137A (zh) * | 2019-12-06 | 2020-05-08 | 西安理工大学 | 具有NiO/SiC pn异质结的SiC绝缘栅双极晶体管 |
| CN112151619A (zh) * | 2019-06-27 | 2020-12-29 | 比亚迪股份有限公司 | 碳化硅mosfet及其制造方法以及电子设备 |
| CN113437021A (zh) * | 2021-07-28 | 2021-09-24 | 广东省科学院半导体研究所 | 薄膜材料的新型异质结的制备方法及其制得的薄膜 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040119076A1 (en) * | 2002-12-20 | 2004-06-24 | Sei-Hyung Ryu | Vertical JFET limited silicon carbide power metal-oxide semiconductor field effect transistors and methods of fabricating vertical JFET limited silicon carbide metal- oxide semiconductor field effect transistors |
| JP2005340685A (ja) * | 2004-05-31 | 2005-12-08 | Fuji Electric Holdings Co Ltd | 炭化珪素半導体素子 |
| CN1902760A (zh) * | 2003-12-03 | 2007-01-24 | 关西电力株式会社 | 碳化硅半导体元件及其制造方法 |
| US20130140586A1 (en) * | 2011-06-27 | 2013-06-06 | Panasonic Corporation | Silicon carbide semiconductor element and method for producing the same |
| CN103500760A (zh) * | 2013-09-29 | 2014-01-08 | 哈尔滨工程大学 | 一种体硅mosfet结构 |
| CN105261641A (zh) * | 2015-08-21 | 2016-01-20 | 西安电子科技大学 | 异质结高电子迁移率自旋场效应晶体管及制造方法 |
| CN105845718A (zh) * | 2016-05-19 | 2016-08-10 | 杭州电子科技大学 | 一种4H-SiC沟槽型绝缘栅双极型晶体管 |
| US20160247884A1 (en) * | 2015-02-24 | 2016-08-25 | Kabushiki Kaisha Toshiba | Semiconductor device and method for manufacturing the same |
-
2018
- 2018-04-23 CN CN201810367790.5A patent/CN108400164B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040119076A1 (en) * | 2002-12-20 | 2004-06-24 | Sei-Hyung Ryu | Vertical JFET limited silicon carbide power metal-oxide semiconductor field effect transistors and methods of fabricating vertical JFET limited silicon carbide metal- oxide semiconductor field effect transistors |
| CN1902760A (zh) * | 2003-12-03 | 2007-01-24 | 关西电力株式会社 | 碳化硅半导体元件及其制造方法 |
| JP2005340685A (ja) * | 2004-05-31 | 2005-12-08 | Fuji Electric Holdings Co Ltd | 炭化珪素半導体素子 |
| US20130140586A1 (en) * | 2011-06-27 | 2013-06-06 | Panasonic Corporation | Silicon carbide semiconductor element and method for producing the same |
| CN103500760A (zh) * | 2013-09-29 | 2014-01-08 | 哈尔滨工程大学 | 一种体硅mosfet结构 |
| US20160247884A1 (en) * | 2015-02-24 | 2016-08-25 | Kabushiki Kaisha Toshiba | Semiconductor device and method for manufacturing the same |
| CN105261641A (zh) * | 2015-08-21 | 2016-01-20 | 西安电子科技大学 | 异质结高电子迁移率自旋场效应晶体管及制造方法 |
| CN105845718A (zh) * | 2016-05-19 | 2016-08-10 | 杭州电子科技大学 | 一种4H-SiC沟槽型绝缘栅双极型晶体管 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112151619A (zh) * | 2019-06-27 | 2020-12-29 | 比亚迪股份有限公司 | 碳化硅mosfet及其制造方法以及电子设备 |
| CN111129137A (zh) * | 2019-12-06 | 2020-05-08 | 西安理工大学 | 具有NiO/SiC pn异质结的SiC绝缘栅双极晶体管 |
| CN111129137B (zh) * | 2019-12-06 | 2023-02-24 | 西安理工大学 | 具有NiO/SiC pn异质结的SiC绝缘栅双极晶体管 |
| CN113437021A (zh) * | 2021-07-28 | 2021-09-24 | 广东省科学院半导体研究所 | 薄膜材料的新型异质结的制备方法及其制得的薄膜 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108400164B (zh) | 2021-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101939843B (zh) | 半导体装置 | |
| CN110148629B (zh) | 一种沟槽型碳化硅mosfet器件及其制备方法 | |
| CN107275407A (zh) | 一种碳化硅vdmos器件及其制作方法 | |
| CN102364688B (zh) | 一种垂直双扩散金属氧化物半导体场效应晶体管 | |
| CN108400164A (zh) | 异质结碳化硅的绝缘栅极晶体管及其制作方法 | |
| CN106711207B (zh) | 一种纵向沟道的SiC结型栅双极型晶体管及其制备方法 | |
| CN107275406B (zh) | 一种碳化硅TrenchMOS器件及其制作方法 | |
| CN208077983U (zh) | 4H-SiC的绝缘栅双极型晶体管 | |
| CN115241286B (zh) | 一种SiC半超结结型栅双极型晶体管器件及其制作方法 | |
| CN105161533A (zh) | 一种碳化硅vdmos器件及其制作方法 | |
| CN109166918A (zh) | 一种绝缘栅双极晶体管及其制作方法 | |
| CN116230774B (zh) | 一种非对称碳化硅槽栅mosfet及其制造方法 | |
| CN115188814B (zh) | 一种rc-jgbt器件及其制作方法 | |
| CN109119463A (zh) | 一种横向沟槽型mosfet器件及其制备方法 | |
| CN116525681B (zh) | 集成沟道二极管的碳化硅槽栅mosfet器件及制造方法 | |
| CN104851915B (zh) | 槽栅型化合物半导体功率vdmos器件及提高其击穿电压的方法 | |
| CN206116406U (zh) | 一种具有复合势垒层结构的常关型iii‑v异质结场效应晶体管 | |
| CN103872101B (zh) | 一种绝缘栅场效应晶体管及其制作方法 | |
| CN107256884A (zh) | 一种碳化硅功率二极管器件及其制作方法 | |
| WO2024021977A1 (zh) | 沟槽栅功率mosfet及其制造方法 | |
| CN104952929A (zh) | 一种碳化硅vdmos器件及其制作方法 | |
| CN105845718B (zh) | 一种4H-SiC沟槽型绝缘栅双极型晶体管 | |
| CN117276347A (zh) | 高可靠性双沟槽碳化硅mosfet器件及制造方法 | |
| CN108172618B (zh) | 高k介质沟槽横向双扩散金属氧化物宽带隙半导体场效应管及其制作方法 | |
| CN109244126A (zh) | 一种绝缘栅双极晶体管及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20230118 Address after: 400064 plant 1, No. 70, Meijia Road, Nan'an District, Chongqing Patentee after: Meiken Semiconductor Technology Co.,Ltd. Address before: 528311 Lingang Road, Beijiao Town, Shunde District, Foshan, Guangdong Patentee before: GD MIDEA AIR-CONDITIONING EQUIPMENT Co.,Ltd. Patentee before: MIDEA GROUP Co.,Ltd. |
|
| TR01 | Transfer of patent right |