CN108376643A - 阵列基板的制造方法、阵列基板及显示装置 - Google Patents
阵列基板的制造方法、阵列基板及显示装置 Download PDFInfo
- Publication number
- CN108376643A CN108376643A CN201810174492.4A CN201810174492A CN108376643A CN 108376643 A CN108376643 A CN 108376643A CN 201810174492 A CN201810174492 A CN 201810174492A CN 108376643 A CN108376643 A CN 108376643A
- Authority
- CN
- China
- Prior art keywords
- photoresist
- layer
- area
- active layer
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
- H01L21/0275—Photolithographic processes using lasers
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Optics & Photonics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明公开了一种阵列基板的制造方法、阵列基板及显示装置,属于显示技术领域。所述方法包括:在衬底基板上形成缓冲层和薄膜晶体管,所述薄膜晶体管包括:有源层图形,所述缓冲层中设置有第一过孔;其中,所述有源层图形与所述缓冲层中的第一过孔是通过一次构图工艺形成的,所述阵列基板的待切割区域位于所述第一过孔在所述衬底基板的正投影区域内。由于有源层图形与第一过孔是通过一次构图工艺形成的,且阵列基板的待切割区域位于第一过孔在衬底基板的正投影区域内,因此该方法能够去除待切割区域中的缓冲层。本发明用于制造阵列基板。
Description
技术领域
本发明涉及显示技术领域,特别涉及一种阵列基板的制造方法、阵列基板及显示装置。
背景技术
随着显示技术领域的发展,各种具有显示功能的产品出现在日常生活中,例如手机、平板电脑、电视机、笔记本电脑、数码相框和导航仪等,这些产品都无一例外的需要装配显示器。
例如,该显示器可以包括:阵列基板、彩膜基板以及位于该阵列基板与彩膜基板之间的液晶层,通常在制造完阵列基板之后,需要对阵列基板进行切割,以使切割后的阵列基板可以满足最终制造出的显示器的尺寸要求。
目前的阵列基板中需要设置膜层结构,该膜层结构是通过沉积或涂覆等方式形成在衬底基板上的,在阵列基板中的待切割区域中,可以通过构图工艺去除膜层结构,然而,阵列基板中的缓冲层通常是整层结构,其不涉及构图工艺,因此,目前的阵列基板中的待切割区域中会存在缓冲层,当采用激光切割的方式切割阵列基板时,待切割区域中的缓冲层的温度会瞬间升高,进而导致该缓冲层存在脱离的风险,并且该缓冲层中可能会产生粉尘,该粉尘会影响激光切割的效率。
发明内容
本申请提供了一种阵列基板的制造方法、阵列基板及显示装置,可以解决现有的切割阵列基板时缓冲层可能脱落的问题以及切割的效率较低的问题。所述技术方案如下:
第一方面,提供了一种阵列基板的制造方法,所述方法包括:
在衬底基板上形成缓冲层和薄膜晶体管,所述薄膜晶体管包括:有源层图形,所述缓冲层中设置有第一过孔;
其中,所述有源层图形与所述缓冲层中的第一过孔是通过一次构图工艺形成的,所述阵列基板的待切割区域位于所述第一过孔在所述衬底基板的正投影区域内。
可选的,所述在衬底基板上形成缓冲层和薄膜晶体管,包括:
在所述衬底基板上形成缓冲层薄膜;
在所述缓冲层薄膜上形成有源层薄膜;
对所述有源层薄膜执行一次构图工艺,以形成所述有源层图形和所述缓冲层。
可选的,所述对所述有源层薄膜执行一次构图工艺,以形成所述有源层图形和所述缓冲层,包括:
在所述有源层薄膜上形成光刻胶薄膜;
采用灰度掩膜版对所述光刻胶薄膜进行曝光处理,并对曝光处理后的光刻胶薄膜进行显影处理,以形成第一光刻胶图案,所述第一光刻胶图案包括:第一光刻胶区、第二光刻胶区和第一光刻胶完全去除区,且所述第一光刻胶区中的光刻胶厚度大于所述第二光刻胶区中的光刻胶厚度;
去除与所述第一光刻胶完全去除区对应的有源层薄膜,并减薄与所述第一光刻胶完全去除区对应的缓冲层薄膜,以形成带有所述第一光刻胶图案的有源层薄膜和缓冲层薄膜;
去除所述第二光刻胶区中的光刻胶,并减薄所述第一光刻胶区中的光刻胶,以形成第二光刻胶图案,所述第二光刻胶图案包括:第二光刻胶完全去除区;
去除与所述第二光刻胶完全去除区对应的有源层薄膜和缓冲层薄膜,以形成带有所述第二光刻胶图案的所述有源层图形和所述缓冲层;
去除所述第二光刻胶图案,以形成所述有源层图形和所述缓冲层。
可选的,所述去除与所述第一光刻胶完全去除区对应的有源层薄膜,并减薄与所述第一光刻胶完全去除区对应的缓冲层薄膜,包括:
对带有所述第一光刻胶图案的有源层薄膜和缓冲层薄膜进行刻蚀处理,以去除与所述第一光刻胶完全去除区对应的有源层薄膜,并减薄与所述第一光刻胶完全去除区对应的缓冲层薄膜。
可选的,所述去除所述第二光刻胶区中的光刻胶,并减薄所述第一光刻胶区中的光刻胶,包括:
对所述第一光刻胶图案进行灰化处理,以去除所述第二光刻胶区中的光刻胶,并减薄所述第一光刻胶区中的光刻胶。
可选的,所述去除与所述第二光刻胶完全去除区对应的有源层薄膜和缓冲层薄膜,包括:
对带有所述第二光刻胶图案的有源层薄膜和缓冲层薄膜进行刻蚀处理,以去除与所述第二光刻胶完全去除区对应的有源层薄膜和缓冲层薄膜。
可选的,所述在衬底基板上形成缓冲层和薄膜晶体管,包括:
在所述衬底基板上依次形成遮光层、所述缓冲层、所述有源层图形、栅绝缘层、栅极图形、层间介电层、源漏极图形、平坦层和钝化层;
其中,所述层间介电层、所述平坦层和所述钝化层均设置有第二过孔,所述阵列基板的待切割区域位于所述第二过孔在所述衬底基板上的正投影区域内。
可选的,所述第一过孔在所述衬底基板上的正投影区域与所述第二过孔在所述衬底基板上的正投影区域重合。
第二方面,提供了一种阵列基板,所述阵列基板由第一方面所述的阵列基板的制造方法制造而成。
第三方面,提供了一种显示装置,包括:第二方面所述的阵列基板。
本发明实施例提供的技术方案带来的有益效果是:
本发明实施例提供的阵列基板的制造方法、阵列基板及显示装置,由于有源层图形与缓冲层中的第一过孔通过一次构图工艺形成,因此可以避免有源图形被刻蚀处理所采用的刻蚀液腐蚀,并且刻蚀处理时所刻蚀的膜层厚度较小,提高了对刻蚀处理的刻蚀厚度的控制精度,从而避免了出现刻蚀到衬底基板的情况,或者出现膜层未刻穿的情况。又由于阵列基板的待切割区域位于第一过孔在衬底基板的正投影区域内,因此该方法能够去除待切割区域中的缓冲层,当采用激光切割的方式切割阵列基板时,降低了缓冲层的脱离的风险,并且有效的提高了激光切割的效率。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是相关技术提供的一种阵列基板的结构示意图;
图2是本发明实施例提供的一种形成有源层图形和缓冲层的方法流程图;
图3A是本发明实施例提供的一种形成缓冲层薄膜的衬底基板的结构示意图;
图3B是本发明实施例提供的一种形成有源层薄膜的衬底基板的结构示意图;
图3C是本发明实施例提供的一种形成光刻胶薄膜的衬底基板的结构示意图;
图3D是本发明实施例提供的一种形成第一光刻胶图案的衬底基板的结构示意图;
图3E是本发明实施例提供的一种形成带有第一光刻胶图案的有源层薄膜和缓冲层薄膜的衬底基板的结构示意图;
图3F是本发明实施例提供的一种形成第二光刻胶图案的衬底基板的结构示意图;
图3G是本发明实施例提供的一种形成带有第二光刻胶图案的有源层和缓冲层的示意图;
图3H是本发明实施例提供的一种形成有源层图形和缓冲层的衬底基板的结构示意图;
图4是本发明实施例提供的一种阵列基板的结构示意图;
图5是本发明实施例提供的另一种阵列基板的结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面将结合附图对本发明实施方式作进一步地详细描述。
请参考图1,图1是相关技术提供的一种阵列基板的结构示意图,该阵列基板可以包括:衬底基板00,在衬底基板00上依次设置有缓冲层01、有源层图形02、栅绝缘层03、栅极图形04、层间介电层05、源漏极图形06、平坦层07和钝化层08,该层间介电层05、平坦层07和钝化层08均需要通过构图工艺形成,在进行构图工艺的过程后可以去除阵列基板中的待切割区域中的相应的膜层结构。其中,层间介电层05中设置有源漏极过孔05a,源漏极图形06通过该源漏极过孔05a与有源层图形02电连接,若在形成层间介电层05的过程中,去除待切割区域中的缓冲层,可能会出现以下两种不良情况:
第一种不良情况,在形成源漏极过孔05a后,仍然需要进行刻蚀处理以去除待切割区域中的缓冲层,由于有源层图形02、层间介电层05和缓冲层01中均含有硅元素,刻蚀处理时所采用刻蚀液会与硅元素进行反应,因此若在形成源漏极过孔05a后仍进行刻蚀处理,刻蚀液会腐蚀有源层图形,从而在后续形成源漏极图形06后,影响了源漏极图形06与有源层图形02之间的电连接。
第二种不良情况,在形成层间介电层05的过程中,需要采用刻蚀处理刻蚀层间介电层和缓冲层两层薄膜结构,该刻蚀处理所要刻蚀的膜层厚度较大,而当该刻蚀处理所要刻蚀的膜层厚度较大时,刻蚀处理的刻蚀厚度不易控制,由于衬底基板中也含有硅元素,因此刻蚀液可能会出现刻蚀到衬底基板的情况;或者,可能会出现膜层未刻穿的情况,也即是,在待切割区域可能会残留缓冲层。
因此,目前的阵列基板中的待切割区域中的缓冲层不易去除。
本发明实施例提供了一种阵列基板的制造方法,该方法可以包括:
在衬底基板上形成缓冲层和薄膜晶体管,该薄膜晶体管可以包括:有源层图形,该缓冲层中设置有第一过孔。
其中,有源层图形与缓冲层中的第一过孔是通过一次构图工艺形成的,阵列基板的待切割区域位于第一过孔在衬底基板的正投影区域内。该第一过孔为条形孔,该第一过孔在衬底基板上的正投影区域为条形区域。
在本发明实施例中,由于有源层图形与缓冲层中的第一过孔通过一次构图工艺形成,该一次构图工艺可以包括光刻胶涂覆、曝光处理、显影处理、刻蚀处理和光刻胶剥离,在通过刻蚀处理形成缓冲层中的第一过孔时,通过光刻胶涂、曝光处理和显影处理所形成的光刻胶图案可以保护有源层图形,避免该有源图形被刻蚀处理所采用的刻蚀液腐蚀。又由于有源层图形的厚度相对于阵列基板中的层间介电层的厚度较小,因此刻蚀处理时所刻蚀的膜层厚度较小,提高了对刻蚀处理的刻蚀厚度的控制精度,从而避免了出现刻蚀到衬底基板的情况,或者出现膜层未刻穿的情况。
综上所述,本发明实施例提供的阵列基板的制造方法,由于有源层图形与缓冲层中的第一过孔通过一次构图工艺形成,因此可以避免有源图形被刻蚀处理所采用的刻蚀液腐蚀,并且刻蚀处理时所刻蚀的膜层厚度较小,提高了对刻蚀处理的刻蚀厚度的控制精度,从而避免了出现刻蚀到衬底基板的情况,或者出现膜层未刻穿的情况。又由于阵列基板的待切割区域位于第一过孔在衬底基板的正投影区域内,因此该方法能够去除待切割区域中的缓冲层,当采用激光切割的方式切割阵列基板时,降低了缓冲层的脱离的风险,并且有效的提高了激光切割的效率。
需要说明的是,本发明实施例提供的阵列基板的制造方法中,形成有源层图形与缓冲层的工艺相较于相关技术中的工艺存在较大的区别,因此本发明实施例先对形成有源层图形和缓冲层的过程进行示意性说明,然后对形成阵列基板中的其他膜层的结构进行示意性说明。
请参考图2,图2是本发明实施例提供的一种形成有源层图形和缓冲层的方法流程图,该方法可以包括:
步骤201、在衬底基板上形成缓冲层薄膜。
可选的,该缓冲层薄膜可以为依次叠加设置的氮化硅薄膜和氧化硅薄膜。
示例的,请参考图3A,图3A是本发明实施例提供的一种形成缓冲层薄膜的衬底基板的结构示意图,可以在衬底基板10上通过沉积、涂敷、溅射等多种方式中的任一种形成缓冲层薄膜11a。
步骤202、在缓冲层薄膜上形成有源层薄膜。
可选的,该有源层薄膜的材质可以为多晶硅。
示例的,请参考图3B,图3B是本发明实施例提供的一种形成有源层薄膜的衬底基板的结构示意图,可以在形成有缓冲层薄膜11a的衬底基板10上通过沉积、涂敷、溅射等多种方式中的任一种形成有源层薄膜12a。
步骤203、对有源层薄膜执行一次构图工艺,以形成有源层图形和缓冲层。
在本发明实施例中,对有源层薄膜执行一次构图工艺,以形成有源层图形和缓冲层,可以包括如下几个步骤:
步骤A1、在有源层薄膜上形成光刻胶薄膜。
示例的,请参考图3C,图3C是本发明实施例提供的一种形成光刻胶薄膜的衬底基板的结构示意图,可以在形成有有源层薄膜12a的衬底基板10上涂覆一层光刻胶薄膜13。
步骤A2、采用灰度掩膜版对光刻胶薄膜进行曝光处理,并对曝光处理后的光刻胶薄膜进行显影处理,以形成第一光刻胶图案。
示例的,请参考图3D,图3D是本发明实施例提供的一种形成第一光刻胶图案的衬底基板的结构示意图,可以采用灰度掩膜版20对光刻胶薄膜进行曝光处理,再对曝光处理后的光刻胶薄膜进行显影处理,进而可以得到第一光刻胶图案13a。该灰度掩膜版20可以包括:非透光区域21、半透光区域22和透光区域23,其中,非透光区域21的透光率<半透光区域22的透光率<透光区域23的透光率,以光刻胶薄膜材料为正性光刻胶为例,对光刻胶薄膜进行曝光处理和显影处理后,形成的第一光刻胶图案13a可以包括:第一光刻胶区13a1、第二光刻胶区13a2和第一光刻胶完全去除区13a3,该第一光刻胶区13a1中的光刻胶厚度大于第二光刻胶区13a2中的光刻胶厚度,其中,第一光刻胶区13a1对应灰度掩膜版20中的非透光区域21,第二光刻胶区13a2对应灰度掩膜版20中的半透光区域22,第一光刻胶完全去除区13a3对应灰度掩膜版20中的透光区域23。
需要说明的是,本发明实施例是以光刻胶薄膜的材质为正性光刻胶为例进行示意性说明的,实际应用中,该光刻胶薄膜的材质还可以为负性光刻胶,本发明实施例对此不作限定。
步骤A3、去除与第一光刻胶完全去除区对应的有源层薄膜,并减薄与第一光刻胶完全去除区对应的缓冲层薄膜,以形成带有第一光刻胶图案的有源层薄膜和缓冲层薄膜。
示例的,请参考图3E,图3E是本发明实施例提供的一种形成带有第一光刻胶图案的有源层薄膜和缓冲层薄膜的衬底基板的结构示意图,可以对带有第一光刻胶图案13a的有源层薄膜12a和缓冲层薄膜11a进行刻蚀处理,以去除与第一光刻胶完全去除区13a3对应的有源层薄膜12a,并减薄与第一光刻胶完全去除区13a对应的缓冲层薄膜11a。
步骤A4、去除第二光刻胶区中的光刻胶,并减薄第一光刻胶区中的光刻胶,以形成第二光刻胶图案。
示例的,请参考图3F,图3F是本发明实施例提供的一种形成第二光刻胶图案的衬底基板的结构示意图,可以对第一光刻胶图案进行灰化处理,以去除第二光刻胶区中的光刻胶,并减薄第一光刻胶区中的光刻胶,从而可以形成第二光刻胶图案13b,该第二光刻胶图案13b可以包括:第二光刻胶完全去除区13b1,需要说的是,该第二光刻胶完全去除区13b1为:第一光刻胶图案中第一光刻胶完全去除区以及第二光刻胶区组合形成的区域。
步骤A5、去除与第二光刻胶完全去除区对应的有源层薄膜和缓冲层薄膜,以形成带有第二光刻胶图案的有源层图形和缓冲层。
示例的,请参考图3G,图3G是本发明实施例提供的一种形成带有第二光刻胶图案的有源层和缓冲层的示意图,可以对带有第二光刻胶图案13b的有源层薄膜和缓冲层薄膜进行刻蚀处理,以去除与第二光刻胶完全去除区13b1对应的有源层薄膜和缓冲层薄膜,从而可以形成带有第二光刻胶图案13b的有源层图形12和缓冲层11。此时,缓冲层11中为带有第一过孔a,阵列基板的待切割区域位于第一过孔a在衬底基板10的正投影区域内,从而保证了待切割区域中的不存在缓冲层。
步骤A6、去除第二光刻胶图案,以形成有源层图形和缓冲层。
示例的,请参考图3H,图3H是本发明实施例提供的一种形成有源层图形和缓冲层的衬底基板的结构示意图,剥离第二光刻胶图案,从而可以形成有源层图形12和缓冲层11。
需要说明的是,步骤A3与步骤A5采用了两次刻蚀处理刻蚀有源层薄膜和缓冲层薄膜,每次刻蚀处理时所要刻蚀的膜层厚度较小,提高了对刻蚀处理的刻蚀厚度的控制精度,从而避免了出现刻蚀到衬底基板的情况,或者出现膜层未刻穿的情况。且在步骤A5中进行刻蚀处理时,第二光刻胶图案可以保护有源层图形,避免了有源图形被刻蚀处理所采用的刻蚀液腐蚀。
还需说明的是,在本发明实施例中在某个膜层上形成另一个膜层,是指在某个膜层中远离衬底基板的一侧形成另一膜层。例如,在缓冲层薄膜上形成有源层薄膜,是指在缓冲层薄膜中远离衬底基板的一侧形成有源层薄膜。
实际应用中,阵列基板中的薄膜晶体管可以为顶栅型薄膜晶体管和底栅型薄膜晶体管,该顶栅型薄膜晶体管和底栅型薄膜晶体管的膜层结构不同,当阵列基板中的薄膜晶体管的类型不同时,阵列基板的制造方法也有所不同,但是形成有源层图形和缓冲层的工艺相同。
在一种实现方式中,当阵列基板中的薄膜晶体管为顶栅型薄膜晶体管时,本发明实施例提供的阵列基板的制造方法可以包括:
在衬底基板上依次形成遮光层、缓冲层、有源层图形、栅绝缘层、栅极图形、层间介电层、源漏极图形、平坦层和钝化层。其中,层间介电层、平坦层和钝化层均设置有第二过孔,阵列基板的待切割区域位于第二过孔在衬底基板上的正投影区域内。该第二过孔为条形孔,该第二过孔在衬底基板上的正投影区域为条形区域。
例如,通过该阵列基板的制造方法制造得到的阵列基板的结构可以参考图4,图4是本发明实施例提供的一种阵列基板的结构示意图,可以在衬底基板10上可以依次形成遮光层14、缓冲层11、有源层图形12、栅绝缘层15、栅极图形16、层间介电层17、源漏极图形18、平坦层19和钝化层110,该层间介电层17、平坦层19和钝化层110均设置有第二过孔b,阵列基板的待切割区域位于第二过孔b在衬底基板10上的正投影区域内,可选的,第一过孔a在衬底基板10上的正投影区域与第二过孔b在衬底基板10上的正投影区域重合。
在另一种实现方式中,当阵列基板中的薄膜晶体管为底栅型薄膜晶体管时,本发明实施例提供的阵列基板的制造方法可以包括:
在衬底基板上依次形成栅极图形、栅绝缘层、缓冲层、有源层图形、源漏极图形、平坦层和钝化层。其中,栅绝缘、平坦层和钝化层均设置有第二过孔,阵列基板的待切割区域位于第二过孔在衬底基板上的正投影区域内。该第二过孔为条形孔,该第二过孔在衬底基板上的正投影区域为条形区域。
例如,通过该阵列基板的制造方法制造得到的阵列基板的结构可以参考图5,图5是本发明实施例提供的另一种阵列基板的结构示意图,可以在衬底基板10上可以依次形成栅极图形16、栅绝缘层15、缓冲层11、有源层图形12、源漏极图形18、平坦层19和钝化层110,该栅绝缘层15、平坦层19和钝化层110均设置有第二过孔b,阵列基板的待切割区域位于第二过孔b在衬底基板10上的正投影区域内,可选的,第一过孔a在衬底基板10上的正投影区域与第二过孔b在衬底基板10上的正投影区域重合。
综上所述,本发明实施例提供的阵列基板的制造方法,由于有源层图形与缓冲层中的第一过孔通过一次构图工艺形成,因此可以避免有源图形被刻蚀处理所采用的刻蚀液腐蚀,并且刻蚀处理时所刻蚀的膜层厚度较小,提高了对刻蚀处理的刻蚀厚度的控制精度,从而避免了出现刻蚀到衬底基板的情况,或者出现膜层未刻穿的情况。又由于阵列基板的待切割区域位于第一过孔在衬底基板的正投影区域内,因此该方法能够去除待切割区域中的缓冲层,当采用激光切割的方式切割阵列基板时,降低了缓冲层的脱离的风险,并且有效的提高了激光切割的效率。
本发明实施例还提供了一种阵列基板,该阵列基板的结构可以参考图4或图5示出的阵列基板的结构。
本发明实施例还提供了一种显示装置,该显示装置可以包括图4示出的阵列基板或者图5示出的阵列基板。该显示装置可以为:液晶面板、电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
以上所述仅为本发明的较佳实施例,并不用以限制本发明,凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (10)
1.一种阵列基板的制造方法,其特征在于,所述方法包括:
在衬底基板上形成缓冲层和薄膜晶体管,所述薄膜晶体管包括:有源层图形,所述缓冲层中设置有第一过孔;
其中,所述有源层图形与所述缓冲层中的第一过孔是通过一次构图工艺形成的,所述阵列基板的待切割区域位于所述第一过孔在所述衬底基板的正投影区域内。
2.根据权利要求1所述的方法,其特征在于,
所述在衬底基板上形成缓冲层和薄膜晶体管,包括:
在所述衬底基板上形成缓冲层薄膜;
在所述缓冲层薄膜上形成有源层薄膜;
对所述有源层薄膜执行一次构图工艺,以形成所述有源层图形和所述缓冲层。
3.根据权利要求2所述的方法,其特征在于,
所述对所述有源层薄膜执行一次构图工艺,以形成所述有源层图形和所述缓冲层,包括:
在所述有源层薄膜上形成光刻胶薄膜;
采用灰度掩膜版对所述光刻胶薄膜进行曝光处理,并对曝光处理后的光刻胶薄膜进行显影处理,以形成第一光刻胶图案,所述第一光刻胶图案包括:第一光刻胶区、第二光刻胶区和第一光刻胶完全去除区,且所述第一光刻胶区中的光刻胶厚度大于所述第二光刻胶区中的光刻胶厚度;
去除与所述第一光刻胶完全去除区对应的有源层薄膜,并减薄与所述第一光刻胶完全去除区对应的缓冲层薄膜,以形成带有所述第一光刻胶图案的有源层薄膜和缓冲层薄膜;
去除所述第二光刻胶区中的光刻胶,并减薄所述第一光刻胶区中的光刻胶,以形成第二光刻胶图案,所述第二光刻胶图案包括:第二光刻胶完全去除区;
去除与所述第二光刻胶完全去除区对应的有源层薄膜和缓冲层薄膜,以形成带有所述第二光刻胶图案的所述有源层图形和所述缓冲层;
去除所述第二光刻胶图案,以形成所述有源层图形和所述缓冲层。
4.根据权利要求3所述的方法,其特征在于,
所述去除与所述第一光刻胶完全去除区对应的有源层薄膜,并减薄与所述第一光刻胶完全去除区对应的缓冲层薄膜,包括:
对带有所述第一光刻胶图案的有源层薄膜和缓冲层薄膜进行刻蚀处理,以去除与所述第一光刻胶完全去除区对应的有源层薄膜,并减薄与所述第一光刻胶完全去除区对应的缓冲层薄膜。
5.根据权利要求3所述的方法,其特征在于,
所述去除所述第二光刻胶区中的光刻胶,并减薄所述第一光刻胶区中的光刻胶,包括:
对所述第一光刻胶图案进行灰化处理,以去除所述第二光刻胶区中的光刻胶,并减薄所述第一光刻胶区中的光刻胶。
6.根据权利要求3所述的方法,其特征在于,
所述去除与所述第二光刻胶完全去除区对应的有源层薄膜和缓冲层薄膜,包括:
对带有所述第二光刻胶图案的有源层薄膜和缓冲层薄膜进行刻蚀处理,以去除与所述第二光刻胶完全去除区对应的有源层薄膜和缓冲层薄膜。
7.根据权利要求1至6任一所述的方法,其特征在于,
所述在衬底基板上形成缓冲层和薄膜晶体管,包括:
在所述衬底基板上依次形成遮光层、所述缓冲层、所述有源层图形、栅绝缘层、栅极图形、层间介电层、源漏极图形、平坦层和钝化层;
其中,所述层间介电层、所述平坦层和所述钝化层均设置有第二过孔,所述阵列基板的待切割区域位于所述第二过孔在所述衬底基板上的正投影区域内。
8.根据权利要求7所述的方法,其特征在于,
所述第一过孔在所述衬底基板上的正投影区域与所述第二过孔在所述衬底基板上的正投影区域重合。
9.一种阵列基板,其特征在于,所述阵列基板由权利要求1至8任一所述的阵列基板的制造方法制造而成。
10.一种显示装置,其特征在于,包括:权利要求9所述的阵列基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810174492.4A CN108376643B (zh) | 2018-03-02 | 2018-03-02 | 阵列基板的制造方法、阵列基板及显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810174492.4A CN108376643B (zh) | 2018-03-02 | 2018-03-02 | 阵列基板的制造方法、阵列基板及显示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN108376643A true CN108376643A (zh) | 2018-08-07 |
CN108376643B CN108376643B (zh) | 2020-05-26 |
Family
ID=63018333
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810174492.4A Active CN108376643B (zh) | 2018-03-02 | 2018-03-02 | 阵列基板的制造方法、阵列基板及显示装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN108376643B (zh) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105529301A (zh) * | 2016-01-04 | 2016-04-27 | 京东方科技集团股份有限公司 | 阵列基板的制造方法、阵列基板和显示装置 |
CN107634070A (zh) * | 2017-09-15 | 2018-01-26 | 京东方科技集团股份有限公司 | 阵列基板的制造方法、阵列基板及显示装置 |
-
2018
- 2018-03-02 CN CN201810174492.4A patent/CN108376643B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105529301A (zh) * | 2016-01-04 | 2016-04-27 | 京东方科技集团股份有限公司 | 阵列基板的制造方法、阵列基板和显示装置 |
CN107634070A (zh) * | 2017-09-15 | 2018-01-26 | 京东方科技集团股份有限公司 | 阵列基板的制造方法、阵列基板及显示装置 |
Also Published As
Publication number | Publication date |
---|---|
CN108376643B (zh) | 2020-05-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104617114B (zh) | 一种阵列基板及其制作方法和显示装置 | |
JP5777153B2 (ja) | アレイ基板のマザーボードの製造方法 | |
US10381382B2 (en) | Array substrate, method for manufacturing the same and display device | |
EP3544050A1 (en) | Array substrate and preparation method therefor, and display device | |
JP6818554B2 (ja) | アレイ基板の製造方法、アレイ基板および表示装置 | |
JP2008010810A (ja) | フラットパネルディスプレイに使用される薄膜トランジスタの製造方法 | |
WO2013181909A1 (zh) | 薄膜晶体管和阵列基板及其制造方法 | |
US10504943B2 (en) | Method for manufacturing an array substrate motherboard | |
JP5741992B2 (ja) | Tft−lcdアレイ基板及びその製造方法 | |
WO2013026375A1 (zh) | 薄膜晶体管阵列基板及其制造方法和电子器件 | |
US9276014B2 (en) | Array substrate and method of fabricating the same, and liquid crystal display device | |
WO2013143292A1 (zh) | 触摸传感器、其制作方法以及具有触摸屏的液晶显示器 | |
WO2015096312A1 (zh) | 阵列基板及其制作方法和显示装置 | |
US6309903B2 (en) | Method for manufacturing fringe field switching mode liquid crystal display device | |
WO2013166831A1 (zh) | 薄膜晶体管阵列基板及制作方法和显示装置 | |
WO2020082623A1 (zh) | 薄膜晶体管及其制造方法 | |
WO2015055030A1 (zh) | 阵列基板及其制作方法、显示装置 | |
WO2019179339A1 (zh) | 阵列基板及其制造方法、显示面板、显示装置 | |
WO2019001285A1 (zh) | 阵列基板及其制备方法和显示装置 | |
WO2016206203A1 (zh) | 导电结构及其制作方法、阵列基板、显示装置 | |
WO2013071838A1 (zh) | 彩膜基板、tft阵列基板及其制造方法和液晶显示面板 | |
CN106024705B (zh) | Tft基板的制作方法 | |
WO2013143294A1 (zh) | 阵列基板、其制作方法以及显示装置 | |
CN208384312U (zh) | 显示面板以及显示装置 | |
WO2017012292A1 (zh) | 阵列基板及其制备方法、显示面板、显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |