CN108365006B - 一种高速超结横向绝缘栅双极型晶体管 - Google Patents

一种高速超结横向绝缘栅双极型晶体管 Download PDF

Info

Publication number
CN108365006B
CN108365006B CN201810137194.8A CN201810137194A CN108365006B CN 108365006 B CN108365006 B CN 108365006B CN 201810137194 A CN201810137194 A CN 201810137194A CN 108365006 B CN108365006 B CN 108365006B
Authority
CN
China
Prior art keywords
semiconductor
region
substrate
drift
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810137194.8A
Other languages
English (en)
Other versions
CN108365006A (zh
Inventor
林�智
袁琦
韩姝
胡盛东
周建林
唐枋
周喜川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chongqing University
Original Assignee
Chongqing University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chongqing University filed Critical Chongqing University
Priority to CN201810137194.8A priority Critical patent/CN108365006B/zh
Publication of CN108365006A publication Critical patent/CN108365006A/zh
Priority to US16/264,654 priority patent/US10658496B2/en
Application granted granted Critical
Publication of CN108365006B publication Critical patent/CN108365006B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H01L29/0808—Emitter regions of bipolar transistors of lateral transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7394—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET on an insulating layer or substrate, e.g. thin film device or device isolated from the bulk substrate

Abstract

本发明公开了一种高速超结横向绝缘栅双极型晶体管，属于半导体功率器件技术领域，通过将现有体硅超结横向绝缘栅双极型晶体管的轻掺杂的衬底换成重掺杂的衬底实现快速关断，通过合理设置超结耐压层中各漂移区的杂质总数保证器件的击穿电压，进一步通过设置半导体第二衬底区及半导体隔离区实现其在集成电路中的应用。本发明所述的一种高速超结横向绝缘栅双极型晶体管解决了超结横向绝缘栅双极型晶体管在成本以及在体硅衬底上实现快速关断之间所存在的矛盾。

Description

一种高速超结横向绝缘栅双极型晶体管
技术领域
本发明属于半导体功率器件技术领域，具体的说是涉及一种高速超结横向绝缘栅双极型晶体管。
背景技术
在超结横向绝缘栅场效应晶体管（LIGBT：Lateral Insulated Gate BipolarTranslator）中，电子和空穴同时参与导电，这两种载流子形成电导调制，极大地降低了器件的比导通电阻，减小了器件占用的芯片面积，其典型结构参见图1a和图1b所示晶体管结构。然而，在基于体硅衬底制造的器件中载流子会进入到轻掺杂衬底中，形成非平衡载流子。这样，器件关断时需要一定时间抽取这些载流子，延长了关断时间，增大了关断功耗。
目前最常用的解决方案是使用绝缘体上硅（SOI：Silicon on Insulator）衬底代替体硅衬底，参见图2a和图2b所示，在超结结构部分和轻掺杂衬底之间插入一层绝缘体，该绝缘体一般采用二氧化硅材料。绝缘体层能有效地阻挡载流子进入轻掺杂衬底，从而避免了关断时对轻掺杂衬底中载流子的抽取，缩短了关断时间，减小了关断功耗，但是，此方案存在着SOI衬底工艺复杂，成本是体硅材料的几倍的弊端。
另一种解决方案是直接使用绝缘衬底代替体硅衬底，比如用蓝宝石衬底，参见图3a和图3b所示，将半导体超结结构制造在本征蓝宝石衬底上。本征蓝宝石衬底不导电，是一种良好的绝缘体，使得半导体超结结构中的载流子不会进入本征蓝宝石衬底，也就避免了关断时对衬底中载流子的抽取。相应地，在蓝宝石等绝缘衬底上制造的超结LIGBT关断时间短，关断功耗小。但是此方案中的蓝宝石衬底的成本更高。
综上可知，现有技术中不管是采用在超结结构部分和轻掺杂衬底之间插入一层绝缘体层，或者直接使用绝缘衬底代替体硅衬底来解决LIGBT器件中的载流子会进入轻掺杂衬底，导致器件的关断时间长、关断功耗大的问题的同时均不能有效解决随之而来的绝缘性衬底工艺复杂、成本高的矛盾。
发明内容
鉴于已有技术存在的缺陷，本发明的目的是要提供一种高速超结横向绝缘栅双极型晶体管，达到以低成本在体硅衬底上实现超结LIGBT的快速关断的目的。
为了实现上述目的，本发明的技术方案：
一种高速超结横向绝缘栅双极型晶体管，其特征在于所述晶体管的元胞结构包括：
半导体第一衬底区；
耐压区，其位于所述半导体第一衬底区的表面上，由相互交替的对应不同导电类型的半导体第一漂移区和半导体第二漂移区构成，所述半导体第一漂移区的导电类型与所述半导体第一衬底区相同，所述半导体第二漂移区的导电类型与所述半导体第一衬底区相反；
半导体场终止区，其与所述半导体第一衬底区所对应的导电类型相同并位于所述半导体第一衬底区表面上，在所述半导体场终止区中设有至少一个与所述半导体第一衬底区所对应的导电类型相反的半导体集电区且通过在所述半导体集电区的部分表面覆盖导体以构成所述晶体管的集电极；
半导体体区，其与所述半导体第一衬底区所对应的导电类型相反；
半导体发射区，其与所述半导体第一衬底区所对应的导电类型相同并位于所述半导体体区内，部分所述半导体体区和部分所述半导体发射区通过导体相连以构成所述晶体管的发射极；
栅绝缘层，其被覆盖在部分所述半导体发射区、部分所述半导体体区以及部分所述耐压区的表面，并通过覆盖在所述栅绝缘层表面上的半导体多晶硅栅区以及部分覆盖在所述半导体多晶硅栅区上的导体构成所述晶体管的栅电极，所述半导体多晶硅栅区与所述半导体第一衬底区所对应的导电类型相同；并由部分所述半导体发射区、部分所述半导体体区、所述栅绝缘层、所述半导体多晶硅栅区、所述栅电极和部分所述耐压区构成所述晶体管的栅极结构；
其中，所述半导体第一漂移区和所述半导体第二漂移区相接触且所构成的接触面分别垂直于所述半导体第一衬底区和所述半导体场终止区；
所述耐压区与所述半导体场终止区相接触且所构成的接触面垂直于所述半导体第一衬底区。
进一步地，所述导电类型为N型或者P型。
进一步地，所述晶体管所采用的半导体材料包括但不限于硅、砷化镓、氮化镓或者碳化硅中的任意一种。
进一步地，所述半导体场终止区通过与所述半导体第一衬底区所对应的导电类型相同的半导体缓冲区与所述半导体集电区接触，其中，所述半导体缓冲区位于所述半导体场终止区内，所述半导体集电区位于所述半导体缓冲区内。
进一步地，所述半导体场终止区通过与所述半导体第一衬底区所对应的导电类型相反的半导体辅助区与所述半导体集电区接触，其中，接触面垂直于所述半导体第一衬底区，所述半导体集电区位于所述半导体辅助区内，所述半导体辅助区采用与所述半导体第二漂移区相同的杂质浓度分布。
进一步地，所述元胞结构还包括第二衬底区，其位于所述半导体第一衬底区底面，且掺杂浓度小于所述半导体第一衬底区。
进一步地，所述半导体场终止区至少被设置有一个与所述半导体第一衬底区所对应的导电类型相同的半导体第一隔离区，所述半导体第一隔离区与所述半导体第一衬底区相接触；所述半导体场终止区与所述半导体第一隔离区的接触面垂直于所述半导体第一衬底区。进一步地，所述半导体辅助区至少被设置有一个与所述半导体第一衬底区所对应的导电类型相同的半导体第二隔离区，所述半导体第二隔离区与所述半导体第一衬底区相接触；所述半导体辅助区与所述半导体第二隔离区的接触面垂直于所述半导体第一衬底区。
半导体第一衬底区半导体第一衬底区进一步地，所述栅极结构为平面型栅极结构或者沟槽型栅极结构。
进一步地，所述半导体第一衬底区为重掺杂区。
与现有技术相比，本发明的有益效果：
本发明有效地实现了以低成本在体硅衬底上构造超结LIGBT而达到快速关断的目的，具体的通过使得半导体第一衬底区为重掺杂区，从而使得从半导体集电区注入的少数载流子在俄歇效应的作用下很快复合掉，避免了在衬底中积累大量非平衡载流子，达到快速关断的目的。另，由于所述耐压区中半导体第一漂移区的杂质总数小于半导体第二漂移区的杂质总数，进而使得耐压层中的等效杂质为第二种导电类型。具体而言，沿着N柱和P柱排列的方向，所述半导体第二漂移区的杂质总数减去所述半导体第一漂移区的杂质总数的差除以耐压层的长度所得的平均杂质剂量在1012cm-2左右；在器件正向阻断时，这些等效杂质与所述半导体第一衬底区中的杂质和所述半导体场终止区中的杂质之间建立起电场从而获得高击穿电压。
附图说明
图1a为常规超结LIGBT的结构示意图；
图1b为图1a中虚线对应的截面示意图；
图2a为SOI衬底超结LIGBT的结构示意图；
图2b为图2a中虚线对应的截面示意图；
图3a为蓝宝石衬底超结LIGBT的结构示意图；
图3b为图3a中虚线对应的截面示意图；
图4a为本发明所述的实例1对应的超结LIGBT的结构示意图；
图4b为图4a中虚线对应的截面示意图；
图5a为本发明所述的实例2对应的超结LIGBT的结构示意图；
图5b为图5a中虚线对应的截面示意图；
图6a为本发明所述的实例3对应的超结LIGBT的结构示意图；
图6b为图6a中虚线对应的截面示意图；
图7a为本发明所述的实例4对应的超结LIGBT的结构示意图；
图7b为图7a中虚线对应的截面示意图；
图8a为本发明所述的实例5对应的超结LIGBT的结构示意图；
图8b为图8a中虚线对应的截面示意图；
图9a为本发明所述的实例6对应的超结LIGBT的结构示意图；
图9b为图9a中虚线对应的截面示意图；
图10a为本发明所述的实例7对应的超结LIGBT的结构示意图；
图10b为图10a中虚线对应的截面示意图；
图11a为本发明所述的实例8对应的超结LIGBT的结构示意图；
图11b为图11a中虚线对应的截面示意图；
图12a为本发明所述的实例9对应的超结LIGBT的结构示意图；
图12b为图12a中虚线对应的截面示意图。
图中：01、发射极，02、栅电极，03、集电极，10、半导体第一漂移区，11、半导体发射区，12、半导体缓冲区，13、半导体场终止区，14、半导体第一衬底区，15、半导体第一隔离区，16、半导体第二隔离区， 20、半导体第二漂移区，21、半导体体区，22、半导体集电区，23、半导体第二衬底区，24、半导体辅助区，30、多晶硅栅区，40、栅绝缘层，41、绝缘体，50、蓝宝石。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
本发明实施例提供了一种超结LIGBT所对应的元胞结构。该超结LIGBT的元胞结构包括：半导体第一衬底区，所述半导体第一衬底区为重掺杂区，其掺杂浓度大于1018 cm-3；耐压区，其位于所述半导体第一衬底区表面上，由相互交替的对应不同导电类型的半导体第一漂移区和半导体第二漂移区构成，所述半导体第一漂移区的导电类型与所述半导体第一衬底区相同，所述半导体第二漂移区的导电类型与所述半导体第一衬底区相反，所述导电类型为N型或者P型；
半导体场终止区，其与所述半导体第一衬底区所对应的导电类型相同并位于所述半导体第一衬底区表面上，在所述半导体场终止区中设有至少一个与所述半导体第一衬底区所对应的导电类型相反的半导体集电区且通过在所述半导体集电区的部分表面覆盖导体以构成所述晶体管的集电极；半导体体区，其与所述半导体第一衬底区所对应的导电类型相反；半导体发射区，其与所述半导体第一衬底区所对应的导电类型相同并位于所述半导体体区内，部分所述半导体体区和部分所述半导体发射区通过导体相连以构成所述晶体管的发射极；栅绝缘层，其被覆盖在部分所述半导体发射区、部分所述半导体体区以及部分所述耐压区的表面，并通过覆盖在所述栅绝缘层表面上的半导体多晶硅栅区以及部分覆盖在所述半导体多晶硅栅区上的导体构成所述晶体管的栅电极，所述半导体多晶硅栅区与所述半导体第一衬底区所对应的导电类型相同，所述栅极结构为平面型栅极结构或者沟槽型栅极结构；并由部分所述半导体发射区、部分所述半导体体区、所述栅绝缘层、所述半导体多晶硅栅区、所述栅电极和部分所述耐压区构成所述晶体管的栅极结构；其中，所述半导体第一漂移区和所述半导体第二漂移区相接触且所构成的接触面分别垂直于所述半导体第一衬底区和所述半导体场终止区；所述耐压区与所述半导体场终止区相接触且所构成的接触面垂直于所述半导体第一衬底区。
在一种可选的实施方式中，所述元胞结构还包括第二衬底区，其位于所述半导体第一衬底区底面，且掺杂浓度小于所述半导体第一衬底区，优选其掺杂浓度小于1017 cm-3；以便实现在集成电路中的应用。
在一种可选的实施方式中，所述晶体管所采用的半导体材料包括但不限于硅、砷化镓、氮化镓或者碳化硅中的任意一种。
在一种可选的实施方式中，所述半导体场终止区通过与所述半导体第一衬底区所对应的导电类型相同的缓冲区与所述半导体集电区接触，其中，所述缓冲区位于所述半导体场终止区内，所述半导体集电区位于所述缓冲区内。
在一种可选的实施方式中，所述半导体场终止区通过与所述半导体第一衬底区所对应的导电类型相反的半导体辅助区与所述半导体集电区接触，其中，接触面垂直于所述半导体第一衬底区，所述半导体集电区位于所述半导体辅助区内，所述半导体辅助区采用与所述半导体第二漂移区相同的杂质浓度分布。半导体辅助区在一种可选的实施方式中，所述半导体场终止区至少被设置有一个与所述半导体第一衬底区所对应的导电类型相同的半导体第一隔离区以获得更好的隔离效果，所述半导体第一隔离区与所述半导体第一衬底区相接触；所述半导体场终止区与所述半导体第一隔离区的接触面垂直于所述半导体第一衬底区。优选的所述半导体第一隔离区其掺杂浓度大于1018 cm-3。
在一种可选的实施方式中，所述半导体辅助区至少被设置有一个与所述半导体第一衬底区所对应的导电类型相同的半导体第二隔离区以获得更好的隔离效果，所述半导体第二隔离区与所述半导体第一衬底区相接触；所述半导体辅助区与所述半导体第二隔离区的接触面垂直于所述半导体第一衬底区。优选的所述半导体辅助区、半导体第二隔离区其掺杂浓度大于1018 cm-3。
在上述可选的实施方式中本发明重要发明点有两点：其一是半导体第一衬底区为重掺杂区，以使得从半导体集电区注入的少数载流子在俄歇效应的作用下很快复合掉，避免了在衬底中积累大量非平衡载流子，实现快速关断；其二是所述耐压层中半导体第一漂移区的杂质总数小于半导体第二漂移区的杂质总数，使得耐压层中的等效杂质为第二种导电类型；具体而言，沿着N柱和P柱排列的方向，所述半导体第二漂移区的杂质总数减去所述半导体第一漂移区的杂质总数的差除以耐压层的长度所得的平均杂质剂量在1012cm-2左右；从而在器件正向阻断时，这些等效杂质与所述半导体第一衬底区中的杂质和所述半导体场终止区中的杂质之间建立起电场，获得高击穿电压。
下面通过几个可选的实施实例对上述内容进行说明：
如图4a-图4b所示的实例1，该超结LIGBT其元胞结构包括：半导体第一衬底区14，所述半导体第一衬底区为重掺杂区，其掺杂浓度大于1018 cm-3；耐压区，其位于所述半导体第一衬底区表面上，由相互交替的对应不同导电类型的半导体第一漂移区10和半导体第二漂移区20构成，所述半导体第一漂移区10的导电类型与所述半导体第一衬底区14相同，所述导电类型为N型，所述半导体第二漂移区20的导电类型为P型；半导体场终止区13，其与所述半导体第一衬底区14所对应的导电类型相同即N型并位于所述半导体第一衬底区14表面上，在所述半导体场终止区13中设有至少一个导电类型为P型的半导体集电区22且通过在所述半导体集电区22的部分表面覆盖导体以构成所述晶体管的集电极03；半导体体区21，其所对应的导电类型为P型；半导体发射区11，其所对应的导电类型为N型并位于所述半导体体区21内，部分所述半导体体区21和部分所述半导体发射区11通过导体相连以构成所述晶体管的发射极01；栅绝缘层40，其被覆盖在部分所述半导体发射区11、部分所述半导体体区21以及部分所述耐压区的表面，并通过覆盖在所述栅绝缘层40表面上的半导体多晶硅栅区30以及部分覆盖在所述半导体多晶硅栅区30上的导体构成所述晶体管的栅电极02，所述半导体多晶硅栅区30所对应的导电类型为N型；并由部分所述半导体发射区11、部分所述半导体体区21、所述栅绝缘层40、所述半导体多晶硅栅区30、所述栅电极02和部分所述耐压区构成所述晶体管的栅极结构，所述栅极结构为平面型栅极结构或者沟槽型栅极结构；其中，所述半导体第一漂移区10和所述半导体第二漂移区20相接触且所构成的接触面分别垂直于所述半导体第一衬底区14和所述半导体场终止区13；所述耐压区与所述半导体场终止区13相接触且所构成的接触面垂直于所述半导体第一衬底区14。
如图5a-图5b所示的实例2，该超结LIGBT其元胞结构包括：半导体第一衬底区14，所述半导体第一衬底区为重掺杂区，其掺杂浓度大于1018 cm-3；耐压区，其位于所述半导体第一衬底区表面上，由相互交替的对应不同导电类型的半导体第一漂移区10和半导体第二漂移区20构成，所述半导体第一漂移区10的导电类型与所述半导体第一衬底区14相同，所述导电类型为N型，所述半导体第二漂移区20的导电类型为P型；半导体场终止区13，其与所述半导体第一衬底区14所对应的导电类型相同即N型并位于所述半导体第一衬底区14表面上，在所述半导体场终止区13中设有至少一个导电类型为P型的半导体集电区22且通过在所述半导体集电区22的部分表面覆盖导体以构成所述晶体管的集电极03；半导体体区21，其所对应的导电类型为P型；半导体发射区11，其所对应的导电类型为N型并位于所述半导体体区21内，部分所述半导体体区21和部分所述半导体发射区11通过导体相连以构成所述晶体管的发射极01；栅绝缘层40，其被覆盖在部分所述半导体发射区11、部分所述半导体体区21以及部分所述耐压区的表面，并通过覆盖在所述栅绝缘层40表面上的半导体多晶硅栅区30以及部分覆盖在所述半导体多晶硅栅区30上的导体构成所述晶体管的栅电极02，所述半导体多晶硅栅区30所对应的导电类型为N型；并由部分所述半导体发射区11、部分所述半导体体区21、所述栅绝缘层40、所述半导体多晶硅栅区30、所述栅电极02和部分所述耐压区构成所述晶体管的栅极结构，所述栅极结构为平面型栅极结构或者沟槽型栅极结构；其中，所述半导体第一漂移区10和所述半导体第二漂移区20相接触且所构成的接触面分别垂直于所述半导体第一衬底区14和所述半导体场终止区13；所述耐压区与所述半导体场终止区13相接触且所构成的接触面垂直于所述半导体第一衬底区14；所述半导体场终止区13通过导电类型为N型的半导体缓冲区12与所述半导体集电区22接触，其中，所述缓冲区12位于所述半导体场终止区13内，所述半导体集电区22位于所述半导体缓冲区12内。
如图6a-图6b所示的实例3，该超结LIGBT其元胞结构包括：半导体第一衬底区14，所述半导体第一衬底区为重掺杂区，其掺杂浓度大于1018 cm-3；耐压区，其位于所述半导体第一衬底区表面上，由相互交替的对应不同导电类型的半导体第一漂移区10和半导体第二漂移区20构成，所述半导体第一漂移区10的导电类型与所述半导体第一衬底区14相同，所述导电类型为N型，所述半导体第二漂移区20的导电类型为P型；半导体场终止区13，其与所述半导体第一衬底区14所对应的导电类型相同即N型并位于所述半导体第一衬底区14表面上，在所述半导体场终止区13中设有至少一个导电类型为P型的半导体集电区22且通过在所述半导体集电区22的部分表面覆盖导体以构成所述晶体管的集电极03；半导体体区21，其所对应的导电类型为P型；半导体发射区11，其所对应的导电类型为N型并位于所述半导体体区21内，部分所述半导体体区21和部分所述半导体发射区11通过导体相连以构成所述晶体管的发射极01；栅绝缘层40，其被覆盖在部分所述半导体发射区11、部分所述半导体体区21以及部分所述耐压区的表面，并通过覆盖在所述栅绝缘层40表面上的半导体多晶硅栅区30以及部分覆盖在所述半导体多晶硅栅区30上的导体构成所述晶体管的栅电极02，所述半导体多晶硅栅区30所对应的导电类型为N型；并由部分所述半导体发射区11、部分所述半导体体区21、所述栅绝缘层40、所述半导体多晶硅栅区30、所述栅电极02和部分所述耐压区构成所述晶体管的栅极结构，所述栅极结构为平面型栅极结构或者沟槽型栅极结构；其中，所述半导体第一漂移区10和所述半导体第二漂移区20相接触且所构成的接触面分别垂直于所述半导体第一衬底区14和所述半导体场终止区13；所述耐压区与所述半导体场终止区13相接触且所构成的接触面垂直于所述半导体第一衬底区14；所述半导体场终止区13通过导电类型为P型的半导体辅助区24与所述半导体集电区22接触，其中，接触面垂直于所述半导体第一衬底区14，所述半导体集电区22位于所述半导体辅助区24内，所述半导体辅助区24采用与所述半导体第二漂移区20相同的杂质浓度分布。
如图7a-图7b所示的实例4，该超结LIGBT其元胞结构包括：半导体第一衬底区14，所述半导体第一衬底区为重掺杂区，其掺杂浓度大于1018 cm-3；耐压区，其位于所述半导体第一衬底区表面上，由相互交替的对应不同导电类型的半导体第一漂移区10和半导体第二漂移区20构成，所述半导体第一漂移区10的导电类型与所述半导体第一衬底区14相同，所述导电类型为N型，所述半导体第二漂移区20的导电类型为P型；半导体场终止区13，其与所述半导体第一衬底区14所对应的导电类型相同即N型并位于所述半导体第一衬底区14表面上，在所述半导体场终止区13中设有至少一个导电类型为P型的半导体集电区22且通过在所述半导体集电区的部分表面覆盖导体以构成所述晶体管的集电极03；半导体体区21，其所对应的导电类型为P型；半导体发射区11，其所对应的导电类型为N型并位于所述半导体体区21内，部分所述半导体体区21和部分所述半导体发射区11通过导体相连以构成所述晶体管的发射极01；栅绝缘层40，其被覆盖在部分所述半导体发射区11、部分所述半导体体区21以及部分所述耐压区的表面，并通过覆盖在所述栅绝缘层40表面上的半导体多晶硅栅区30以及部分覆盖在所述半导体多晶硅栅区30上的导体构成所述晶体管的栅电极02，所述栅区30所对应的导电类型为N型；并由部分所述半导体发射区11、部分所述半导体体区21、所述栅绝缘层40、所述半导体多晶硅栅区30、所述栅电极02和部分所述耐压区构成所述晶体管的栅极结构，所述栅极结构为平面型栅极结构或者沟槽型栅极结构；其中，所述半导体第一漂移区10和所述半导体第二漂移区20相接触且所构成的接触面分别垂直于所述半导体第一衬底区14和所述半导体场终止区13；所述耐压区与所述半导体场终止区13相接触且所构成的接触面垂直于所述半导体第一衬底区14；所述元胞结构还包括第二衬底区23，其位于所述半导体第一衬底区14底面，且掺杂浓度小于所述半导体第一衬底区14。
如图8a-图8b所示的实例5，该超结LIGBT其元胞结构包括：半导体第一衬底区14，所述半导体第一衬底区为重掺杂区，其掺杂浓度大于1018 cm-3；耐压区，其位于所述半导体第一衬底区表面上，由相互交替的对应不同导电类型的半导体第一漂移区10和半导体第二漂移区20构成，所述半导体第一漂移区10的导电类型与所述半导体第一衬底区14相同，所述导电类型为N型，所述半导体第二漂移区20的导电类型为P型；半导体场终止区13，其与所述半导体第一衬底区14所对应的导电类型相同即N型并位于所述半导体第一衬底区14表面上，在所述半导体场终止区13中设有至少一个导电类型为P型的半导体集电区22且通过在所述半导体集电区22的部分表面覆盖导体以构成所述晶体管的集电极03；半导体体区21，其所对应的导电类型为P型；半导体发射区11，其所对应的导电类型为N型并位于所述半导体体区21内，部分所述半导体体区21和部分所述半导体发射区11通过导体相连以构成所述晶体管的发射极01；栅绝缘层40，其被覆盖在部分所述半导体发射区11、部分所述半导体体区21以及部分所述耐压区的表面，并通过覆盖在所述栅绝缘层40表面上的半导体多晶硅栅区30以及部分覆盖在所述半导体多晶硅栅区30上的导体构成所述晶体管的栅电极02，所述半导体多晶硅栅区30所对应的导电类型为N型；并由部分所述半导体发射区11、部分所述半导体体区21、所述栅绝缘层40、所述半导体多晶硅栅区30、所述栅电极02和部分所述耐压区构成所述晶体管的栅极结构，所述栅极结构为平面型栅极结构或者沟槽型栅极结构；其中，所述半导体第一漂移区10和所述半导体第二漂移区20相接触且所构成的接触面分别垂直于所述半导体第一衬底区14和所述半导体场终止区13；所述耐压区与所述半导体场终止区13相接触且所构成的接触面垂直于所述半导体第一衬底区14；所述半导体场终止区13通过导电类型为N型的半导体缓冲区12与所述半导体集电区22接触，其中，所述半导体缓冲区12位于所述半导体场终止区13内，所述半导体集电区22位于所述半导体缓冲区12内；所述元胞结构还包括第二衬底区23，其位于所述半导体第一衬底区14底面，且掺杂浓度小于所述半导体第一衬底区14。
如图9a-图9b所示的实例6，该超结LIGBT其元胞结构包括：半导体第一衬底区14，所述半导体第一衬底区为重掺杂区，其掺杂浓度大于1018 cm-3；耐压区，其位于所述半导体第一衬底区表面上，由相互交替的对应不同导电类型的半导体第一漂移区10和半导体第二漂移区20构成，所述半导体第一漂移区10的导电类型与所述半导体第一衬底区14相同，所述导电类型为N型，所述半导体第二漂移区20的导电类型为P型；半导体场终止区13，其与所述半导体第一衬底区14所对应的导电类型相同即N型并位于所述半导体第一衬底区14表面上，在所述半导体场终止区13中设有至少一个导电类型为P型的半导体集电区22且通过在所述半导体集电区22的部分表面覆盖导体以构成所述晶体管的集电极03；半导体体区21，其所对应的导电类型为P型；半导体发射区11，其所对应的导电类型为N型并位于所述半导体体区21内，部分所述半导体体区21和部分所述半导体发射区11通过导体相连以构成所述晶体管的发射极01；栅绝缘层40，其被覆盖在部分所述半导体发射区11、部分所述半导体体区21以及部分所述耐压区的表面，并通过覆盖在所述栅绝缘层40表面上的半导体多晶硅栅区30以及部分覆盖在所述半导体多晶硅栅区30上的导体构成所述晶体管的栅电极02，所述半导体多晶硅栅区30所对应的导电类型为N型；并由部分所述半导体发射区11、部分所述半导体体区21、所述栅绝缘层40、所述栅区30、所述栅电极02和部分所述耐压区构成所述晶体管的栅极结构，所述栅极结构为平面型栅极结构或者沟槽型栅极结构；其中，所述半导体第一漂移区10和所述半导体第二漂移区20相接触且所构成的接触面分别垂直于所述半导体第一衬底区14和所述半导体场终止区13；所述耐压区与所述半导体场终止区13相接触且所构成的接触面垂直于所述半导体第一衬底区14；所述半导体场终止区13通过导电类型为P型的半导体辅助区24与所述半导体集电区22接触，其中，接触面垂直于所述半导体第一衬底区14，所述半导体集电区22位于所述半导体辅助区24内，所述半导体辅助区24采用与所述半导体第二漂移区20相同的杂质浓度分布；所述元胞结构还包括第二衬底区23，其位于所述半导体第一衬底区14底面，且掺杂浓度小于所述半导体第一衬底区14。
如图10a-图10b所示的实例7，该超结LIGBT其元胞结构包括：半导体第一衬底区14，所述半导体第一衬底区为重掺杂区，其掺杂浓度大于1018 cm-3；耐压区，其位于所述半导体第一衬底区表面上，由相互交替的对应不同导电类型的半导体第一漂移区10和半导体第二漂移区20构成，所述半导体第一漂移区10的导电类型与所述半导体第一衬底区14相同，所述导电类型为N型，所述半导体第二漂移区20的导电类型为P型；半导体场终止区13，其与所述半导体第一衬底区14所对应的导电类型相同即N型并位于所述半导体第一衬底区14表面上，在所述半导体场终止区13中设有至少一个导电类型为P型的半导体集电区22且通过在所述半导体集电区的部分表面覆盖导体以构成所述晶体管的集电极03；半导体体区21，其所对应的导电类型为P型；半导体发射区11，其所对应的导电类型为N型并位于所述半导体体区21内，部分所述半导体体区21和部分所述半导体发射区11通过导体相连以构成所述晶体管的发射极01；栅绝缘层40，其被覆盖在部分所述半导体发射区11、部分所述半导体体区21以及部分所述耐压区的表面，并通过覆盖在所述栅绝缘层40表面上的半导体多晶硅栅区30以及部分覆盖在所述半导体多晶硅栅区30上的导体构成所述晶体管的栅电极02，所述半导体多晶硅栅区30所对应的导电类型为N型；并由部分所述半导体发射区、部分所述半导体体区21、所述栅绝缘层40、所述栅区30、所述栅电极02和部分所述耐压区构成所述晶体管的栅极结构，所述栅极结构为平面型栅极结构或者沟槽型栅极结构；其中，所述半导体第一漂移区10和所述半导体第二漂移区20相接触且所构成的接触面分别垂直于所述半导体第一衬底区14和所述半导体场终止区13；所述耐压区与所述半导体场终止区13相接触且所构成的接触面垂直于所述半导体第一衬底区14；所述半导体场终止区13内至少被设置有一个导电类型为N型的半导体第一隔离区15，所述半导体第一隔离区15与所述半导体第一衬底区14相接触且所述半导体场终止区13与所述半导体第一隔离区15的接触面垂直于所述半导体第一衬底区14；所述元胞结构还包括第二衬底区23，其位于所述半导体第一衬底区14底面，且掺杂浓度小于所述半导体第一衬底区14。
如图11a-图11b所示的实例8，该超结LIGBT其元胞结构包括：半导体第一衬底区14，所述半导体第一衬底区为重掺杂区，其掺杂浓度大于1018 cm-3；耐压区，其位于所述半导体第一衬底区表面上，由相互交替的对应不同导电类型的半导体第一漂移区10和半导体第二漂移区20构成，所述半导体第一漂移区10的导电类型与所述半导体第一衬底区14相同，所述导电类型为N型，所述半导体第二漂移区20的导电类型为P型；半导体场终止区13，其与所述半导体第一衬底区14所对应的导电类型相同即N型并位于所述半导体第一衬底区14表面上，在所述半导体场终止区13中设有至少一个导电类型为P型的半导体集电区22且通过在所述半导体集电区22的部分表面覆盖导体以构成所述晶体管的集电极03；半导体体区21，其所对应的导电类型为P型；半导体发射区11，其所对应的导电类型为N型并位于所述半导体体区21内，部分所述半导体体区21和部分所述半导体发射区11通过导体相连以构成所述晶体管的发射极01；栅绝缘层40，其被覆盖在部分所述半导体发射区11、部分所述半导体体区21以及部分所述耐压区的表面，并通过覆盖在所述栅绝缘层40表面上的半导体多晶硅栅区30以及部分覆盖在所述半导体多晶硅栅区30上的导体构成所述晶体管的栅电极02，所述栅区半导体多晶硅30所对应的导电类型为N型；并由部分所述半导体发射区、部分所述半导体体区21、所述栅绝缘层40、所述半导体多晶硅栅区30、所述栅电极02和部分所述耐压区构成所述晶体管的栅极结构，所述栅极结构为平面型栅极结构或者沟槽型栅极结构；其中，所述半导体第一漂移区10和所述半导体第二漂移区20相接触且所构成的接触面分别垂直于所述半导体第一衬底区14和所述半导体场终止区13；所述耐压区与所述半导体场终止区13相接触且所构成的接触面垂直于所述半导体第一衬底区14；所述半导体场终止区13通过导电类型为N型的半导体缓冲区12与所述半导体集电区22接触，其中，所述半导体缓冲区12位于所述半导体场终止区13内，所述半导体集电区22位于所述半导体缓冲区12内；所述半导体场终止区13内至少被设置有一个导电类型为N型的半导体第一隔离区15，所述半导体第一隔离区15与所述半导体第一衬底区14相接触且所述半导体场终止区13与所述半导体第一隔离区15的接触面垂直于所述半导体第一衬底区14；所述元胞结构还包括第二衬底区23，其位于所述半导体第一衬底区14底面，且掺杂浓度小于所述半导体第一衬底区14。
如图12a-图12b所示的实例9，该超结LIGBT其元胞结构包括：半导体第一衬底区14，所述半导体第一衬底区为重掺杂区，其掺杂浓度大于1018 cm-3；耐压区，其位于所述半导体第一衬底区表面上，由相互交替的对应不同导电类型的半导体第一漂移区10和半导体第二漂移区20构成，所述半导体第一漂移区10的导电类型与所述半导体第一衬底区14相同，所述导电类型为N型，所述半导体第二漂移区20的导电类型为P型；半导体场终止区13，其与所述半导体第一衬底区14所对应的导电类型相同即N型并位于所述半导体第一衬底区14表面上，在所述半导体场终止区13中设有至少一个导电类型为P型的半导体集电区22且通过在所述半导体集电区22的部分表面覆盖导体以构成所述晶体管的集电极03；半导体体区21，其所对应的导电类型为P型；半导体发射区11，其所对应的导电类型为N型并位于所述半导体体区21内，部分所述半导体体区21和部分所述半导体发射区11通过导体相连以构成所述晶体管的发射极01；栅绝缘层40，其被覆盖在部分所述半导体发射区11、部分所述半导体体区21以及部分所述耐压区的表面，并通过覆盖在所述栅绝缘层40表面上的半导体多晶硅栅区30以及部分覆盖在所述半导体多晶硅栅区30上的导体构成所述晶体管的栅电极02，所述半导体多晶硅栅区30所对应的导电类型为N型；并由部分所述半导体发射区、部分所述半导体体区21、所述栅绝缘层40、所述半导体多晶硅栅区30、所述栅电极02和部分所述耐压区构成所述晶体管的栅极结构，所述栅极结构为平面型栅极结构或者沟槽型栅极结构；其中，所述半导体第一漂移区10和所述半导体第二漂移区20相接触且所构成的接触面分别垂直于所述半导体第一衬底区14和所述半导体场终止区13；所述耐压区与所述半导体场终止区13相接触且所构成的接触面垂直于所述半导体第一衬底区14；所述半导体场终止区13通过导电类型为P型的半导体辅助区24与所述半导体集电区22接触，其中，接触面垂直于所述半导体第一衬底区14，所述半导体集电区22位于所述半导体辅助区24内，所述半导体辅助区24采用与所述半导体第二漂移区20相同的杂质浓度分布；所述半导体辅助区24半导体场终止区内至少被设置有一个导电类型为N型的半导体第二隔离区16，所述半导体第二隔离区16与所述半导体第一衬底区14相接触且所述半导体辅助区24半导体场终止区与所述半导体第二隔离区16的接触面垂直于所述半导体第一衬底区14；所述元胞结构还包括第二衬底区23，其位于所述半导体第一衬底区14底面，且掺杂浓度小于所述半导体第一衬底区14。
另，由于第一种导电类型为P型，则第二种导电类型为N型时所对应的该超结LIGBT结构特征与原理与上述第一种导电类型为N型类似，这里不再赘述。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，根据本发明的技术方案及其发明构思加以等同替换或改变，都应涵盖在本发明的保护范围之内。

Claims (10)

1.一种高速超结横向绝缘栅双极型晶体管，其特征在于所述晶体管的元胞结构包括：半导体第一衬底区；耐压区，其位于所述半导体第一衬底区的表面上，由相互交替的对应不同导电类型的半导体第一漂移区和半导体第二漂移区构成，所述半导体第一漂移区的导电类型与所述半导体第一衬底区相同，所述半导体第二漂移区的导电类型与所述半导体第一衬底区相反，所述导电类型为 N 型或者 P 型；半导体场终止区，其与所述半导体第一衬底区所对应的导电类型相同并位于所述半导体第一衬底区表面上，在所述半导体场终止区中设有至少一个与所述半导体第一衬底区所对应的导电类型相反的半导体集电区且通过在所述半导体集电区的部分表面覆盖导体以构成所述晶体管的集电极；半导体体区，其与所述半导体第一衬底区所对应的导电类型相反；半导体发射区，其与所述半导体第一衬底区所对应的导电类型相同并位于所述半导体体区内，部分所述半导体体区和部分所述半导体发射区通过导体相连以构成所述晶体管的发射极；栅绝缘层，其被覆盖在部分所述半导体发射区、部分所述半导体体区以及部分所述耐压区的表面，并通过覆盖在所述栅绝缘层表面上的半导体多晶硅栅区以及部分覆盖在所述半导体多晶硅栅区上的导体构成所述晶体管的栅电极，所述栅区与所述半导体第一衬底区所对应的导电类型相同；并由部分所述半导体发射区、部分所述半导体体区、所述栅绝缘层、所述半导体多晶硅栅区、所述栅电极和部分所述耐压区构成所述晶体管的栅极结构；其中，所述半导体第一漂移区和所述半导体第二漂移区相接触且所构成的接触面分别垂直于所述半导体第一衬底区和所述半导体场终止区；所述耐压区与所述半导体场终止区相接触且所构成的接触面垂直于所述半导体第一衬底区；所述半导体第一衬底区为重掺杂区；所述耐压区中半导体第一漂移区的杂质总数小于半导体第二漂移区的杂质总数，使得耐压区中的等效杂质为第二漂移区的导电类型。
2.根据权利要求1所述的高速超结横向绝缘栅双极型晶体管，其特征在于：所述半导体场终止区通过与所述半导体第一衬底区所对应的导电类型相同的半导体缓冲区与所述半导体集电区接触，其中，所述半导体缓冲区位于所述半导体场终止区内，所述半导体集电区位于所述半导体缓冲区内。
3.根据权利要求1所述的高速超结横向绝缘栅双极型晶体管，其特征在于：所述半导体场终止区通过与所述半导体第一衬底区所对应的导电类型相反的半导体辅助区与所述半导体集电区接触，其中，接触面垂直于所述半导体第一衬底区，所述半导体集电区位于所述半导体辅助区内，所述半导体辅助区采用与所述半导体第二漂移区相同的杂质浓度分布。
4.根据权利要求1所述的高速超结横向绝缘栅双极型晶体管，其特征在于：所述元胞结构还包括第二衬底区，其位于所述半导体第一衬底区底面，且掺杂浓度小于所述半导体第一衬底区。
5.根据权利要求4所述的高速超结横向绝缘栅双极型晶体管，其特征在于：所述半导体场终止区还通过与所述半导体第一衬底区所对应的导电类型相同的半导体缓冲区与所述半导体集电区接触，其中，所述半导体缓冲区位于所述半导体场终止区内，所述半导体集电区位于所述半导体缓冲区内。
6.根据权利要求 4 所述的高速超结横向绝缘栅双极型晶体管，其特征在于：所述半导体场终止区还通过与所述半导体第一衬底区所对应的导电类型相反的半导体辅助区与所述半导体集电区接触，其中，接触面垂直于所述半导体第一衬底区，所述半导体集电区位于所述半导体辅助区内，所述半导体辅助区采用与所述半导体第二漂移区相同的杂质浓度分布。
7.根据权利要求4所述的高速超结横向绝缘栅双极型晶体管，其特征在于：所述半导体场终止区至少被设置有一个与所述半导体第一衬底区所对应的导电类型相同的半导体第一隔离区，所述半导体第一隔离区与所述半导体第一衬底区相接触；所述半导体场终止区与所述半导体第一隔离区的接触面垂直于所述半导体第一衬底区。
8.根据权利要求7所述的高速超结横向绝缘栅双极型晶体管，其特征在于：所述半导体场终止区还通过与所述半导体第一衬底区所对应的导电类型相同的半导体缓冲区与所述半导体集电区接触，其中，所述半导体缓冲区位于所述半导体场终止区内，所述半导体集电区位于所述半导体缓冲区内。
9.根据权利要求6所述的高速超结横向绝缘栅双极型晶体管，其特征在于：所述半导体辅助区至少被设置有一个与所述半导体第一衬底区所对应的导电类型相同的半导体第二隔离区，所述半导体第二隔离区与所述半导体第一衬底区相接触；所述半导体辅助区与所述半导体第二隔离区的接触面垂直于所述半导体第一衬底区。
10.根据权利要求1所述的高速超结横向绝缘栅双极型晶体管，其特征在于：所述半导体第一衬底区的掺杂浓度大于1018cm-3。
CN201810137194.8A 2018-02-10 2018-02-10 一种高速超结横向绝缘栅双极型晶体管 Active CN108365006B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201810137194.8A CN108365006B (zh) 2018-02-10 2018-02-10 一种高速超结横向绝缘栅双极型晶体管
US16/264,654 US10658496B2 (en) 2018-02-10 2019-01-31 High-speed superjunction lateral insulated gate bipolar transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810137194.8A CN108365006B (zh) 2018-02-10 2018-02-10 一种高速超结横向绝缘栅双极型晶体管

Publications (2)

Publication Number Publication Date
CN108365006A CN108365006A (zh) 2018-08-03
CN108365006B true CN108365006B (zh) 2020-12-01

Family

ID=63005827

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810137194.8A Active CN108365006B (zh) 2018-02-10 2018-02-10 一种高速超结横向绝缘栅双极型晶体管

Country Status (2)

Country Link
US (1) US10658496B2 (zh)
CN (1) CN108365006B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117497578A (zh) * 2023-12-28 2024-02-02 深圳天狼芯半导体有限公司 一种具有低漏电的igbt及制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101777581A (zh) * 2009-12-18 2010-07-14 东南大学 P型超结横向双扩散半导体金属氧化物晶体管
CN107359191A (zh) * 2017-07-28 2017-11-17 电子科技大学 一种超结ldmos器件

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7023050B2 (en) * 2003-07-11 2006-04-04 Salama C Andre T Super junction / resurf LDMOST (SJR-LDMOST)
US7465964B2 (en) * 2005-12-30 2008-12-16 Cambridge Semiconductor Limited Semiconductor device in which an injector region is isolated from a substrate
US8482031B2 (en) * 2009-09-09 2013-07-09 Cambridge Semiconductor Limited Lateral insulated gate bipolar transistors (LIGBTS)
WO2012157025A1 (ja) * 2011-05-17 2012-11-22 トヨタ自動車株式会社 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101777581A (zh) * 2009-12-18 2010-07-14 东南大学 P型超结横向双扩散半导体金属氧化物晶体管
CN107359191A (zh) * 2017-07-28 2017-11-17 电子科技大学 一种超结ldmos器件

Also Published As

Publication number Publication date
US20190252531A1 (en) 2019-08-15
CN108365006A (zh) 2018-08-03
US10658496B2 (en) 2020-05-19

Similar Documents

Publication Publication Date Title
CN108198851B (zh) 一种具有载流子存储效应的超结igbt
CN108389901A (zh) 一种载流子存储增强型超结igbt
CN102456718A (zh) 绝缘栅双极晶体管器件用于提升器件性能的新型上部结构
CN107342326B (zh) 一种降低导通电阻的功率半导体器件及制造方法
CN113611750B (zh) Soi横向匀场高压功率半导体器件及制造方法和应用
CN108682688B (zh) 一种具有三维沟道的复合栅igbt芯片
CN103715238A (zh) 一种超低比导通电阻的横向高压器件
US9263560B2 (en) Power semiconductor device having reduced gate-collector capacitance
CN108447905A (zh) 一种具有沟槽隔离栅极结构的超结igbt
CN103325835B (zh) 一种具有结型场板的soi功率ldmos器件
CN108365006B (zh) 一种高速超结横向绝缘栅双极型晶体管
CN111261713B (zh) 沟槽型igbt器件结构
US20150144990A1 (en) Power semiconductor device and method of manufacturing the same
KR100529419B1 (ko) 반도체디바이스
CN104681614A (zh) 半导体装置
CN113097297A (zh) 功率器件结构及制作方法
CN109994549B (zh) 半导体功率器件
CN106024873A (zh) 一种横向igbt
CN108288649B (zh) 一种有两种载流子导电的超结功率mosfet
CN106876441B (zh) 具有固定界面电荷场限环的功率器件
KR101949519B1 (ko) 전력 반도체 소자 및 그 제조방법
CN114068526A (zh) 半导体功率器件
CN113690294A (zh) Igbt器件及其制备方法
CN203339169U (zh) 场效应半导体器件
CN217788402U (zh) 一种4H-SiC基超结功率MOSFET器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant