CN108352405A - 功率mosfet和用于制造功率mosfet的方法 - Google Patents
功率mosfet和用于制造功率mosfet的方法 Download PDFInfo
- Publication number
- CN108352405A CN108352405A CN201680063243.7A CN201680063243A CN108352405A CN 108352405 A CN108352405 A CN 108352405A CN 201680063243 A CN201680063243 A CN 201680063243A CN 108352405 A CN108352405 A CN 108352405A
- Authority
- CN
- China
- Prior art keywords
- raceway groove
- layer
- power mosfet
- conduction type
- epitaxial layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 16
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 239000000463 material Substances 0.000 claims abstract description 74
- 239000000758 substrate Substances 0.000 claims abstract description 20
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 19
- 229910052710 silicon Inorganic materials 0.000 claims description 19
- 239000010703 silicon Substances 0.000 claims description 19
- 229910052751 metal Inorganic materials 0.000 claims description 17
- 239000002184 metal Substances 0.000 claims description 17
- 229910052796 boron Inorganic materials 0.000 claims description 11
- 238000010438 heat treatment Methods 0.000 claims description 4
- 238000001465 metallisation Methods 0.000 claims description 2
- 230000015556 catabolic process Effects 0.000 description 13
- -1 boron ion Chemical class 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 239000004744 fabric Substances 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 210000000746 body region Anatomy 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
- 238000003631 wet chemical etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
- H01L29/7808—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a breakdown diode, e.g. Zener diode
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明涉及一种功率MOSFET(200、300)，具有衬底，该衬底具有衬底表面，在该衬底表面中引入沟道结构，其特征在于，第一沟道(204、304)和第二沟道(212、312)形成所述沟道结构，其方式是，第一沟道(204、304)和第二沟道(212、312)交替地布置，所述第一沟道(204、304)至少部分地填充以第一材料(206、306)并且所述第二沟道(212、312)填充以第二材料(213、313)，其中，所述第一材料(204、304)具有第一导电类型并且所述第二材料(206、306)具有第二导电类型，其中，所述第一导电类型和所述第二导电类型是不同的。
Description
技术领域
本发明涉及一种功率金属氧化物半导体场效应晶体管(MOSFET)和一种用于制造这样的功率MOSFET的方法。
背景技术
功率MOSFET在功率电子部件中用作为快速开关。除了平坦的、双扩散的结构之外，主要使用具有沟道结构的功率MOSFET。在应用情况中，漏极接头具有正电位并且源极接头接地。如果关于源极接头施加足够的正栅极电压，那么在体区域中在与栅氧化物的边界面上形成薄的电子逆变通道。该电子逆变通道从源极接头延伸至外延层，使得功率MOSFET传导。如果提高漏极电位，那么产生空间电荷区，该空间电荷区首先从沟道底部开始延伸到外延层中。这意味着，最大场强位于沟道底部附近。如果进一步提高漏极电压，那么在外延层中的场强进一步增大，使得雪崩击穿发生。在此，产生高的通过电流，从而限制漏极电压。
在这里不利的是，通过雪崩击穿产生的少数载流子由于高场强注入到栅氧化物中。这在栅氧化物中产生永久嵌入的正电荷，由此改变或持久地损害功率MOSFET的特性。通过功率MOSFET中的这种改变例如减小阈电压。
然而对于功率电子部件中的一些应用必须的是，使功率MOSFET在雪崩击穿中运行。以该方式可以限制系统的电压峰值并且不需要耗费的保护电路。
发明内容
本发明的任务在于，提供长时间稳定的功率MOSFET，该功率MOSFET可以在雪崩击穿中运行。
功率MOSFET包括具有衬底表面的衬底，在该衬底表面中引入沟道结构。根据本发明，一定数量的第一沟道和一定数量的第二沟道形成沟道结构。在此，第一沟道和第二沟道交替并排地相邻布置。这意味着，在第一沟道旁边布置有第二沟道，在该第二沟道旁边又布置有另外的第一沟道，并且在所述另外的第一沟道旁边又布置有另外的第二沟道，等等。在此，第一沟道和第二沟道的数量是任意的。第一沟道至少部分地填充以第一材料。第二沟道填充以第二材料。在此，第一材料具有第一导电类型并且第二材料具有第二导电类型。第一导电类型不同于第二导电类型。
在此有利地，截止电压击穿或者说雪崩击穿在第二沟道的底部上发生，使得所产生的少数载流子被直接传导至源极接头，而不进行少数载流子到栅氧化物中的值得注意的有害注入。由此击穿电压和阈电压保持稳定，使得功率MOSFET长时间稳定并且在不损失性能的情况下在雪崩击穿中运行。
在扩展方案中，衬底包括至少一个源层、一个体层、一个外延层和一个硅层。这些层彼此堆叠地布置。这意味着，源层直接布置在体层上，体层直接布置在外延层上，并且外延层直接布置在硅层上。在此，概念“源层”理解为与源极接头能连接或已连接的层。源层包括第三材料，外延层包括第五材料，并且硅层包括第六材料，其中，第三材料、第五材料和第六材料具有第一导电类型。体层包括第四材料，其中，第四材料具有第二导电类型。第一沟道和第二沟道至少达到外延层中。
在此有利地，功率MOSFET可以在击穿区域中以高电流运行。
在另一构型中，在外延层和硅层之间布置有中间层，该中间层具有高于外延层的掺杂。中间层包括具有第一导电类型的第七材料。
在此有利地，所述层的掺杂在制造过程中可以被特别精确地调节。当借助于离子注入产生该中间层时尤其是这种情况。因此，击穿电压仅具有小的波动宽度。
在扩展方案中，第二沟道至少达到中间层中。
在此有利地，击穿电压能够调节并且仅具有小的波动。
在另一构型中，硅层布置在起背侧金属化部作用的第一金属层上。
在此有利地，以简单的方式提供漏极接头。
在扩展方案中，第一导电类型是n掺杂并且第二导电类型是p掺杂。
在另一构型中，第二沟道具有大于第一沟道的宽度。
在此有利地，更宽的沟道能够以与第一沟道相同的工艺步骤制造。
在扩展方案中，第二材料具有硼离子。
在此有利地，能够以简单的方式将第二材料引入到第二沟道中并且与第五或第七材料形成pn结。
在另一构型中，硼离子在第二沟道的表面上的浓度大于1018cm-3。
在此有利地，第二沟道与接触金属或接触硅化物建立欧姆接触。
根据本发明的用于制造具有沟道结构的功率MOSFET的方法包括产生第一沟道、产生第二沟道，其中，第一沟道和第二沟道形成沟道结构并且第一沟道和第二沟道交替地布置。第一沟道部分地填充以第一材料，该第一材料具有第一导电类型。第二沟道填充以第二材料，该第二材料具有第二导电类型，其中，第一导电类型和第二导电类型是不同的。
在另一构型中，在第一沟道的沟道表面上尤其借助于热氧化产生介电层。
在扩展方案中，以在850℃和1000℃之间的范围中的温度和30秒至三分钟的持续时间进行热处理步骤。
其他优点由下面对实施例的说明或由从属权利要求得出。
附图说明
下面参照实施方式和附图阐述本发明。附图示出：
图1现有技术的功率MOSFET，
图2根据本发明的功率MOSFET的第一实施方案，
图3根据本发明的功率MOSFET的第二实施方案，和
图4用于制造根据本发明的功率MOSFET的方法。
具体实施方式
图1示出现有技术的具有沟道结构的功率MOSFET 100。在此，功率MOSFET具有带衬底表面的衬底，其中，衬底由源层107、体层103、外延层102和硅层101组成。源层107和硅层101是n+掺杂，体层是p掺杂并且外延层102是n掺杂。在源层107中引入高掺杂的p+区域108，该p+区域能够实现与体层的欧姆接触。沟道结构被引入到衬底表面中。沟道104达到外延层102中。在沟道表面上布置有第一介电层105，该第一介电层作为栅氧化物起作用。沟道104例如填充以n掺杂的多晶硅并且形成栅极接头，为此沟道104相互电镀地连接。栅极接头在图1中出于概要性的原因未示出。所述栅极接头在衬底表面上或在功率MOSFET的上侧上引出。硅层101布置在第一金属层111上，该金属层是漏极接头。在源层107上布置有结构化的第二介电层109，该第二介电层完全封闭、即电隔离沟道104。在源层107上布置有第二金属层110，该第二金属层与源层107和p+掺杂区域108直接电连接，从而形成另外的欧姆接触。
图2示出根据本发明的、具有沟道结构的功率MOSFET 200的第一实施方案。功率MOSFET 200包括第一金属层211、硅层201、外延层202、体层203、源层207、第二介电层209和第二金属层210。在此，第一金属层211作用为漏极接头并且第二金属层209作用为源极接头。在此，功率MOSFET 200的衬底由源层207、体层203、外延层202和硅层201形成。沟道结构被引入到衬底表面中，其中，衬底表面由源层207形成。沟道结构具有不同种类的沟道，即第一沟道204和第二沟道212，其中，第一沟道204和第二沟道212交替地并排布置。第一沟道204在沟道表面上包围起栅氧化物作用的第一介电层205。第一沟道204部分地填充以第一材料。换言之，在第一材料206和沟道表面之间布置有薄的氧化层205。第一沟道2014相互电镀地连接，使得第一材料206形成栅极接头。栅极接头在图2中出于概要性的原因也未在图上示出。在此，第一材料206具有第一导电类型。第二沟道完全填充以第二材料213。第二材料213具有第二导电类型。在此，第一导电类型和第二导电类型是不同的。第一沟道204通过第二介电层209与第二金属层210电隔离。这意味着，第二介电层209封闭了第一沟道204。
第一介电层205例如包括厚度在5至150纳米范围内、优选是60纳米的硅氧化物。第二介电层具有至少一个100纳米的、尤其是100至2000纳米范围的、优选基本上400纳米的高度。第一金属层211包括例如以Cr、NiV和Ag的层顺序组成的、能焊接的金属。第二金属层210例如包括铝。第一材料206和第二材料213包括多晶硅。第一材料206例如包括n掺杂的多晶硅，第二材料213包括p掺杂的多晶硅，第三材料207包括n+掺杂的单晶硅，第四材料203包括p掺杂的单晶硅，第五材料202包括n掺杂的单晶硅并且第六材料201包括n+掺杂的单晶硅。
此外，掺杂浓度的大小和区域的范围取决于所希望的功率MOSFET的击穿电压。对于40V电压等级的MOSFET而言，高n+掺杂的第三材料207具有大于1019cm-3的浓度，p掺杂的材料203具有在1017cm-3范围内的掺杂并且外延层具有1016cm-3数量级上的掺杂。第六材料应尽可能高地掺杂，例如1021cm-3。通常层207和203的掺杂分布不是恒定的，而是随着相对于表面的距离增加而减少。
图3示出根据本发明的功率MOSFET 300的第二实施方案。在此，图3中的具有与图2相同意义的特征的附图标记的后位数字与图2中的附图标记相同。功率MOSFET 300相对于功率MOSFET 200如下扩展：在外延层302和硅层301之间布置有中间层314。中间层314包括第七材料，该第七材料具有第一导电类型。在此，所述中间层的掺杂选择为高于外延层302的掺杂并且低于硅层301的掺杂。中间层例如掺杂以As、Sb或磷。第二沟道312达到中间层314中。由此实现功率MOSFET在p/n结上的雪崩击穿，该p/n结由于第二沟道312和中间层314的直接接触而产生。
第一导电类型包括n掺杂并且第二导电类型包括p掺杂。替代地，第一导电类型包括p掺杂并且第二导电类型包括n掺杂。
第二材料213和313例如掺杂以硼离子。
在实施例中，第二沟道212和312具有与第一沟道204和304相同的深度。第一沟道204和304以及第二沟道212和312达到外延层202和302中。
在另一实施例中，第二沟道212和312具有大于第一沟道204和304的深度。在此，第二沟道212和312达到硅层201和301中。由此实现功率MOSFET在第二沟道212和312和外延层202和302之间的p/n结上的雪崩击穿。这意味着，截止电压取决于经填充的第二沟道的深度。
在另一实施例中，第一沟道204和304分别包括场板，该场板在第一材料206和306或者说真正的栅极下方布置在第一沟道204和304内部。场板包括被一氧化层围绕的n掺杂的多晶硅，该氧化层的厚度大于栅氧化物的厚度。该氧化层使场板一方面与真正的栅极电隔离并且另一方面与外延层202和302电隔离。
在另一实施例中，第一材料206和306与第二金属层210和310电连接，使得MOSFET起二极管作用。在此，第一金属层211和311形成阴极接头，并且第二金属层210和310形成阳极接头。在此，第一介电层205和305的厚度具有最大为15纳米的值。由此实现非常小的阈电压，并且由此实现MOS二极管的低的导通电压。
在另一实施例中，第一材料106和206与第二材料212和312以及第三材料207和307电镀地连接。在此，栅氧化物205和305的厚度小于15纳米。
图4描述了一种用于制造具有沟道结构的功率MOSFET的方法。所述方法以步骤1000开始，在该步骤中产生第一沟道。在接下来的步骤2000中产生第二沟道，其中，第一沟道和第二沟道形成沟道结构。第一沟道和第二沟道交替地并排布置。在接下来的步骤2500中，在第一沟道的沟道表面上例如借助于热氧化产生第一介电层。在接下来的步骤3000中将第一沟道部分地填充以第一材料，其中，第一材料具有第一导电类型。在接下来的步骤4000中，将第二沟道完全填充以第二材料，其中，第二材料具有第二导电类型。在此，第一导电类型和第二导电类型是不同的。
在一个实施例中，在时间上在实施步骤4000之前对第二沟道进行清洁和热氧化。在此形成的例如40纳米厚的二氧化硅随后被完全移除。这可以通过湿化学蚀刻过程实现。换言之，在清洁步骤之后进行第二沟道的暂时氧化。之后紧接着或者说立即地，在步骤4000中将第二沟道填充以第二材料。为此通过LPCVD工艺在温度为大约650℃的情况下沉积多晶硅并且原位(insitu)掺杂以硼离子。在此，硼浓度大约为5*1018cm-3。原则上硼掺杂也可以在填充未掺杂的多晶硅之后借助于离子注入进行。在步骤4000后面的快速热处理步骤4500中激活硼离子并且实现到外延层中的轻微扩散。该热处理步骤或者说温度步骤也作为快速热处理已知。为此例如使用850℃和1000℃之间的温度、优选900℃。温度步骤的持续时间在30秒和三分钟之间。以该方式，硼离子到外延层中的渗透深度为大约25nm至200nm。通过这样以硼假定地污染n掺杂的外延层，在第二沟道和外延层之间产生几乎完美的p/n结。
Claims (12)
1.功率MOSFET(200、300)，具有衬底，该衬底具有衬底表面，在该衬底表面中引入沟道结构，其特征在于，第一沟道(204、304)和第二沟道(212、312)形成所述沟道结构，其方式是，第一沟道(204、304)和第二沟道(212、312)交替地布置，所述第一沟道(204、304)至少部分地填充以第一材料(206、306)并且所述第二沟道(212、312)填充以第二材料(213、313)，其中，所述第一材料(204、304)具有第一导电类型并且所述第二材料(206、306)具有第二导电类型，其中，所述第一导电类型和所述第二导电类型是不同的。
2.根据权利要求1所述的功率MOSFET(200、300)，其特征在于，所述衬底包括至少一个源层(207、307)、一个体层(203、303)、一个外延层(202、302)和一个硅层(201、301)，其中，所述源层(207、307)直接布置在所述体层(203、303)上，所述体层(203、303)直接布置在所述外延层(202、302)上，并且所述外延层(202、302)布置在所述硅层(201、301)上，其中，所述源层(207、307)包括第三材料，所述外延层(202、302)包括第五材料，并且所述硅层(201、301)包括第六材料，其中，所述第三材料、所述第五材料和所述第六材料具有所述第一导电类型，并且，所述体层(203、303)包括第四材料，其中，所述第四材料具有所述第二导电类型，其中，所述第一沟道(204、304)和所述第二沟道(212、312)至少达到所述外延层(202、302)中。
3.根据权利要求2所述的功率MOSFET(200、300)，其特征在于，在所述外延层(202、302)和所述硅层(201、301)之间布置有中间层(314)，该中间层具有高于所述外延层(202、302)的掺杂，其中，所述中间层(314)具有第七材料，该第七材料具有所述第一导电类型。
4.根据权利要求3所述的功率MOSFET(200、300)，其特征在于，所述第二沟道(212、312)至少达到所述中间层(314)中。
5.根据权利要求2至4中任一项所述的功率MOSFET(200、300)，其特征在于，所述硅层(201、301)布置在第一金属层(211、311)上，该第一金属层起背侧金属化部作用。
6.根据前述权利要求中任一项所述的功率MOSFET(200、300)，其特征在于，所述第一导电类型相应于n掺杂并且所述第二导电类型相应于p掺杂。
7.根据前述权利要求中任一项所述的功率MOSFET(200、300)，其特征在于，所述第二沟道(212、312)具有大于所述第一沟道(204、304)的宽度。
8.根据前述权利要求中任一项所述的功率MOSFET(200、300)，其特征在于，所述第二材料具有硼离子。
9.根据权利要求8所述的功率MOSFET(200、300)，其特征在于，所述硼离子在所述第二沟道的表面上的浓度大于1018cm-3。
10.用于制造具有沟道结构的功率MOSFET(200、300)的方法，所述方法包括
●产生(1000)第一沟道(204、304)，
●产生(2000)第二沟道(212、312)，其中，所述第一沟道(204、304)和所述第二沟道(212、312)形成所述沟道结构，其中，所述第一沟道(204、304)和所述第二沟道(212、312)交替地布置，
●以第一材料(206、306)部分地填充(3000)所述第一沟道(204、304)，该第一材料具有第一导电类型，并且
●以第二材料(213、313)填充(4000)所述第二沟道(212、312)，该第二材料具有第二导电类型，其中，所述第一导电类型和所述第二导电类型是不同的。
11.根据权利要求10所述的方法，所述方法包括在所述第一沟道的沟道表面上尤其借助于热氧化产生(2500)介电层(205、305)。
12.根据权利要求10或11所述的方法，所述方法包括具有850℃和1000℃之间的温度范围和30秒至三分钟的持续时间的热处理步骤(4500)。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE102015221054.5 | 2015-10-28 | ||
| DE102015221054.5A DE102015221054A1 (de) | 2015-10-28 | 2015-10-28 | Leistungs-MOSFET und Verfahren zur Herstellung eines Leistungs-MOSFETs |
| PCT/EP2016/070330 WO2017071855A1 (de) | 2015-10-28 | 2016-08-29 | Leistungs-mosfet und verfahren zur herstellung eines leistungs-mosfets |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108352405A true CN108352405A (zh) | 2018-07-31 |
| CN108352405B CN108352405B (zh) | 2022-03-01 |
Family
ID=56893946
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201680063243.7A Active CN108352405B (zh) | 2015-10-28 | 2016-08-29 | 功率mosfet和用于制造功率mosfet的方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US10923587B2 (zh) |
| EP (1) | EP3369116B1 (zh) |
| CN (1) | CN108352405B (zh) |
| DE (1) | DE102015221054A1 (zh) |
| TW (1) | TWI730994B (zh) |
| WO (1) | WO2017071855A1 (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102017207847A1 (de) * | 2017-05-10 | 2018-11-15 | Robert Bosch Gmbh | Vertikaler Leistungstransistor mit verbesserter Leitfähigkeit und hohem Sperrverhalten |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0580452A1 (en) * | 1992-07-24 | 1994-01-26 | SILICONIX Incorporated | Field effect trench transistor having lightly doped epitaxial region on the surface portion thereof |
| JP2002270841A (ja) * | 2001-03-13 | 2002-09-20 | Denso Corp | 半導体装置及びその製造方法 |
| US20050167695A1 (en) * | 2004-02-02 | 2005-08-04 | Hamza Yilmaz | Semiconductor device containing dielectrically isolated pn junction for enhanced breakdown characteristics |
| CN103137680A (zh) * | 2011-11-29 | 2013-06-05 | 茂达电子股份有限公司 | 具有超级接口的功率晶体管组件及其制作方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011134910A (ja) | 2009-12-24 | 2011-07-07 | Rohm Co Ltd | ＳｉＣ電界効果トランジスタ |
| TWI419334B (zh) | 2011-10-18 | 2013-12-11 | Great Power Semiconductor Corp | 提升崩潰電壓之溝槽式功率半導體元件及其製造方法 |
| CN204102907U (zh) | 2014-09-25 | 2015-01-14 | 无锡新洁能股份有限公司 | 具有低特征导通电阻的功率mosfet器件 |
| DE102015116576B4 (de) * | 2015-09-30 | 2021-11-25 | Infineon Technologies Austria Ag | Superjunction-Halbleitervorrichtung mit entgegengesetzt dotierten Halbleiterbereichen, die in Gräben ausgebildet sind, und Verfahren zur Herstellung |
-
2015
- 2015-10-28 DE DE102015221054.5A patent/DE102015221054A1/de not_active Withdrawn
-
2016
- 2016-08-29 EP EP16763222.3A patent/EP3369116B1/de active Active
- 2016-08-29 WO PCT/EP2016/070330 patent/WO2017071855A1/de active Application Filing
- 2016-08-29 CN CN201680063243.7A patent/CN108352405B/zh active Active
- 2016-08-29 US US15/771,123 patent/US10923587B2/en active Active
- 2016-10-26 TW TW105134538A patent/TWI730994B/zh active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0580452A1 (en) * | 1992-07-24 | 1994-01-26 | SILICONIX Incorporated | Field effect trench transistor having lightly doped epitaxial region on the surface portion thereof |
| JP2002270841A (ja) * | 2001-03-13 | 2002-09-20 | Denso Corp | 半導体装置及びその製造方法 |
| US20050167695A1 (en) * | 2004-02-02 | 2005-08-04 | Hamza Yilmaz | Semiconductor device containing dielectrically isolated pn junction for enhanced breakdown characteristics |
| CN103137680A (zh) * | 2011-11-29 | 2013-06-05 | 茂达电子股份有限公司 | 具有超级接口的功率晶体管组件及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE102015221054A1 (de) | 2017-05-04 |
| TWI730994B (zh) | 2021-06-21 |
| US20180315847A1 (en) | 2018-11-01 |
| TW201727759A (zh) | 2017-08-01 |
| WO2017071855A1 (de) | 2017-05-04 |
| EP3369116A1 (de) | 2018-09-05 |
| EP3369116B1 (de) | 2021-12-01 |
| US10923587B2 (en) | 2021-02-16 |
| CN108352405B (zh) | 2022-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101613930B1 (ko) | 탄화규소 반도체 장치 및 그 제조 방법 | |
| US8080858B2 (en) | Semiconductor component having a space saving edge structure | |
| TWI453919B (zh) | 用於快速開關的帶有可控注入效率的二極體結構 | |
| US7928505B2 (en) | Semiconductor device with vertical trench and lightly doped region | |
| CN103872099B (zh) | 具有阶梯状边缘终端的半导体器件，以及用于制造半导体器件的方法 | |
| US20120056241A1 (en) | Semiconductor device and method of manufacturing the same | |
| US9190492B2 (en) | Semiconductor device with improved linear and switching operating modes | |
| US10903202B2 (en) | Semiconductor device | |
| CN105264667A (zh) | 碳化硅半导体装置及其制造方法 | |
| JP5473397B2 (ja) | 半導体装置およびその製造方法 | |
| JP2008258443A (ja) | 電力用半導体素子及びその製造方法 | |
| CN104835836B (zh) | 一种具有双电场调制的横向超结双扩散金属氧化物半导体场效应管 | |
| CN108511528A (zh) | 具有深漏区的横向双扩散金属氧化物复合半导体场效应管及其制作方法 | |
| CN105280720A (zh) | 半导体装置 | |
| CN109196655A (zh) | 半导体装置及半导体装置的制造方法 | |
| JPWO2015019797A1 (ja) | 高耐圧半導体装置およびその製造方法 | |
| CN109728097A (zh) | 一种功率半导体mos器件及其制备方法 | |
| CN103985746A (zh) | 沟槽型igbt器件及其制造方法 | |
| CN104851915B (zh) | 槽栅型化合物半导体功率vdmos器件及提高其击穿电压的方法 | |
| CN102446966A (zh) | 一种集成反并联二极管的igbt结构及其制造方法 | |
| JP5473398B2 (ja) | 半導体装置およびその製造方法 | |
| CN106057879A (zh) | Igbt器件及其制造方法 | |
| JP6448513B2 (ja) | 半導体装置 | |
| CN103872097A (zh) | 功率半导体设备及其制造方法 | |
| JP2012199444A (ja) | 半導体素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |