CN108347243A - 电平转换器 - Google Patents

电平转换器 Download PDF

Info

Publication number
CN108347243A
CN108347243A CN201711284701.2A CN201711284701A CN108347243A CN 108347243 A CN108347243 A CN 108347243A CN 201711284701 A CN201711284701 A CN 201711284701A CN 108347243 A CN108347243 A CN 108347243A
Authority
CN
China
Prior art keywords
transistor
voltage
voltage signal
electrode
mentioned
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711284701.2A
Other languages
English (en)
Other versions
CN108347243B (zh
Inventor
松原淳
松原淳一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokai Rika Co Ltd
Original Assignee
Tokai Rika Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2017194179A external-priority patent/JP6493933B2/ja
Application filed by Tokai Rika Co Ltd filed Critical Tokai Rika Co Ltd
Publication of CN108347243A publication Critical patent/CN108347243A/zh
Application granted granted Critical
Publication of CN108347243B publication Critical patent/CN108347243B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356017—Bistable circuits using additional transistors in the input circuit
    • H03K3/356052—Bistable circuits using additional transistors in the input circuit using pass gates
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
    • H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Logic Circuits (AREA)

Abstract

本发明提供一种能够根据电源电压的变化而使输入电压信号的阈值电压变化的电平转换器。电平转换器(1)包含电源系统电流电源(20)、第二晶体管(T2)、第二电阻(R2)及第三晶体管(T3)而构成。电源系统电流电源具有与第一电源电压(VBB)连接的第一电阻(R1)、及分别与第一电阻、第二电源电压(VSS)连接、并且第一控制电极与第一电阻连接的第一晶体管(T1)。第二晶体管与输入电压信号端子(S1)、输出电压信号端子(S2)的各个连接，使第二控制电极与第三电源电压(VCC)连接。第二电阻与第二晶体管的源极电极连接，第三晶体管与第二电阻、第二电源电压的各个连接。第三晶体管的第三控制电极与第一控制电极连接。

Description

电平转换器
技术领域
本发明涉及电平转换器。
背景技术
在专利文献1中公开了将从车载电池供给的高电压转换为在发动机控制单元(ECU)等中能够使用的低电压的电平转换器。电平转换器包含电平转换部。在电平转换部中，若输入电压信号被输入，则从高电压被电平转换为低电压的输出电压信号被输出。电平转换器构成为即使从车载电池供给的高电压的电压电平变化，输入电压信号的阈值电压的电压电平也成为一定的电路结构。
然而，例如在产生车载电池的电压降低时，若阈值电压被设为一定，则本来高电平的输入电压信号未达到阈值电压而被判定为低电平，存在产生误动作的可能性。因此，期望根据电压变化而使输入电压信号的阈值电压变化的电平转换器。
专利文献1：日本专利第5465548号公报
发明内容
本发明考虑了上述事实，提供一种能够根据电源电压的变化而使输入电压信号的阈值电压变化的电平转换器。
本发明的第一实施实施方式的电平转换器具备：电源系统电流电源，该电源系统电流电源具有一端与第一电源电压连接的第一电阻、以及第一晶体管，第一主电极及第一控制电极与该第一电阻的另一端连接且第二主电极与比上述第一电源电压低的电压的第二电源电压连接；第二晶体管，第三主电极与输入电压信号端子连接，第四主电极与输出电压信号端子连接，第二控制电极与比上述第一电源电压低且比上述第二电源电压高的电压的第三电源电压连接；第二电阻，其一端连接在上述第四主电极与上述输出电压信号端子之间；以及第三晶体管，第五主电极与该第二电阻的另一端连接，第六主电极与上述第二电源电压连接，第三控制电极与上述第一控制电极连接。
第一实施实施方式的电平转换器具备电源系统电流电源、第二晶体管、第二电阻及第三晶体管。电源系统电流电源包含第一电阻、及第一晶体管而构成。第一电阻的一端与第一电源电压连接。第一晶体管的第一主电极以及第一控制电极与第一电阻的另一端连接，第一晶体管的第二主电极与第二电源电压连接。第二电源电压被设为比第一电源电压低的电压。
第二晶体管将第三主电极与输入电压信号端子连接，将第四主电极与输出电压信号端子连接。第二晶体管的第二控制电极与第三电源电压连接。第三电源电压被设为比第一电源电压低且比第二电源电压高的电压。
第二电阻的一端被连接在第二晶体管的第四主电极与输出电压信号端子之间。第三晶体管的第五主电极与第二电阻的另一端连接，第三晶体管的第六主电极与第二电源电压连接。而且，第三晶体管的第三控制电极与第一控制电极连接。
这里，第三晶体管的第三控制电极与第一晶体管的第一控制电极连接，所以第三晶体管与电源系统电流电源(第一晶体管)构成电流镜电路。在电源系统电流电源中，根据第一电源电压的电压电平的变化，从第一电源电压通过第一电阻以及第一晶体管并在第二电源电压中流动的电流变化，从而进行电流调整。若向输入电压信号端子施加输入电压信号，则该输入电压信号通过第二晶体管、第二电阻以及第三晶体管作为电流向第二电源电压输出。根据在电源系统电流电源的第一晶体管中流动的电流的变化，在构成电流镜电路的第三晶体管中流动的电流被调整。
因此，在第二电阻中流动的电流根据电源系统电流电源的电流调整而被调整，所以能够使输入电压信号的阈值电压的电压电平变化。
在本发明的第二实施实施方式的电平转换器中，在第一实施实施方式的电平转换器中，在输入电压信号端子与第二晶体管的第三主电极之间配设有静电保护元件。
根据第二实施实施方式的电平转换器，静电保护元件被配设于输入电压信号端子与第二晶体管之间，所以能够防止或者有效地抑制第二晶体管的静电破坏。因此，能够使电平转换器的静电破坏耐性提高。
在本发明的第三实施实施方式的电平转换器中，在第一实施实施方式或者第二实施实施方式的电平转换器中，第二晶体管的静电击穿耐压被设定为比第一晶体管、第三晶体管的各个的静电击穿耐压高。
根据第三实施实施方式的电平转换器，较高地设定第二晶体管的静电击穿耐压，所以能够防止或者有效地抑制第二晶体管的静电破坏。因此，能够使电平转换器的静电破坏耐性提高。
在本发明的第四实施实施方式的电平转换器中，在第一实施实施方式～第三实施实施方式的任一个电平转换器中，第二晶体管由垂直方向扩散型晶体管构成。
根据第四实施实施方式的电平转换器，第二晶体管被设为垂直方向扩散型晶体管，所以能够使第二晶体管的静电击穿耐压提高。因此，能够使电平转换器的静电破坏耐性提高。
在本发明的第五实施实施方式的电平转换器中，在第一实施实施方式～第四实施实施方式的任一个电平转换器中，在输出电压信号端子连接有对输出电压信号的波形进行整形的缓冲部。
根据第五实施实施方式的电平转换器，能够使用缓冲部来对从输出电压信号端子输出的输出电压信号的波形进行整形，而且能够最终输出被整形后的输出电压信号。
本发明的电平转换器具有根据电源电压的变化而使输入电压信号的阈值电压变化这样的优异的效果。
附图说明
图1是本发明的一实施方式的电平转换器的电路图。
图2是构成图1所示的电平转换器的电平转换部的各元件的纵剖面构造图。
图3是构成图1所示的电平转换器的缓冲部的一部分的元件的与图2对应的纵剖面构造图。
图4是表示在图1所示的电平转换器中输入电压信号SIN的阈值电压的变化相对于VBB电源电压的变化的特性图。
附图标记说明：1…电平转换器；2…电平转换部；3…缓冲部；20…电源系统电流电源；30…第一逆变器；31…第二逆变器；32…第三逆变器；40…半导体基板；43；44…阱区域；47；48…半导体区域；50…栅极绝缘膜；51…栅极电极；R1…第一电阻；R2…第二电阻；R3…第三电阻(静电保护元件)；T1…第一晶体管；T2…第二晶体管(VDMOSFET)；T3…第三晶体管；S1…输入电压信号端子；S2～S4…输出电压信号端子；VBB…第一电源电压；VSS…第二电源电压；VCC…第三电源电压。
具体实施方式
以下，使用图1～图4来说明本发明的一实施方式的电平转换器。此外，在实施方式中，对具有同一功能或者实际上同一功能的结构要素标注同一附图标记，并省略重复的说明。
(电平转换器1的电路结构)
如图1所示，本实施方式的电平转换器1被从车载电池供给的高电压的第一电源电压VBB驱动。电平转换器1包含电平转换部2及缓冲部3而构成。在电平转换器1中，根据比第一电源电压VBB低的电压的输入电压信号SIN，从第一电源电压VBB被电平转换为比其低的电压的输出电压信号SOUT1以及反转输出电压信号SOUT2被输出。输入电压信号SIN被施加在电平转换器1的输入电压信号端子S1。输出电压信号SOUT1被向输出电压信号端子S3输出，输出电压信号SOUT2被向输出电压信号端子S4输出。
第一电源电压VBB例如是8V～18V。输入电压信号SIN例如是0V(低电平)至6V(高电平)的上升沿信号，或者6V至0V的下降沿信号。输出电压信号SOUT1例如是0V(低电平)至5V(高电平)的上升沿信号，或者5V至0V的下降沿信号。反转输出电压信号SOUT2是输出电压信号SOUT1的反转电压信号。这里，第二电源电压VSS是0V。
(1)电平转换部2的结构
电平转换器1的电平转换部2包含电源系统电流电源20、第二晶体管T2、第二电阻R2及第三晶体管T3而构成。电源系统电流电源20具备第一电阻R1及第一晶体管T1。而且，在电平转换部2中配设有静电保护元件。在本实施方式中，静电保护元件由第三电阻R3而构成。
详细地说明，电源系统电流电源20的第一电阻R1的一端与第一电源电压VBB连接。
第一晶体管T1在这里由作为第一导电型的n沟道导电型绝缘栅场效应晶体管(IGFET：Insulated Gate Field Effect Transistor：绝缘栅场效晶体管)构成。在IGFET中至少包含金属/氧化膜/半导体(MOS：Metal Oxide Semiconductor：金属氧化物半导体)型FET、金属/绝缘体/半导体(MIS：Metal Insulator Semiconductor：金属绝缘体半导体)型FET。第一晶体管T1的第一主电极(漏极电极)与第一电阻R1的另一端连接，第二主电极(源极电极)与第二电源电压VSS连接。第一晶体管T1的第一控制电极(栅极电极)分别与第一电阻R1、第三晶体管T3的第三控制电极(栅极电极)连接。
第二晶体管T2由与第一晶体管T1的静电击穿耐压相比静电击穿耐压高的高耐压晶体管构成。在本实施方式中，第二晶体管T2由垂直方向扩散型的金属/氧化膜/半导体型场效应晶体管(VDMOSFET：Vertical Diffused Metal Oxide Semiconductor FiledEffect Transistor：垂直扩散金属氧化物半导体寄生效应晶体管)构成。此外，有时也将第二晶体管T2仅称为“VDMOSFET”或者“垂直方向扩散型晶体管”。第二晶体管T2被设定为第一导电型。
第二晶体管T2的第三主电极(漏极电极)与输入电压信号端子S1连接，第四主电极(源极电极)与电平转换部2的输出电压信号端子S2连接。输出电压信号端子S2输出将第一电源电压VBB的高电压电平转换为低电压后的输出信号电压SOUT。第二晶体管T2的第二控制电极(栅极电极)与第三电源电压VCC连接。这里，第三电源电压VCC是比第一电源电压VBB低且比第二电源电压VSS高的电压，具体而言是5V。第二晶体管T2作为不向输出电压信号端子S2输出一定电压以上的信号的钳位晶体管而起作用。
第二电阻R2的一端被连接在第二晶体管T2的第四主电极与输出电压信号端子S2之间。第二电阻R2被用于输入电压信号SIN的阈值电压的调整。
第三晶体管T3由第一导电型IGFET构成，通过与第一晶体管T1相同的构造而构成。第三晶体管T3的第五主电极(漏极电极)与第二电阻R2的另一端连接，第六主电极(源极电极)与第二电源电压VSS连接。如上所述，第三控制电极与第一晶体管T1的第一控制电极连接，所以第三晶体管T3与第一晶体管T1构成电流镜电路。
作为静电保护元件的第三电阻R3的一端与输入电压信号端子S1连接，另一端与第二晶体管T2的第三主电极连接。这里，静电保护元件由第三电阻R3构成，但在本实施方式中，也可使用通过相反方向连接而被插入的二极管，或者组合二极管和电阻来构成静电保护元件。
(2)缓冲部3的结构
在本实施方式中，电平转换器1的缓冲部3包含以串联的方式电连接的3段的第一逆变器30、第二逆变器31以及第三逆变器32而构成。
第一逆变器30包含第四晶体管T4以及第五晶体管T5而构成。
详细地说明，第四晶体管T4由第一导电型IGFET构成。作为第四晶体管T4的一方的主电极的源极电极与第二电源电压VSS连接，作为另一方的主电极的漏极电极与第五晶体管T5的另一方的主电极的漏极电极连接，并且与第二逆变器31的栅极电极连接。第四晶体管T4的栅极电极与输出电压信号端子S2连接。
第五晶体管T5由作为第二导电型的p沟道导电型IGFET构成。作为第五晶体管T5的一方的主电极的源极电极与第三电源电压VCC连接，漏极电极与四晶体管T4的漏极电极连接，并且与第二逆变器31的栅极电极连接。第五晶体管T5的栅极电极与输出电压信号端子S2连接。
在第一逆变器30中，从输出电压信号端子S2输出的输出电压信号SOUT的波形被整形。
第二逆变器31作为第一逆变器30的下段电路而被配设，包含第六晶体管T6以及第七晶体管T7而构成。第六晶体管T6通过与第四晶体管T4相同的构造而构成，第七晶体管T7通过与第五晶体管T5相同的构造而构成。第六晶体管T6以及第七晶体管T7的栅极电极与第一逆变器30连接，漏极电极与第三逆变器32以及输出电压信号端子S4连接。输出电压信号端子S4输出反转输出电压信号SOUT2。
第三逆变器32作为第二逆变器31的下段电路而被配设，包含第八晶体管T8以及第九晶体管T9而构成。第八晶体管T8通过与第四晶体管T4相同的构造而构成，第九晶体管T9通过与第五晶体管T5相同的构造而构成。第八晶体管T8以及第九晶体管T9的栅极电极与第二逆变器31连接，漏极电极与输出电压信号端子S3连接。在输出电压信号端子S3输出电压信号SOUT1被输出。
(电平转换器的设备构成)
本实施方式的电平转换器1作为半导体集成电路(半导体装置)而构成。如图2以及图3所示，电平转换器1将半导体基板40作为基座而形成。在本实施方式中，对半导体基板40使用了n型硅单结晶基板。
如图2所示，在电平转换部2中，第一电阻R1～第三电阻R3、第一晶体管T1～第三晶体管T3的各个半导体元件被形成于在半导体基板40的主面上所形成的n型外延生长层41。各个半导体元件在外延生长层41中，被形成于被元件分离区域42围起周围的区域内。
第一电阻R1被配设于在外延生长层41所形成的第一导电型(n型)阱区域43的主面部，通过第二导电型(p型)半导体区域47而被形成。第二电阻R2以及第三电阻R3通过与第一电阻R1相同的纵剖面构造而构成。
第一晶体管T1被配设于在外延生长层41所形成的第二导电型阱区域44的主面部。详细地说明，第一晶体管T1包含由阱区域44形成的沟道形成区域、作为第一主电极以及第二主电极而使用的一对第一导电型半导体区域48、栅极绝缘膜50及作为第一控制电极的栅极电极51而构成。一对半导体区域48隔着沟道形成区域并相互分离地被形成于阱区域44的主面部。栅极绝缘膜50被形成于沟道形成区域上(阱区域44的主面上)。栅极电极51被形成于栅极绝缘膜50上。
第三晶体管T3通过与第一晶体管T1相同的纵剖面构造而构成。
如上所述，第二晶体管T2在本实施方式中由VDMOSFET构成。详细地说明，第二晶体管T2包含第三主电极、沟道形成区域、第四主电极、栅极绝缘膜50及作为第二控制电极的栅极电极51而构成。第三主电极包含阱区域43而构成。阱区域43的杂质密度被设定为比半导体基板40以及半导体区域48的杂质密度低。沟道形成区域在栅极电极51的端部，被形成于在阱区域43的主面部所形成的第二导电型基座区域45的主面部。基座区域45与比该基座区域45的杂质密度高的第二导电型半导体区域46连接。第四主电极通过被形成于基座区域45的主面部的半导体区域48而形成。半导体区域48的杂质密度被设定为比半导体基板40的杂质密度高。栅极绝缘膜50被形成于沟道形成区域上(基座区域45的主面上)，栅极电极51被形成于栅极绝缘膜50上。
另一方面，如图3所示，缓冲部3的第一逆变器30的第四晶体管T4在被元件分离区域42围起周围的区域内，被形成于阱区域44的主面部。
第四晶体管T4包含作为沟道形成区域的阱区域44、作为一方的主电极以及另一方的主电极的一对半导体区域48、栅极绝缘膜50及栅极电极51而构成。即第四晶体管T4通过与第一晶体管T1、第三晶体管T3的各个相同的纵剖面构造而构成。
第五晶体管T5包含作为沟道区域的阱区域43、作为一方的主电极以及另一方的主电极的一对半导体区域47、栅极绝缘膜50及栅极电极51而构成。
而且，第二逆变器31的第六晶体管T6、第三逆变器32的第八晶体管T8虽省略图示，但通过与第四晶体管T4相同的纵剖面构造而构成。另外，第二逆变器31的第七晶体管T7、第三逆变器32的第九晶体管T9通过与第五晶体管T5相同的纵剖面构造而构成。
(本实施方式的作用以及效果)
如图1所示，本实施方式的电平转换器1包含电平转换部2而构成。电平转换部2具备电源系统电流电源20、第二晶体管T2、第二电阻R2及第三晶体管T3。电源系统电流电源20包含第一电阻R1及第一晶体管T1而构成。第一电阻R1的一端与第一电源电压VBB连接。第一晶体管T1的第一主电极以及第一控制电极与第一电阻R1的另一端连接，第一晶体管T1的第二主电极与第二电源电压VSS连接。第二电源电压VSS被设为比第一电源电压VBB低的电压。
第二晶体管T2将第三主电极与输入电压信号端子S1连接，将第四主电极与输出电压信号端子S2连接。第二晶体管T2的第二控制电极与第三电源电压VCC连接。第三电源电压VCC是比第一电源电压VBB低且比第二电源电压VSS高的电压。
第二电阻R2的一端被连接于第二晶体管T2的第四主电极与输出电压信号端子S2之间。第三晶体管T3的第五主电极与第二电阻R2的另一端连接，第三晶体管T3的第六主电极与第二电源电压VSS连接。而且，第三晶体管T3的第三控制电极与第一晶体管T1的第一控制电极连接。
这里，第三晶体管T3的第三控制电极与第一晶体管T1的第一控制电极连接，所以第三晶体管T3与电源系统电流电源20(第一晶体管T1)构成电流镜电路。在电源系统电流电源20中，根据第一电源电压VBB的电源电平的变化，从第一电源电压VBB通过第一电阻R1以及第一晶体管T1并在第二电源电压VSS中流动的电流变化，进行电流调整。如向输入电压信号端子S1施加输入电压信号SIN，则该输入电压信号SIN通过第二晶体管T2、第二电阻R2以及第三晶体管T3而作为电流向第二电源电压VSS输出。根据在电源系统电流电源20的第一晶体管T1中流动的电流的变化，在构成电流镜电路的第三晶体管T3中流动的电流被调整。
因此，在第二电阻R2中流动的电流根据电源系统电流电源20的电流调整而被调整，所以能够使输入电压信号SIN的阈值电压的电压电平变化。
图4是表示输入电压信号SIN的阈值电压的电压电平的变化相对于第一电源电压VBB的电压电平的变化的电平转换部2的特性图。横轴表示第一电源电压VBB的变化(V)，纵轴表示阈值电压的变化。这里在第一电源电压VBB是16V时，输入电压信号SIN的阈值电压是5.43V。第一电源电压VBB通过电压降低而下降到7V时，输入电压信号SIN的阈值电压变化为5.24V。该阈值电压相对于第一电源电压VBB的变化而线性地变化。
因此，根据本实施方式的电平转换器1，能够根据第一电源电压VBB的变化而使输入电压信号SIN的阈值电压变化。
另外，在本实施方式的电平转换器1中，如图1所示，静电保护元件，具体而言第三电阻R3被配设在输入电压信号端子S1与第二晶体管T2之间。因此，能够防止或有效地抑制第二晶体管T2的静电破坏，所以能够提高电平转换器1的静电破坏耐性。
并且，如图1以及图2所示，在本实施方式的电平转换器1中，较高地设定第二晶体管T2的静电击穿耐压。因此，能够防止或有效地抑制第二晶体管T3的静电破坏，所以能够提高电平转换器1的静电破坏耐性。
另外，如图1以及图2所示，在本实施方式的电平转换器1中，第二晶体管T2被设为VDMOSFET。因此，能够提高第二晶体管T2的静电击穿耐压，所以能够提高电平转换器1的静电破坏耐性。
并且，如图1所示，在本实施方式的电平转换器1中，电平转换部2的输出电压信号端子S2与缓冲部3连接。因此，能够使用缓冲部3对从输出电压信号端子S2输出的输出电压信号SOUT的波形进行整形，而且能够将被整形后的输出电压信号SOUT1最终向输出电压信号端子S3输出，能够将被同样地整形后的反转输出电压信号SOUT2最终向输出电压信号端子S4输出。
上述实施方式的补充说明
本发明并不限于上述实施方式，在不脱离该宗旨的范围内例如能够进行下述那样的变形。
本发明在电平转换器1的电平转换部2中，也可由横方向扩散型场效应晶体管(LDMOSFET：Lateral Diffused MOSFET)构成第二晶体管T2。该晶体管具有高耐压构造。
另外，在本发明电平转换部2中，也可将第一电阻R1作为第二导电型IGFET。在第二导电型IGFET中，沟道形成区域能够作为电阻而使用。
并且，本发明也可代替电平转换器1的缓冲部3的电路结构。例如缓冲部3也可作为第二逆变器31以及第三逆变器32的2段电路结构，也可作为4段以上的电路结构。此外，第一逆变器30～第三逆变器32的第五晶体管T5、第七晶体管T7以及第九晶体管T9也可作为电阻。

Claims (5)

1.一种电平转换器，其特征在于，具备：
电源系统电流电源，该电源系统电流电源具有一端与第一电源电压连接的第一电阻、以及第一晶体管，第一主电极及第一控制电极与该第一电阻的另一端连接且第二主电极与比上述第一电源电压低的电压的第二电源电压连接；
第二晶体管，第三主电极与输入电压信号端子连接，第四主电极与输出电压信号端子连接，第二控制电极与比上述第一电源电压低且比上述第二电源电压高的电压的第三电源电压连接；
第二电阻，其一端连接在上述第四主电极与上述输出电压信号端子之间；以及
第三晶体管，第五主电极与该第二电阻的另一端连接，第六主电极与上述第二电源电压连接，第三控制电极与上述第一控制电极连接。
2.根据权利要求1所述的电平转换器，其特征在于，
在上述输入电压信号端子与上述第二晶体管的第三主电极之间配设有静电保护元件。
3.根据权利要求1或2所述的电平转换器，其特征在于，
上述第二晶体管的静电击穿耐压被设定为比上述第一晶体管、上述第三晶体管的各个的静电击穿耐压高。
4.根据权利要求1～3中任一项所述的电平转换器，其特征在于，
上述第二晶体管由垂直方向扩散型晶体管构成。
5.根据权利要求1～4中任一项所述的电平转换器，其特征在于，
在上述输出电压信号端子连接有对输出电压信号的波形进行整形的缓冲部。
CN201711284701.2A 2017-01-25 2017-12-07 电平转换器 Active CN108347243B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2017011459 2017-01-25
JP2017-011459 2017-01-25
JP2017194179A JP6493933B2 (ja) 2017-01-25 2017-10-04 レベルシフタ
JP2017-194179 2017-10-04

Publications (2)

Publication Number Publication Date
CN108347243A true CN108347243A (zh) 2018-07-31
CN108347243B CN108347243B (zh) 2022-04-01

Family

ID=60990621

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711284701.2A Active CN108347243B (zh) 2017-01-25 2017-12-07 电平转换器

Country Status (3)

Country Link
US (1) US10128848B2 (zh)
EP (1) EP3355473B1 (zh)
CN (1) CN108347243B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7338821B2 (ja) 2018-11-06 2023-09-05 株式会社東海理化電機製作所 信号出力回路
US11101789B2 (en) * 2019-12-19 2021-08-24 Rockwell Automation Technologies, Inc. Systems and methods for providing bi-directional signal level shifting
JP2022108157A (ja) * 2021-01-12 2022-07-25 キオクシア株式会社 半導体装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040061521A1 (en) * 2002-09-30 2004-04-01 Hiroshi Watanabe Level shifting circuit
CN101729059A (zh) * 2008-10-31 2010-06-09 恩益禧电子股份有限公司 电平位移电路
US20110025399A1 (en) * 2009-08-03 2011-02-03 Mitsubishi Electric Corporation Amplitude conversion circuit
CN102571067A (zh) * 2010-12-21 2012-07-11 三美电机株式会社 电平移动电路以及开关电源装置
JP2014023316A (ja) * 2012-07-19 2014-02-03 Hioki Ee Corp 過放電防止回路
CN105144584A (zh) * 2013-04-18 2015-12-09 夏普株式会社 电平移位电路
CN205212814U (zh) * 2015-09-11 2016-05-04 英特格灵芯片(天津)有限公司 一种电平转换的装置
CN105827232A (zh) * 2016-03-18 2016-08-03 苏州芯宽电子科技有限公司 一种改善sslc电平转换电路负偏压温度不稳定性的恢复电路

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9424666D0 (en) 1994-12-07 1995-02-01 Philips Electronics Uk Ltd A protected switch
JP4075823B2 (ja) * 2004-02-25 2008-04-16 株式会社デンソー コンパレータ回路装置
JP4475309B2 (ja) * 2007-09-19 2010-06-09 ヤマハ株式会社 コンパレータ
JP5465548B2 (ja) 2010-01-27 2014-04-09 株式会社東海理化電機製作所 レベルシフト回路

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040061521A1 (en) * 2002-09-30 2004-04-01 Hiroshi Watanabe Level shifting circuit
CN101729059A (zh) * 2008-10-31 2010-06-09 恩益禧电子股份有限公司 电平位移电路
US20110025399A1 (en) * 2009-08-03 2011-02-03 Mitsubishi Electric Corporation Amplitude conversion circuit
CN102571067A (zh) * 2010-12-21 2012-07-11 三美电机株式会社 电平移动电路以及开关电源装置
JP2014023316A (ja) * 2012-07-19 2014-02-03 Hioki Ee Corp 過放電防止回路
CN105144584A (zh) * 2013-04-18 2015-12-09 夏普株式会社 电平移位电路
CN205212814U (zh) * 2015-09-11 2016-05-04 英特格灵芯片(天津)有限公司 一种电平转换的装置
CN105827232A (zh) * 2016-03-18 2016-08-03 苏州芯宽电子科技有限公司 一种改善sslc电平转换电路负偏压温度不稳定性的恢复电路

Also Published As

Publication number Publication date
US10128848B2 (en) 2018-11-13
US20180212604A1 (en) 2018-07-26
EP3355473B1 (en) 2020-12-23
EP3355473A1 (en) 2018-08-01
CN108347243B (zh) 2022-04-01

Similar Documents

Publication Publication Date Title
JP2905227B2 (ja) 電源バッテリの極性の反転に対して自己保護されている集積回路
CN103326699B (zh) 半导体器件
CN108347243A (zh) 电平转换器
JP6493933B2 (ja) レベルシフタ
US7482860B2 (en) MOS switching circuit
US8618627B2 (en) Shielded level shift transistor
JP2005235892A (ja) 半導体装置
CN115706580A (zh) 栅极驱动器装置和栅极驱动器电路
CN107275326A (zh) 半导体装置和液体排出头基板
TW556317B (en) Field effect transistor formed on an insulative substrate and integrated circuit thereof
US10312913B2 (en) Level shifter
JP2017055214A (ja) レベルシフト回路
TWI344697B (en) High voltage operating field effect transistor, and bias circuit therefor and high voltage circuit thereof
CN105897246B (zh) 用于高电压应用的电压电平移位器
CN114142842A (zh) 正负压双向开关电路
JP4226444B2 (ja) 駆動装置及び電力変換装置
JP5395137B2 (ja) 高電圧動作電界効果トランジスタとそのバイアス回路およびその高電圧動作回路要素
JPH0226816B2 (zh)
JP3695996B2 (ja) 相補型ソースフォロワ回路
CN108735730A (zh) 电力开关及其半导体装置
GB2344689A (en) Analogue switch
JP2024041277A (ja) 半導体装置、電子機器、及び車両
CN100533733C (zh) 具有稳定导通电流的布局电路以及具有该电路的ic芯片
TW200820624A (en) Junction field effect transistor input buffer level shifting circuit
JP5249379B2 (ja) 多値用双方向性スイッチング手段

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant