CN108333549B - 一种基于集成电路测试仪通道同步误差的高精度测量系统 - Google Patents
一种基于集成电路测试仪通道同步误差的高精度测量系统 Download PDFInfo
- Publication number
- CN108333549B CN108333549B CN201810141265.1A CN201810141265A CN108333549B CN 108333549 B CN108333549 B CN 108333549B CN 201810141265 A CN201810141265 A CN 201810141265A CN 108333549 B CN108333549 B CN 108333549B
- Authority
- CN
- China
- Prior art keywords
- road
- clock
- channel
- thick
- error
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R35/00—Testing or calibrating of apparatus covered by the other groups of this subclass
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本发明涉及一种用于集成电路测试仪的通道同步误差的高精度测量系统,其粗时钟产生系统在FPGA内部通过第一个PLL锁出m路200M时钟(m<8),FPGA生成统一的m路粗采样时钟,m路粗采样时钟同时去采样n路响应信号。参考信号变为高电平后,通道间同步误差粗测系统开始工作,采样后每路响应信号都由m路粗采样时钟同时采样。停止测量,将每路对应的a记录下来。通道间同步误差细测系统串行工作,参考信号变为高电平后,先用m路细调时钟测量第一路通道和参考通道的同步误差,同时采样因为响应信号就一个上升沿;总有前面的b路采样为低电平(b<=m),后面的m‑b采样结果为高电平。停止测量,将第一路对应的b记录下来。
Description
技术领域
本发明涉及一种用于集成电路测试仪的通道同步误差的高精度测量系统,适用于多通道的集成电路测试仪,属于集成电路测试仪通道测试领域。
背景技术
当前信息化高度发展的时代,半导体行业爆发式增长。各行各业都离不开半导体芯片,大到飞机卫星,小到穿戴设备等。而集成电路测试仪是对集成电路芯片进行测试的专用仪器设备。集成电路测试贯穿在集成电路设计、芯片制造、封装及集成电路应用的全过程。测试的主要目的是保证芯片能完全实现设计规格书所规定的功能及性能指标,出厂后满足用户的需求。
现在很多芯片的主时钟越来越高,逻辑越来越复杂,在验证这些功能时需要集成电路测试仪能够进行高精度的测量,可以进行纳秒和更高精度的测量。因此集成电路测试仪多通道间的同步误差也就成了必须考虑的因素。在实际设计的过程中,通道电路都是等长布线。但是等长布线的误差以及信号在芯片内部走线的不同延迟还是导致了不同通道的传输偏差。这个偏差在高精度测算时不可忽视,需要将通道间的同步误差高精度测量出来。
发明内容
针对以上问题,本发明提供了一种用于集成电路测试仪的通道同步误差的高精度测量系统。
为了解决以上问题,本发明采用了如下技术方案:一种用于集成电路测试仪的通道同步误差的高精度测量系统,其特征在于,包括粗时钟产生系统、细调时钟重构系统,通道间同步误差粗测系统,通道间同步误差细测系统;
将各个通道的DUT管脚设置为输入状态,通道板共用一个激励源。开始测量后,首先粗时钟产生系统在FPGA内部通过第一个PLL锁出m路200M时钟(m<8,下同),每路时钟的相位差为360/m度,粗时钟测量精度为5/m纳秒。激励源发出激励信号,这个信号是个上升沿阶跃信号。各DUT管脚接收到这个信号,再由内部的比较电路比较,将比较结果发给FPGA,显然这个比较结果也为上升沿阶跃信号,定义为响应信号。激励源直接输入到FPGA做为参考通道,别的通道都和参考通道做比较。FPGA生成统一的m路粗采样时钟Clk_c1~Clk_cm(Clk_c为Clk_coarse缩写,定义为粗采样时钟),m路粗采样时钟同时去采样n路响应信号。参考信号变为高电平后,通道间同步误差粗测系统开始工作。开始采样后每路响应信号都由m路粗采样时钟同时采样。因为响应信号就一个上升沿,m路粗采样时钟同时采样的结果就三种,一种是全低电平,一种是全高电平,还有一种就是部分为低电平,剩余部分为高电平。总有前面的a路采样为低电平(a<=m),后面的m-a采样结果为高电平。停止测量,将每路对应的a记录下来。
为了进行更高精度的误差测量,我们还需要通道间同步误差细测系统,受限于FPGA内部PLL的个数的影响,同步误差细调系统串行工作。细调时钟重构系统就是动态的选择输入前面m路中的第a路粗调时钟,再由第二PLL生成m路细调时钟,每路时钟的相位差也为360/m度,测量精度5/m2纳秒。
通道间同步误差细测系统开始测量,重新发送激励信号,参考信号变为高电平后,先用m路细调时钟测量第一路通道和参考通道的同步误差,开始采样后第一路响应信号由m路细调时钟Clk_f1~Clk_fm(Clk_f为Clk_fine缩写,定义为细调时钟)同时采样因为响应信号就一个上升沿,m路粗采样时钟同时采样的结果就三种,一种是全低电平,一种是全高电平,还有一种就是部分为低电平,剩余部分为高电平。总有前面的b路采样为低电平(b<=m),后面的m-b采样结果为高电平。停止测量,将第一路对应的b记录下来,最后此路的误差为a*5/m+b*5/m2纳秒。依次再进行后面第二通道的细调时钟重构系统,进行第二路的误差细测,得到结果。依次进行,测完所有通道,得到最终结果。
本发明的通道集成电路测试仪的通道同步误差的高精度测量系统,简单便捷,不要外围器件,在FPGA内部进行。测量得到这个误差对于系统来说很重要,可以去校准通道,从而保证集成电路测试仪高精度测量指标得以实现。
附图说明
图1为此测量测试系统的整体框图。
图2为通道间同步误差粗测系统的框图。
图3为通道间同步误差细测系统的框图。
图4为单一通道高精度测量的流程图。
具体实施方式:
下面结合附图,对本发明作进一步详细的描述。
如图1所述,本发明提供了本发明提供了一种用于集成电路测试仪的通道同步误差的高精度测量系统,包括测量粗时钟产生系统、细调时钟重构系统,通道间同步误差粗测系统,通道间同步误差细测系统。
将64个通道的DUT管脚设置为输入状态,通道板共用一个激励源。开始测量后,首先测量粗时钟产生系统在FPGA内部通过PLL锁出7路200M时钟,每路时钟的相位差为360/7度,粗时钟测量精度为5/7ns。激励源发出激励信号,这个信号是个上升沿阶跃信号。各DUT管脚接收到这个信号,内部的高速比较器采集这个信号,把比较结果发给FPGA,显然这个比较结果也为上升沿阶跃信号,定义为响应信号。激励源直接输入到FPGA做为参考通道,别的通道都和参考通道做比较。FPGA生成统一的7路粗采样时钟,7路粗采样时钟同时去采样64路响应信号。开始采样后每路响应信号都进行7路计数,计数时钟就是前面的7路粗采样时钟,第一路在某个时刻有前面的3路采样为低电平,后面的4采样结果为高电平。停止测量,将第一路对应的3记录下来。粗调必行进行,后面的每路都有个对应的数值被记录下来。
为了进行更高精度的误差测量,我们还需要进行进一步的通道间同步误差细测系统,先进行第一路的细调时钟重构系统,动态的选择输入前面7路中的第3路粗调时钟进入PLL,动态的生成7路细调时钟,每路时钟的相位差也为360/7度,测量精度5/72ns。重新发送激励信号,先用7路细调时钟测量第一路通道和参考通道的同步误差,开始采样后每路响应信号都进行7路计数,在相同的计数情况下,在某个时刻,总有前面的2路采样为低电平,后面的5采样结果为高电平,将这个值记录下来,最后此路的误差为3*5/7+5*5/72=2.65ns,精确到10ps。依次再进行后面第二通道的细调时钟重构系统,进行第二路的误差细测,得到结果。依次进行,测完所有通道,得到最终结果。
以上所述仅为本发明的优选实施例而已,并不限制于本发明,对于本领域的技术人员来说,本发明可以有各种更改和变化。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的权利要求范围之内。
Claims (3)
1.一种用于集成电路测试仪的通道同步误差的高精度测量系统,其特征在于,包括粗时钟产生系统、细调时钟重构系统,通道间同步误差粗测系统,通道间同步误差细测系统;
将各个通道的DUT管脚设置为输入状态,通道板共用一个激励源;开始测量后,首先粗时钟产生系统在FPGA内部通过第一个PLL锁出m路200M时钟,其中m<8;激励源发出激励信号,这个信号是个上升沿阶跃信号;各DUT管脚接收到这个信号,再由内部的比较电路比较,将比较结果发给FPGA,比较结果也为上升沿阶跃信号,并定义为响应信号;激励源直接输入到FPGA做为参考通道,别的通道都和参考通道做比较;FPGA生成统一的m路粗采样时钟Clk_c1~Clk_cm,其中Clk_c为Clk_coarse缩写,定义为粗采样时钟;m路粗采样时钟同时依次去采样被测通道的每路响应信号;参考信号变为高电平后,通道间同步误差粗测系统开始工作;开始采样后每路响应信号都由m路粗采样时钟同时采样;由于响应信号就一个上升沿,m路粗采样时钟同时采样的结果就三种,一种是全低电平,一种是全高电平,还有一种就是部分为低电平,剩余部分为高电平;总有前面的a路采样为低电平,其中a<=m,后面的m-a采样结果为高电平;停止测量,将每路对应的a记录下来;
为了更进一步的进行误差测量,还需要通道间同步误差细测系统,受限于FPGA内部PLL的个数的影响,通道间同步误差细测系统串行工作;细调时钟重构系统动态的选择输入前面m路中的第a路粗调时钟,再由第二PLL生成m路细调时钟;
通道间同步误差细测系统开始测量,重新发送激励信号,参考信号变为高电平后,先用m路细调时钟测量第一路通道和参考通道的同步误差,开始采样后第一路响应信号由m路细调时钟Clk_f1~Clk_fm,其中,Clk_f为Clk_fine缩写,定义为细调时钟;同时采样,因为响应信号就一个上升沿,m路粗采样时钟同时采样的结果就三种,一种是全低电平,一种是全高电平,还有一种就是部分为低电平,剩余部分为高电平;总有前面的b路采样为低电平,其中,b<=m;后面的m-b采样结果为高电平;停止测量,将第一路对应的b记录下来,最后此路的误差为a*5/m+b*5/m2纳秒;依次再进行后面第二通道的细调时钟重构系统,进行第二路的误差细测,得到结果;依次进行,测完所有通道,得到最终结果。
2.根据权利要求1所述的一种用于集成电路测试仪的通道同步误差的高精度测量系统,其特征在于,粗时钟产生系统中每路时钟的相位差为360/m度,粗时钟测量精度为5/m纳秒。
3.根据权利要求1所述的一种用于集成电路测试仪的通道同步误差的高精度测量系统,其特征在于,细调时钟重构系统每路时钟的相位差为360/m度,测量精度5/m2纳秒。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810141265.1A CN108333549B (zh) | 2018-02-11 | 2018-02-11 | 一种基于集成电路测试仪通道同步误差的高精度测量系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810141265.1A CN108333549B (zh) | 2018-02-11 | 2018-02-11 | 一种基于集成电路测试仪通道同步误差的高精度测量系统 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN108333549A CN108333549A (zh) | 2018-07-27 |
CN108333549B true CN108333549B (zh) | 2019-05-14 |
Family
ID=62929350
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810141265.1A Active CN108333549B (zh) | 2018-02-11 | 2018-02-11 | 一种基于集成电路测试仪通道同步误差的高精度测量系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN108333549B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109186812A (zh) * | 2018-10-16 | 2019-01-11 | 聚辰半导体(上海)有限公司 | 一种高精度温度传感器误差修正的方法及其修正电路 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1695305A (zh) * | 2002-08-29 | 2005-11-09 | 米克伦技术公司 | 用于安排粗细延迟间隔并包括环形振荡器的同步镜像延迟(smd)电路及方法 |
US7613990B1 (en) * | 2003-11-18 | 2009-11-03 | Xilinx, Inc. | Method and system for a multi-channel add-compare-select unit |
CN101783665A (zh) * | 2009-12-31 | 2010-07-21 | 广东正业科技股份有限公司 | 一种可编程步进延时时基和采样系统 |
CN105675981A (zh) * | 2016-03-18 | 2016-06-15 | 中国科学技术大学 | 一种基于fpga的频率计及频率测量方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6859902B1 (en) * | 2000-10-02 | 2005-02-22 | Credence Systems Corporation | Method and apparatus for high speed IC test interface |
CN100468234C (zh) * | 2005-06-21 | 2009-03-11 | 中国科学技术大学 | 基于fpga的时间数字转换器及其转换方法 |
CN102386920B (zh) * | 2011-11-08 | 2014-01-01 | 北京工业大学 | 应用于时间域比较器的阈值失调校准方法 |
KR20150015262A (ko) * | 2013-07-31 | 2015-02-10 | 한국전자통신연구원 | 다채널 무선 네트워크에서의 패킷 처리 방법 및 그 장치 |
CN104539291A (zh) * | 2014-12-22 | 2015-04-22 | 天津大学 | 两步tdc的校正电路 |
CN104639165B (zh) * | 2015-02-12 | 2017-11-21 | 天津大学 | 两步tdc的全时间域误差校正电路 |
-
2018
- 2018-02-11 CN CN201810141265.1A patent/CN108333549B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1695305A (zh) * | 2002-08-29 | 2005-11-09 | 米克伦技术公司 | 用于安排粗细延迟间隔并包括环形振荡器的同步镜像延迟(smd)电路及方法 |
US7613990B1 (en) * | 2003-11-18 | 2009-11-03 | Xilinx, Inc. | Method and system for a multi-channel add-compare-select unit |
CN101783665A (zh) * | 2009-12-31 | 2010-07-21 | 广东正业科技股份有限公司 | 一种可编程步进延时时基和采样系统 |
CN105675981A (zh) * | 2016-03-18 | 2016-06-15 | 中国科学技术大学 | 一种基于fpga的频率计及频率测量方法 |
Also Published As
Publication number | Publication date |
---|---|
CN108333549A (zh) | 2018-07-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7574632B2 (en) | Strobe technique for time stamping a digital signal | |
US10024906B2 (en) | Timing skew characterization apparatus and method | |
US7085668B2 (en) | Time measurement method using quadrature sine waves | |
CN102970007B (zh) | 用于时间电流转换的方法和装置 | |
US20050222789A1 (en) | Automatic test system | |
KR100269704B1 (ko) | 지연 소자 시험 장치 및 시험 기능을 갖는 집적 회로 | |
CN110703583A (zh) | 基于soc的多通道高精度大量程时间数字转换器 | |
EP1927204A2 (en) | Strobe technique for time stamping a digital signal | |
CN109188987A (zh) | 基于高速da的多通道信号高精度同步控制方法及装置 | |
CN105785402A (zh) | 一种用于gnss信号模拟器时延校准的系统及方法 | |
CN108333549B (zh) | 一种基于集成电路测试仪通道同步误差的高精度测量系统 | |
CN106501605A (zh) | 一种比相装置 | |
CN104850033A (zh) | 一种航空超导磁测量系统同步精度的标定方法及装置 | |
RU2658101C1 (ru) | Осциллографический измеритель амплитудных характеристик электрических сигналов | |
CN110955179A (zh) | 一种基于pci总线的双通道共享时钟触发调延装置 | |
CN102193029B (zh) | 非常规采样时间短期频率稳定度测量方法 | |
US9100112B1 (en) | Latency built-in self-test | |
CN100456666C (zh) | 一种时钟信号测试方法及装置 | |
CN110062223A (zh) | 一种高精度同步测试相机帧信号的方法及其电路系统 | |
US7595670B2 (en) | Electronic device and method for on chip skew measurement | |
CN109856594B (zh) | 一种时差测量体制无源定位的多路可控时延信号产生装置 | |
CN104199275B (zh) | 一种tdc时间间隔测量温度补偿方法 | |
Christiansen et al. | 32 channel general purpose time to digital converter | |
US8860433B1 (en) | Method and system for self-contained timing and jitter measurement | |
US9595308B1 (en) | Multiple-die synchronous insertion delay measurement circuit and methods |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |