CN109188987A - 基于高速da的多通道信号高精度同步控制方法及装置 - Google Patents
基于高速da的多通道信号高精度同步控制方法及装置 Download PDFInfo
- Publication number
- CN109188987A CN109188987A CN201811258908.7A CN201811258908A CN109188987A CN 109188987 A CN109188987 A CN 109188987A CN 201811258908 A CN201811258908 A CN 201811258908A CN 109188987 A CN109188987 A CN 109188987A
- Authority
- CN
- China
- Prior art keywords
- calibration
- channel
- module
- signal
- fpga
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
- G05B19/0428—Safety, monitoring
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
- G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
- G01S7/02—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S13/00
- G01S7/40—Means for monitoring or calibrating
- G01S7/4052—Means for monitoring or calibrating by simulation of echoes
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/20—Pc systems
- G05B2219/26—Pc applications
- G05B2219/2612—Data acquisition interface
Abstract
本发明提供一种基于高速DA的多通道信号高精度同步控制方法及装置,其解决了现有技术无法在保证相位一致的情况下,实现对多通道信号的高精度控制的技术问题;包括如下步骤:步骤1,生成校准信号;步骤2,测量通道间的时间差:通过测试每个通道上脉冲前沿相对于最迟通道脉冲前沿的时间提前量,得到每个通道需要的延迟量;步骤3,计算校准值:延迟量与DA的采样频率相乘并取整,得到各个通道的校准值;步骤4,同步精调校准:由FPGA中的精调校准模块对信号产生单元进行相应校准值的延时;步骤5,多通道信号同步产生。本发明广泛应用于多辐射信号源信号同步领域。
Description
技术领域
本发明涉及一种多通道信号同步控制方法,特别是涉及一种基于高速DA的多通道信号高精度同步控制方法及装置。
背景技术
随着信号与信息处理技术的快速发展,多通道信号产生技术广泛应用于军事、工业、航空等领域。随着应用场景的日益复杂,在雷达信号模拟方面,雷达信号的模拟产生最重要的部分在于D/A转换芯片,对于多通道信号的模拟产生,对其同步性的要求不断提高。如何进一步提高高速DA多通道信号之间的同步性,一直是雷达信号模拟领域重要的探索方向。
目前多辐射源雷达信号的模拟产生计数,在保证多通道信号的同步性方面,信号时间差在纳秒级别以上,并受DA工作频率的限制,输出的信号频率较低;对基于FPGA+高速DA的硬件平台,很多方法是通过FPGA进行相位补偿来实现同步性,但由于舍弃部分相位实现的同步,多路信号间的相位信息不同,对于需要高精度定位的系统均不适用。
现有方法无法在保证相位一致的情况下,实现对多通道信号的高精度控制,特别是对高速DA的应用平台。
发明内容
本发明针对现有技术无法在保证相位一致的情况下,实现对多通道信号的高精度控制的技术问题;提供一种在保证相位一致的情况,实现对多通道信号的高精度控制的基于高速DA的多通道信号高精度同步控制方法及装置。
为此,本发明的技术方案是,包括如下步骤:
步骤1,生成校准信号;
步骤2,测量通道间的时间差:
使用多通道示波器测试每个通道上脉冲前沿相对于最迟通道脉冲前沿的时间提前量,得到每个通道需要的延迟量;
步骤3,计算校准值:
延迟量与DA的采样频率相乘并取整,得到各个通道的校准值;
步骤4,同步精调校准:
由FPGA中的精调校准模块对信号产生单元进行相应校准值的延时;
步骤5,多通道信号同步产生。
优选地,步骤1的校准信号,是由多片FPGA生成的多通道低频定频信号。
优选地,步骤2的通道间的时间差是使用多通道示波器测量的。
优选地,步骤4具体用于,通过上位机分别给各FPGA发送校准值,并由各FPGA中的精调校准模块对信号产生单元进行相应校准值的延时;相应校准值的延时指,根据相应校准值,将各FPGA信号产生单元中的精调校准模块进行校准值个数的赋值。
本发明还提供一种基于高速DA的多通道信号高精度同步控制装置,设有校准信号生成模块、时间差测量模块、校准值计算模块和延时校准模块;
校准信号生成模块,用于生产校准信号,校准信号为多通道低频定频信号;
时间差测量模块,用于测量通道间的时间差,通道间的时间差是每个通道上脉冲前沿相对于最迟通道脉冲前沿的时间提前量;
校准值计算模块,用于将时间差测量模块测量的时间差与DA的采样频率相乘并取整,得到各个通道的校准值;
延时校准模块,根据上位机下发的各通道校准值,对FPGA中的信号产生单元进行相应校准值的延时。
优选地,相应校准值的延时指,对各FPGA中的信号产生单元进行相应校准值个数的赋值。
本发明的有益效果,一是采用信号校准机制,通过FPGA的精调校准模块实现了以DA采样周期为步进的时延调整,提高了信号同步控制精度;二是保证了信号相位的一致性;三是实现了高速DA的多通道信号同步。
附图说明
图1是本发明多通道信号高精度同步控制方法流程图;
图2是本发明多通道信号高精度同步控制装置结构图;
图3是本发明一种硬件平台的实施例。
图中符号说明
1.校准信号生成模块;2.时间差测量模块;3.校准值计算模块;4.延时校准模块。
具体实施方式
下面结合实施例对本发明做进一步描述。
如图1所示,本发明公开了一种基于多片高速DA的多通道信号高精度同步控制方法,具体步骤是:
步骤1,生成校准信号:
由多片FPGA生成的多通道低频定频信号作为校准信号,方便后续使用一般的示波器对多通道信号时间差进行测量;
步骤2,测量通道间的时间差;
通道间的时间差是使用多通道示波器测量的,通过测试每个通道上脉冲前沿相对于最迟通道脉冲前沿的时间提前量,得到每个通道需要的延迟量;
步骤3,计算校准值:
将每个通道的延迟量与DA的采样频率相乘并取整,得到各个通道的校准值;
步骤4,同步精调校准:
通过上位机分别给各FPGA发送校准值,并由各FPGA中的精调校准模块对信号产生单元进行相应校准值的延时;
相应校准值的延时指,根据相应校准值,将各FPGA信号产生部分中的精调校准模块进行校准值个数的赋值;
比如某通道的校准值为12,则在信号开始产生时先对该通道的精调校准模块赋12个零,之后为信号的正常产生过程,这样可以实现延迟操作。该模块可以使校准精度达到DA的采样频率数量级别,实现了高精度同步控制。例如,DA配置为2.5GHz,则校准精度为0.4ns。
步骤5,多通道信号同步产生:
基于步骤4的操作产生多通道同步信号,FPGA采用DDS模块联合高速DA转换器实现多种类信号的产生,有效实现了多通道间信号的同步。
基于上述提供的基于多片高速DA的多通道信号高精度同步控制方法,本发明还提供一种执行上述多通道高速采样同步方法的装置,包括依次连接的校准信号生成模块、时间差测量模块、校准值计算模块和延时校准模块。
校准信号生成模块,用于生产校准信号,校准信号为多通道低频定频信号;
时间差测量模块,用于测量通道间的时间差,通道间的时间差是每个通道上脉冲前沿相对于最迟通道脉冲前沿的时间提前量;
校准值计算模块,用于将时间差测量模块测量的时间差与DA的采样频率相乘并取整,得到各个通道的校准值;
延时校准模块,根据上位机下发的各通道校准值,对FPGA中的信号产生单元进行相应校准值的延时。
相应校准值的延时指,对各FPGA中的信号产生单元进行相应校准值个数的赋值。
如图2所示,硬件架构采用多片FPGA和多片DA结合,产生多路低频定频的信号。多通道数取决于FPGA和DA的数量,本实施例采用四通道。时钟芯片ADF4350内部NCO可将输入时钟倍频到2.2~4.4GHz,然后经过分频得到所需时钟,ADCLK946时钟Buffer芯片时钟输出给4个DA。DA采用AD公司的AD9739,双通道14bit LVDS数据输入,内部采用频率可达2.5GSPS。4片FPGA通过之间LVDS差分线下发产生信号的起始标志。
各个通道的FPGA首先产生校准信号,通过多通道示波器进行测试并计算得到各通道的校准值,通过上位机下发校准值给各个FPGA;FPGA在接收到信号起始标志时,分别产生各自校准值个数的0,然后再正常产生信号。这样就实现了多通道信号的可控延迟,并可以实现高精度的同步,可达0.4ns的同步控制精度。
本方法模拟多个辐射源雷达射频信号的产生,是一种涉及多辐射信号源信号同步的方法。无需在FPGA中进行信号人工相位补偿,可实现多路信号的相位信息同步。通过FPGA的精调校准模块,可实现多路同步信号的高精度控制,同步性可达高速DA的采样周期水平,对于要求高精确定位的系统十分实用。
本发明的有益效果:一是采用信号校准机制,通过FPGA的精调校准模块实现了以DA采样周期为步进的时延调整,提高了信号同步控制精度;二是保证了信号相位的一致性;三是实现了高速DA的多通道信号同步。
惟以上者,仅为本发明的具体实施例而已,当不能以此限定本发明实施的范围,故其等同组件的置换,或依本发明专利保护范围所作的等同变化与修改,皆应仍属本发明权利要求书涵盖之范畴。
Claims (6)
1.一种基于高速DA的多通道信号高精度同步控制方法,其特征是,包括如下步骤:
步骤1,生成校准信号;
步骤2,测量通道间的时间差:
通过测试每个通道上脉冲前沿相对于最迟通道脉冲前沿的时间提前量,得到每个通道需要的延迟量;
步骤3,计算校准值:
延迟量与DA的采样频率相乘并取整,得到各个通道的校准值;
步骤4,同步精调校准:
由FPGA中的精调校准模块对信号产生单元进行相应校准值的延时;
步骤5,多通道信号同步产生。
2.根据权利要求1所述的基于高速DA的多通道信号高精度同步控制方法,其特征在于,所述步骤1的校准信号,是由多片FPGA生成的多通道低频定频信号。
3.根据权利要求1所述的基于高速DA的多通道信号高精度同步控制方法,其特征在于,所述步骤2的通道间的时间差是使用多通道示波器测量的。
4.根据权利要求2所述的基于高速DA的多通道信号高精度同步控制方法,其特征在于,所述步骤4具体用于,通过上位机分别给各FPGA发送校准值,并由各FPGA中的精调校准模块对信号产生单元进行相应校准值的延时;所述相应校准值的延时指,根据相应校准值,将各FPGA信号产生单元中的精调校准模块进行校准值个数的赋值。
5.一种基于高速DA的多通道信号高精度同步控制装置,其特征是,设有校准信号生成模块、时间差测量模块、校准值计算模块和延时校准模块;
所述校准信号生成模块,用于生产校准信号,所述校准信号为多通道低频定频信号;
所述时间差测量模块,用于测量通道间的时间差,所述通道间的时间差是每个通道上脉冲前沿相对于最迟通道脉冲前沿的时间提前量;
所述校准值计算模块,用于将所述时间差测量模块测量的时间差与DA的采样频率相乘并取整,得到各个通道的校准值;
所述延时校准模块,根据上位机下发的各通道校准值,对FPGA中的信号产生单元进行相应校准值的延时。
6.根据权利要求5所述的基于高速DA的多通道信号高精度同步控制装置,其特征在于,所述相应校准值的延时指,对各FPGA中的信号产生单元进行相应校准值个数的赋值。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811258908.7A CN109188987A (zh) | 2018-10-26 | 2018-10-26 | 基于高速da的多通道信号高精度同步控制方法及装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811258908.7A CN109188987A (zh) | 2018-10-26 | 2018-10-26 | 基于高速da的多通道信号高精度同步控制方法及装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN109188987A true CN109188987A (zh) | 2019-01-11 |
Family
ID=64943847
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201811258908.7A Pending CN109188987A (zh) | 2018-10-26 | 2018-10-26 | 基于高速da的多通道信号高精度同步控制方法及装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109188987A (zh) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111694790A (zh) * | 2020-06-15 | 2020-09-22 | 浪潮集团有限公司 | 一种基于fpga的反馈式级联板卡同步处理方法 |
CN112461042A (zh) * | 2020-11-19 | 2021-03-09 | 福建卓航特种设备有限公司 | 一种同步击发性能校正装置及校正方法 |
CN112763992A (zh) * | 2020-12-22 | 2021-05-07 | 中国航天科工集团八五一一研究所 | 30MHz~3GHz通信雷达一体化校准源 |
CN113237501A (zh) * | 2021-04-19 | 2021-08-10 | 上海季丰电子股份有限公司 | 一种高精度的多通道信号校准方法及装置 |
CN113872745A (zh) * | 2021-08-20 | 2021-12-31 | 中国船舶重工集团公司第七二三研究所 | 一种多通道信号同步系统和方法 |
CN115941398A (zh) * | 2022-12-01 | 2023-04-07 | 电子科技大学 | 一种跨芯片互连系统及lvds并行数据软硬件协同校准方法 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101313621A (zh) * | 2005-09-27 | 2008-11-26 | 高通股份有限公司 | 使用具有定时偏移的传输器的位置定位 |
CN101729089A (zh) * | 2008-10-23 | 2010-06-09 | 弥亚微电子(上海)有限公司 | 通信系统的发射机、接收机及其同步方法 |
CN102495912A (zh) * | 2011-10-26 | 2012-06-13 | 电子科技大学 | 一种具有同步校正功能的多通道高速数据采集系统 |
CN103048506A (zh) * | 2012-09-26 | 2013-04-17 | 电子科技大学 | 一种用于校准并行采集系统数据拼合顺序的方法 |
CN103323822A (zh) * | 2012-08-17 | 2013-09-25 | 中国科学院电子学研究所 | 一种估计通道误差的方法及装置 |
CN104618042A (zh) * | 2015-03-10 | 2015-05-13 | 上海创远仪器技术股份有限公司 | 实现多通道信号分析同步与时延校正的系统及方法 |
CN105871378A (zh) * | 2016-03-24 | 2016-08-17 | 航天科技控股集团股份有限公司 | 一种多通道高速adc及dac的同步电路 |
CN107863967A (zh) * | 2017-11-15 | 2018-03-30 | 中国电子科技集团公司第四十研究所 | 一种多通道同步输出校准装置及方法 |
JP6709454B2 (ja) * | 2015-11-20 | 2020-06-17 | デ・ファクト・スタンダード合同会社 | 位相同期回路、rfフロントエンド回路、無線送受信回路、携帯型無線通信端末装置 |
-
2018
- 2018-10-26 CN CN201811258908.7A patent/CN109188987A/zh active Pending
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101313621A (zh) * | 2005-09-27 | 2008-11-26 | 高通股份有限公司 | 使用具有定时偏移的传输器的位置定位 |
CN101729089A (zh) * | 2008-10-23 | 2010-06-09 | 弥亚微电子(上海)有限公司 | 通信系统的发射机、接收机及其同步方法 |
CN102495912A (zh) * | 2011-10-26 | 2012-06-13 | 电子科技大学 | 一种具有同步校正功能的多通道高速数据采集系统 |
CN103323822A (zh) * | 2012-08-17 | 2013-09-25 | 中国科学院电子学研究所 | 一种估计通道误差的方法及装置 |
CN103048506A (zh) * | 2012-09-26 | 2013-04-17 | 电子科技大学 | 一种用于校准并行采集系统数据拼合顺序的方法 |
CN104618042A (zh) * | 2015-03-10 | 2015-05-13 | 上海创远仪器技术股份有限公司 | 实现多通道信号分析同步与时延校正的系统及方法 |
JP6709454B2 (ja) * | 2015-11-20 | 2020-06-17 | デ・ファクト・スタンダード合同会社 | 位相同期回路、rfフロントエンド回路、無線送受信回路、携帯型無線通信端末装置 |
CN105871378A (zh) * | 2016-03-24 | 2016-08-17 | 航天科技控股集团股份有限公司 | 一种多通道高速adc及dac的同步电路 |
CN107863967A (zh) * | 2017-11-15 | 2018-03-30 | 中国电子科技集团公司第四十研究所 | 一种多通道同步输出校准装置及方法 |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111694790A (zh) * | 2020-06-15 | 2020-09-22 | 浪潮集团有限公司 | 一种基于fpga的反馈式级联板卡同步处理方法 |
CN111694790B (zh) * | 2020-06-15 | 2023-08-29 | 浪潮集团有限公司 | 一种基于fpga的反馈式级联板卡同步处理方法 |
CN112461042A (zh) * | 2020-11-19 | 2021-03-09 | 福建卓航特种设备有限公司 | 一种同步击发性能校正装置及校正方法 |
CN112461042B (zh) * | 2020-11-19 | 2022-10-18 | 福建卓航特种设备有限公司 | 一种同步击发性能校正装置及校正方法 |
CN112763992A (zh) * | 2020-12-22 | 2021-05-07 | 中国航天科工集团八五一一研究所 | 30MHz~3GHz通信雷达一体化校准源 |
CN113237501A (zh) * | 2021-04-19 | 2021-08-10 | 上海季丰电子股份有限公司 | 一种高精度的多通道信号校准方法及装置 |
CN113237501B (zh) * | 2021-04-19 | 2022-06-17 | 上海季丰电子股份有限公司 | 一种高精度的多通道信号校准方法及装置 |
CN113872745A (zh) * | 2021-08-20 | 2021-12-31 | 中国船舶重工集团公司第七二三研究所 | 一种多通道信号同步系统和方法 |
CN113872745B (zh) * | 2021-08-20 | 2024-02-13 | 中国船舶重工集团公司第七二三研究所 | 一种多通道信号同步系统和方法 |
CN115941398A (zh) * | 2022-12-01 | 2023-04-07 | 电子科技大学 | 一种跨芯片互连系统及lvds并行数据软硬件协同校准方法 |
CN115941398B (zh) * | 2022-12-01 | 2024-03-05 | 电子科技大学 | 一种跨芯片互连系统及lvds并行数据软硬件协同校准方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109188987A (zh) | 基于高速da的多通道信号高精度同步控制方法及装置 | |
CN107863967B (zh) | 一种多通道同步输出校准装置及方法 | |
CN106253902B (zh) | 具有多器件同步复位识别校正功能的多通道并行采集系统 | |
CN111786768B (zh) | 一种多通道并行测试校准方法 | |
CN104917582B (zh) | 高精度时钟分发和相位自动补偿系统及其相位调节方法 | |
CN113533815B (zh) | 一种基于时间戳的多通道采样同步方法 | |
CN110445493A (zh) | 一种基于fpga tdc的数据采集同步装置及方法 | |
WO2010100955A1 (en) | Method and apparatus for time vernier calibration | |
CN107566061A (zh) | 微波秒级时延校准系统 | |
CN110955179B (zh) | 一种基于pci总线的双通道共享时钟触发调延装置 | |
CN103592881A (zh) | 一种基于fpga的多路信号同步采样控制电路 | |
CN103197535A (zh) | 一种利用示波器进行星地校时的方法 | |
CN101738141B (zh) | 用于弹载数据采集系统的多通道数据信号同步存储方法 | |
CN103675381A (zh) | 一种具有周期触发功能的并行采样的示波器 | |
CN109656123B (zh) | 一种基于数学组合运算的高精度时差测量与产生方法 | |
CN109856594B (zh) | 一种时差测量体制无源定位的多路可控时延信号产生装置 | |
CN116299230A (zh) | 一种雷达系统中基于fpga的时分复用目标模拟方法 | |
CN115580275A (zh) | 高精度脉冲信号产生装置、fpga芯片和信号处理设备 | |
CN107769778B (zh) | 信号采样装置及信号采样校准方法 | |
CN115685108A (zh) | 脉冲伪码体制引信体目标模拟系统及其方法 | |
CN114660523A (zh) | 一种数字通道输出同步精度测量和校准方法 | |
CN108333549B (zh) | 一种基于集成电路测试仪通道同步误差的高精度测量系统 | |
CN109765302A (zh) | 一种超声阵列信号通道间时延差高精度模拟装置及方法 | |
US11469876B1 (en) | Trigger to data synchronization of gigahertz digital-to-analog converters | |
CN114019857B (zh) | 一种基于相位内插的高精度相位调节与测量系统及方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190111 |