CN109856594B

CN109856594B - 一种时差测量体制无源定位的多路可控时延信号产生装置

Info

Publication number: CN109856594B
Application number: CN201910097812.5A
Authority: CN
Inventors: 钟珲; 王巾英; 方亮; 陈守稳; 王强; 梁悦川; 王尤翠; 贾冒华; 胡斌
Original assignee: Beijing Institute of Electronic System Engineering
Current assignee: Beijing Institute of Electronic System Engineering
Priority date: 2019-01-31
Filing date: 2019-01-31
Publication date: 2020-10-13
Anticipated expiration: 2039-01-31
Also published as: CN109856594A

Abstract

本发明公开了一种时差测量体制无源定位的多路可控时延信号产生装置，该装置包括显示控制组合、基带脉冲信号模块、基带噪声信号模块、时序控制模块和时钟产生电路，显示控制组合的输出端分别与基带脉冲信号模块、基带噪声信号模块、时序控制模块和时钟产生电路的输入端电连接，基带脉冲信号模块和基带噪声信号模块的信号输出端与变频通道的信号输入端电连接，变频通道的信号输出端与功率控制模块的信号输入端电连接。本发明中多路可控时延信号产生装置解决了现有时差测量体制无源定位系统在试验厂房进行测试的问题，极大的满足了无源定位系统对动目标、多目标的测试和测量需求，并且大大降低了研发、测试和试验成本。

Description

一种时差测量体制无源定位的多路可控时延信号产生装置

技术领域

本发明涉及多路可控时延信号方法。更具体地，涉及一种时差测量体制无源定位的多路可控时延信号产生装置。

背景技术

时差测量体制的无源定位系统是利用多个接收站同时接收空中(或地海面)目标辐射的电磁信号，并对到达各站信号的到达时间差进行精确测量，计算双曲面定位解算方程，从而进行定位的无源系统，定位原理图如图1所示。该种无源定位系统广泛应用于手机定位等通讯领域和飞行器导航等应用领域。

通常无源定位系统在测试和研发过程中都需要标准信号源等装置作为标准激励信号，测试系统的电气性能、参数指标及验证算法等，而时差无源定位系统是利用多站同时接收一个信号源的信号，因此在测试和研发过程中需要信号源同时提供多路高同步的射频信号，并且每路信号能够按照目标位置变化而准确控制时延的变化。系统测试状态连接示意图如图2所示。

目前，国内在没有多路可控时延信号产生装置的条件下，时差测量体制无源定位系统的测试方法包括：

一是通过对标准信号源功分几路进行，且仅能测试时差为零的信号；

二是采用有多路输出的信号源并语言编程对各路信号时延进行设置，但这种方式不能产生高同步、大时延的信号，且很难产生随目标位置变化而动态变化的时延值，不能满足无源定位系统对动目标跟踪测试的要求；

三是通过测量空中(或地海面)目标的静态目标或动态目标进行测试，这种测试虽然真实准确，但测试成本高昂，并且容易受到环境、场地等因素制约，不易开展。

因此，在无源定位系统研发过程中，需要一种可以在试验厂房进行测试的多路可控时延、且时延精度较高的信号产生装置，以满足无源定位系统对动目标和多目标的测试要求。所以，本人及团队人员发明了这种特殊信号源装置。

发明内容

本发明的目的在于提供一种时差测量体制无源定位的多路可控时延信号产生装置，解决了现有时差测量体制无源定位系统在试验厂房进行测试的问题，极大的满足了无源定位系统对动目标、多目标的测试和测量需求，并且大大降低了研发、测试和试验成本。

为达到上述目的，本发明采用下述技术方案：

一种时差测量体制无源定位的多路可控时延信号产生装置，该装置包括显示控制组合、基带脉冲信号模块、基带噪声信号模块、时序控制模块和时钟产生电路，所述显示控制组合的输出端分别与基带脉冲信号模块、基带噪声信号模块、时序控制模块和时钟产生电路的输入端电连接，所述基带脉冲信号模块和基带噪声信号模块的信号输出端与变频通道的信号输入端电连接，所述变频通道的信号输出端与功率控制模块的信号输入端电连接，所述功率控制模块的输出端通过脉冲调制器与合成器电连接，所述合成器的输出端与功分器的输入端电连接；

所述基带脉冲信号模块的输出端与功率控制模块和脉冲调制器的输入端电连接；

所述时序控制模块分别与基带噪声信号模块和基带脉冲信号模块电连接；

所述时钟产生电路的输入端与本振模块的输出端电连接，所述本振模块的输出端分别与变频通道的输入端电连接。

优选地，所述时序控制模块包括控制计算机、PCI总线、储存器和FPGA，所述控制计算机与PCI总线电连接，所述PCI总线的输出端与储存器的输入端电连接，所述储存器的输出端与FPGA的输入端电连接。

进一步优选地，所述FPGA包括储存片、目标状态机、多路选择器和主控状态机，所述储存片与目标状态机电连接，所述目标状态机的输出端分别连接多路选择器和主控状态机的输入端，所述主控状态机的输出端连接多路选择器的输入端。

优选地，所述功率控制模块的输出端与合成器的输入端电连接，所述合成器的输出端与功分器的输入端电连接，所述功分器的输出端分别电连接检波器。

优选地，所述基带脉冲信号模块产生模块由时序控制模块的FPGA根据每个目标信号参数控制4路DDS产生四个通道的各种形式的脉冲信号。

进一步优选地，所述基带噪声信号模块产生模块由FPGA根据不同时延值控制读取数据的不同时刻产生4路互有延迟的基带噪声信号，并将高同步的基带信号分别发送给脉冲信号变频通道和噪声信号变频通道。

进一步优选地，所述FPGA产生的不同延迟的脉冲包络对信号进行高精度延时控制。

优选地，所述基带噪声信号模块的噪声信号变频通道将基带噪声模块产生的基带噪声信号，经一次变频、滤波、功率调制后与信号变频通道输出进行合路输出一路信号，发送至无源定位系统的一个接收站。

优选地，所述脉冲调制器采用高速射频PIN开关。

优选地，所述FPGA器件内部具有数字时钟管理器(DCM)功能。

本发明的有益效果如下：

本发明中一种时差测量体制无源定位的多路可控时延信号产生装置；

1.信号产生装置的总体设计，该设计主要体现团队对时差无源定位系统应用中的创新设计，开创了不同类型信号源的设计先例。

2.信号高精度延时控制设计和高同步控制设计，该两项设计，对无源定位系统来说是至关重要的敏感指标，直接影响对无源定位系统的定位精度，该项指标设计的好坏直接决定信号产生装置是否可用。

3.多目标的时序控制设计，多目标的时序控制程序，是产品硬件的核心控制程序，实现了同时输出多目标、高密度脉冲流的能力。

附图说明

下面结合附图对本发明的具体实施方式作进一步详细的说明。

图1示出无源定位系统工作原理图。

图2示出无源定位系统研发或测试状态图。

图3示出本发明实施例中一种时差测量体制无源定位的多路可控时延信号产生装置的结构示意图；

图4示出本发明实施例中时序控制模块的结构示意图；

图5示出本发明实施例中FPGA内部模块示意图。

具体实施方式

为了更清楚地说明本发明，下面结合优选实施例和附图对本发明做进一步的说明。附图中相似的部件以相同的附图标记进行表示。本领域技术人员应当理解，下面所具体描述的内容是说明性的而非限制性的，不应以此限制本发明的保护范围。

实施例1

参考图3，一种时差测量体制无源定位的多路可控时延信号产生装置，该装置包括显示控制组合、基带脉冲信号模块、基带噪声信号模块、时序控制模块和时钟产生电路，显示控制组合的输出端分别与基带脉冲信号模块、基带噪声信号模块、时序控制模块和时钟产生电路的输入端电连接，基带脉冲信号模块和基带噪声信号模块的信号输出端与变频通道的信号输入端电连接，变频通道的信号输出端与功率控制模块的信号输入端电连接，功率控制模块的输出端与合成器的输入端电连接，合成器的输出端与功分器的输入端电连接，功分器的输出端分别电连接检波器。

实施例2

参考图3-5，本发明提供一种时差测量体制无源定位的多路可控时延信号产生装置，该装置包括显示控制组合、基带脉冲信号模块、基带噪声信号模块、时序控制模块和时钟产生电路，显示控制组合的输出端分别与基带脉冲信号模块、基带噪声信号模块、时序控制模块和时钟产生电路的输入端电连接，基带脉冲信号模块和基带噪声信号模块的信号输出端与变频通道的信号输入端电连接，变频通道的信号输出端与功率控制模块的信号输入端电连接，功率控制模块的输出端通过脉冲调制器与合成器电连接，合成器的输出端与功分器的输入端电连接；

基带脉冲信号模块的输出端与功率控制模块和脉冲调制器的输入端电连接；

时序控制模块分别与基带噪声信号模块和基带脉冲信号模块电连接；及

时钟产生电路的输入端与本振模块的输出端电连接，本振模块的输出端分别与变频通道的输入端电连接。

下面结合附图3-5对该时差测量体制无源定位的多路可控时延信号产生装置进行详细说明

本发明中，时序控制模块包括控制计算机、PCI总线、储存器和FPGA，控制计算机与PCI总线电连接，PCI总线的输出端与储存器的输入端电连接，储存器的输出端与FPGA的输入端电连接。

FPGA包括储存片、目标状态机、多路选择器和主控状态机，储存片与目标状态机电连接，目标状态机的输出端分别连接多路选择器和主控状态机的输入端，主控状态机的输出端连接多路选择器的输入端。

基带脉冲信号模块产生模块由时序控制模块的FPGA根据每个目标信号参数控制4路DDS产生四个通道的各种形式的脉冲信号。

基带噪声信号模块产生模块由FPGA根据不同时延值控制读取数据的不同时刻产生4路互有延迟的基带噪声信号，并将高同步的基带信号分别发送给脉冲信号变频通道和噪声信号变频通道，脉冲信号变频通道对基带脉冲信号进行一次或二次变频、滤波、功率调制，之后送至脉冲调制器。

FPGA产生的不同延迟的脉冲包络对信号进行高精度延时控制。

基带噪声信号模块的噪声信号变频通道将基带噪声模块产生的基带噪声信号，经一次变频、滤波、功率调制后与信号变频通道输出进行合路输出一路信号，发送至无源定位系统的一个接收站。

脉冲调制器采用高速射频PIN开关，保证调制后输出的脉冲上升、下降沿陡直。信号脉宽和重频变化可通过FPGA产生脉冲包络时加入的，并按规定的重频变化规律产生重频变化的脉冲包络，对混频后的通道输出进行脉冲调制来实现。

FPGA器件内部具有数字时钟管理器(DCM)功能，该功能可以实现时钟周期内任意位置的精确相位控制，采用可变DCM相移模式，通过对四通道计数时钟的移相处理，可以实现四通道时基一致性的校准。

具体工作原理分析如下：

首先由显示控制组合设置的多个不同目标的信号参数(例如，频率、重频、脉宽、调制带宽、功率等)和目标位置(例如，直线轨迹，跑道轨迹等)，并根据目标每个位置点信息计算目标在每个位置点时信号到达各接收站的延时值，同时将这些信号参数信息和延时信息发送给信号产生组合。

其次由信号产生组合的时序控制模块接收显示控制组合的控制命令，并按照目标位置点更新周期，周期性更新目标信号信息，同时转化为时序驱动信息发送给基带信号产生模块；基带脉冲信号产生模块由时序控制模块的FPGA根据每个目标信号参数控制4路DDS产生四个通道的各种形式的脉冲信号，同时基带噪声信号产生模块由FPGA根据不同时延值控制读取数据的不同时刻产生4路互有延迟的基带噪声信号，并将高同步的基带信号分别发送给脉冲信号变频通道和噪声信号变频通道；脉冲信号变频通道对基带脉冲信号进行一次或二次变频、滤波、功率调制，之后送至脉冲调制器，再由FPGA产生的不同延迟的脉冲包络对信号进行高精度延时控制，噪声信号变频通道将基带噪声模块产生的基带噪声信号，经一次或二次变频、滤波、功率调制后与信号变频通道输出进行合路输出一路信号，发送至无源定位系统的一个接收站；本振模块及时钟产生模块将提供变频模块和基带模块所需的本振时钟和FPGA时钟。

通道之间的延迟是通过对雷达信号包络进行延迟来实现的，由FPGA根据装订的延迟量，产生有相对时延的通道的包络信号，对混频、滤波后的雷达信号进行脉冲调制，实现脉冲信号的延迟。脉冲调制器采用高速射频PIN开关，保证调制后输出的脉冲上升、下降沿陡直。信号脉宽和重频变化可通过FPGA产生脉冲包络时加入的，并按规定的重频变化规律产生重频变化的脉冲包络，对混频后的通道输出进行脉冲调制来实现。

通道内脉冲信号延迟主要通过FPGA中计数器来实现。脉冲延时通过计数器来实现。例如，要求时间延迟差的精度优于4ns，FPGA的计数时钟选择250MHz，最大延时为1200us，则1200us/4ns＝300000<2¹⁹，需要19级的计数器，可选用100万门的FPGA。

通道内噪声信号延迟是通过控制各通道从存储器中读取数据的时刻来实现对于噪声类信号的延时的。由FPGA控制从存储器中读取噪声数据的读取时刻完成四路信号间的粗延时，通过控制内插后数据样点的读取时刻实现精延时，从而实现ns级时延精度和ns级延时步进。

通道间同步控制的实现

FPGA器件内部具有数字时钟管理器(DCM)功能，可以实现时钟周期内任意位置的精确相位控制，非常适合时序微调应用，对设置和保持时序对准非常关键。采用可变DCM相移模式，可以动态地反复将相位向前或向后移动输入时钟周期的1/256。输入时钟经过DCM移相电路移相后，得到所需延时之后的时钟输出。利用该功能，通过对四通道计数时钟的移相处理，可以实现四通道时基一致性的校准。

多目标的时序控制模块的实现

多目标时序控制模块硬件原理框图如图4所示。为满足参数高速更新要求，四个通道共用1个控制单元，每个控制单元上有存储器和FPGA控制器，由FPGA控制从相同的时刻开始读取参数，启动硬件更新。

其具体工作过程为：每次仿真开始，将目标信号参数写入FPGA内部存储器备用。在每延时值更新起始，由控制计算机读取当前延时值参数，通过PCI总线写入参数存储器，由FPGA从参数存储器中读取目标总个数、目标序号、目标的时延值等参数，装订到FPGA内部计数器。计算机发来启动信号或在每个延时值更新上升沿，由FPGA将更新周期内的信号脉冲包络按照不同延时值实时产生。FPGA中通过主状态机开始扫描由10路通道提供的脉冲起始标志，根据“先到者先发”的原则，通过多路选择器选通起始标志最先到的通道，使其控制DDS。如果出现多路起始标志同时到达，则进入优先级仲裁子程序，判断哪个通道优先级最高，选通此通道控制DDS。然后等待此通道发送的脉冲结束标志，进行总仿真时间的判断，如果没有完成整个仿真，主状态机跳转到第2个状态，进行下一个脉冲的发送。在此期间，如果检测到关闭某个目标，则将此通道状态机关闭，不产生脉冲起始标志及脉冲包络，主状态机检测不到起始标志，就不会发射该通道信号。在扫描标志期间，DDS控制总线挂起。一个通道的FPGA内部模块仿真示意图如图5所示。

应注意的是，本发明的说明书和权利要求书及上述附图中的属于“第一”、“第二”等是用于区别不同的对象，而不是用于描述特定顺序。此外，术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法或设备固有的气体步骤或单元。

显然，本发明的上述实施例仅仅是为清楚地说明本发明所作的举例，而并非是对本发明的实施方式的限定，对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动，这里无法对所有的实施方式予以穷举，凡是属于本发明的技术方案所引伸出的显而易见的变化或变动仍处于本发明的保护范围之列。

Claims

1.一种时差测量体制无源定位的多路可控时延信号产生装置，其特征在于，该装置包括显示控制组合、基带脉冲信号模块、基带噪声信号模块、时序控制模块和时钟产生电路，所述显示控制组合的输出端分别与所述基带脉冲信号模块、所述基带噪声信号模块、所述时序控制模块和所述时钟产生电路的输入端电连接，所述基带脉冲信号模块和所述基带噪声信号模块的信号输出端与变频通道的信号输入端电连接，所述变频通道的信号输出端与功率控制模块的信号输入端电连接，所述功率控制模块的输出端通过脉冲调制器与合成器电连接，所述合成器的输出端与功分器的输入端电连接；

2.根据权利要求1所述的时差测量体制无源定位的多路可控时延信号产生装置，其特征在于：所述时序控制模块包括控制计算机、PCI总线、储存器和FPGA，所述控制计算机与PCI总线电连接，所述PCI总线的输出端与储存器的输入端电连接，所述储存器的输出端与FPGA的输入端电连接。

3.根据权利要求2所述的时差测量体制无源定位的多路可控时延信号产生装置，其特征在于：所述FPGA包括储存片、目标状态机、多路选择器和主控状态机，所述储存片与目标状态机电连接，所述目标状态机的输出端分别连接多路选择器和主控状态机的输入端，所述主控状态机的输出端连接多路选择器的输入端。

4.根据权利要求1所述的时差测量体制无源定位的多路可控时延信号产生装置，其特征在于，所述功率控制模块的输出端与合成器的输入端电连接，所述合成器的输出端与功分器的输入端电连接，所述功分器的输出端分别电连接检波器。

5.根据权利要求1所述的时差测量体制无源定位的多路可控时延信号产生装置，其特征在于，所述基带脉冲信号模块产生模块由时序控制模块的FPGA根据每个目标信号参数控制4路DDS产生四个通道的各种形式的脉冲信号。

6.根据权利要求1所述的时差测量体制无源定位的多路可控时延信号产生装置，其特征在于，所述基带噪声信号模块产生模块由FPGA根据不同时延值控制读取数据的不同时刻产生4路互有延迟的基带噪声信号，并将高同步的基带信号分别发送给脉冲信号变频通道和噪声信号变频通道。

7.根据权利要求2所述的时差测量体制无源定位的多路可控时延信号产生装置，其特征在于，所述FPGA产生的不同延迟的脉冲包络对信号进行高精度延时控制。

8.根据权利要求1所述的时差测量体制无源定位的多路可控时延信号产生装置，其特征在于，所述基带噪声信号模块的噪声信号变频通道将基带噪声模块产生的基带噪声信号，经一次变频、滤波、功率调制后与信号变频通道输出进行合路输出一路信号，发送至无源定位系统的一个接收站。

9.根据权利要求1所述的时差测量体制无源定位的多路可控时延信号产生装置，其特征在于，所述脉冲调制器采用高速射频PIN开关。

10.根据权利要求2所述的时差测量体制无源定位的多路可控时延信号产生装置，其特征在于，所述FPGA内部具有数字时钟管理器功能。