CN108281415B - 两片式同步整流二极管 - Google Patents
两片式同步整流二极管 Download PDFInfo
- Publication number
- CN108281415B CN108281415B CN201711460838.9A CN201711460838A CN108281415B CN 108281415 B CN108281415 B CN 108281415B CN 201711460838 A CN201711460838 A CN 201711460838A CN 108281415 B CN108281415 B CN 108281415B
- Authority
- CN
- China
- Prior art keywords
- frame
- chip
- capacitor
- synchronous rectifier
- rectifier diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000001360 synchronised effect Effects 0.000 title claims abstract description 64
- 239000003990 capacitor Substances 0.000 claims abstract description 93
- 230000000694 effects Effects 0.000 claims abstract description 9
- 239000011248 coating agent Substances 0.000 claims description 18
- 238000000576 coating method Methods 0.000 claims description 18
- 239000000758 substrate Substances 0.000 claims description 10
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- 230000007847 structural defect Effects 0.000 abstract description 5
- 238000000034 method Methods 0.000 description 15
- 238000003466 welding Methods 0.000 description 13
- 238000010586 diagram Methods 0.000 description 12
- 238000007639 printing Methods 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 9
- 229910000881 Cu alloy Inorganic materials 0.000 description 8
- 238000000465 moulding Methods 0.000 description 8
- 238000007747 plating Methods 0.000 description 8
- 230000007547 defect Effects 0.000 description 7
- 239000003292 glue Substances 0.000 description 6
- 230000017525 heat dissipation Effects 0.000 description 6
- 238000004806 packaging method and process Methods 0.000 description 6
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 4
- 238000007723 die pressing method Methods 0.000 description 4
- 238000009713 electroplating Methods 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- MSNOMDLPLDYDME-UHFFFAOYSA-N gold nickel Chemical compound [Ni].[Au] MSNOMDLPLDYDME-UHFFFAOYSA-N 0.000 description 4
- 239000008187 granular material Substances 0.000 description 4
- BSIDXUHWUKTRQL-UHFFFAOYSA-N nickel palladium Chemical compound [Ni].[Pd] BSIDXUHWUKTRQL-UHFFFAOYSA-N 0.000 description 4
- 239000002994 raw material Substances 0.000 description 4
- 238000012360 testing method Methods 0.000 description 4
- 238000011179 visual inspection Methods 0.000 description 4
- 238000009434 installation Methods 0.000 description 3
- 238000011900 installation process Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 238000004080 punching Methods 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 239000000084 colloidal system Substances 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000001914 filtration Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000006641 stabilisation Effects 0.000 description 2
- 238000011105 stabilization Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000005022 packaging material Substances 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49575—Assemblies of semiconductor devices on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
- H01L2224/48195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Rectifiers (AREA)
Abstract
本发明公开了两片式同步整流二极管，包括第一框架、MOSFET芯片、控制IC芯片、第二框架、内置电容，所述第二框架有两个外置引脚，控制IC芯片固定在第二框架上，内置电容的外接线端连接第二框架；第一框架设有一个外置引脚，MOSFET芯片固定在第一框架上；所述MOSFET芯片与控制IC芯片之间、控制IC芯片与内置电容内接线端之间、MOSFET芯片与第二框架之间、控制IC芯片与第一框架之间通过键合线连接。两片式同步整流二极管，优化了结构，整合PAD可利用面积，排除了易造成不良的结构缺陷。
Description
技术领域
本发明涉及芯片生产领域，尤其是一种两片式同步整流二极管。
背景技术
肖特基整流管的结构原理与PN结整流管有很大的区别通常将PN结整流管称作结整流管，而把金属-半导管整流管叫作肖特基整流管。现有的整流元件肖特基二极管存在整流损耗大转换效率低的问题。
同步整流二极管是由控制IC、功率MOSFET及其附属电路组成，从而实现低损耗整流的新技术。现有同步整流结构元件拙而不巧，尺寸较大，散热困难、引脚纤细反复，对安装使用造成一定的困扰。
发明内容
为了解决现有技术的不足，本发明提出了两片式同步整流二极管，优化了结构，整合PAD可利用面积，排除了易造成不良的结构缺陷。
本发明采用如下技术方案：
两片式同步整流二极管，包括第一框架、MOSFET芯片、控制IC芯片、第二框架、内置电容，所述第二框架有两个外置引脚，控制IC芯片固定在第二框架上，内置电容的外接线端连接第二框架；第一框架设有一个外置引脚，MOSFET芯片固定在第一框架上；所述MOSFET芯片与控制IC芯片之间、控制IC芯片与内置电容内接线端之间、MOSFET芯片与第二框架之间、控制IC芯片与第一框架之间通过键合线连接。
优选地，所述第二框架上设有开放式缺口，内置电容的外接线端连接第二框架，内接线端位于开放式缺口处。
优选地，所述第二框架上设有封闭式缺口，内置电容的外接线端连接第二框架上，内接线端位于封闭式缺口处。
优选地，所述内置电容的外接线端连接第二框架上，内接线端与第二框架之间设有绝缘导热涂层。
进一步地，所述内置电容为MLCC电容。
优选地，所述内置电容为立式电容，立式电容固定在第二框架上，立式电容下部为外接线端，上部为内接线端。
进一步地，所述立式电容包括电容基底，所述的电容基底包括上端面和下端面，上端面和下端面的内侧均设有内电极，内电极包括上电极和下电极，上电极和下电极呈立式交错布置，且上电极一端连接上端面，另一端不接触下端面，下电极连接下端面，另一端不接触上端面，上端面和下端面外部设有金属层形成外部端电极，端电极平行于安装面且与内电极连接。
进一步地，所述的电容基底的上端面和下端面内侧蚀刻沟槽，沟槽内填充金属形成内电极。
更进一步地，所述的内电极立式交错布置的空隙中设有介电层，介电层和内电极之间形成电容效应。
所述第一框架、MOSFET芯片、控制IC芯片、第二框架、内置电容通过键合线焊接成型后封装于塑封体内，构成一个整体的同步整流二极管。
采用如上技术方案取得的有益技术效果为：
两片式同步整流二极管顺应半导体整流器件向轻薄化、小型化、表面贴装的发展趋势，本发明研发的紧凑型同步整流结构及其制作方法，通过元件集成、优化结构，排除易造成不良的结构缺陷等手段，达到缩小元件尺寸，简化安装工艺，提高散热性之目的，因此该同步整流结构具有极大的优越性。
带开放式缺口的两片式同步整流二极管，优化了结构，整合PAD可利用面积(PCB或印刷电路板中的焊盘放入面积)，排除了易造成不良的结构缺陷。
带封闭式缺口的两片式同步整流二极管，利用冲切方式在第二框架上冲出闭合缺口以容纳MLCC电容，该方法保证了框架的完整性的前题下提高了塑封体与框架的结合力，比避免了塑封过程中胶体对框架的冲击作用，且整合了第二框架可利用PAD面积，为后期打键合线及扩展提供了空间。
带绝缘导热涂层的两片式同步整流二极管，通过在特定位置涂绝缘导热胶的方法保证了框架的完整性，提高了元件的散热性及框架与塑封料的结合力，利用绝缘导热胶涂层的绝缘特性配合键合线实现连通供能回路的目的，进一步简化了框架的加工方式并保证了第二框架上最大可利用面积。
带立式电容的两片式同步整流二极管，改进电容的内部结构，解决轻薄化、小型化封装元件内的电容应用问题，立式电容外形呈长宽对等的扁平形状上表面积大且光洁度较高无异物突起，适用于封装元件内器件自动化焊接工序，自动化生产时的抓取率较高，从而提高了产品自动化生产的良品率；应用中电容立式安装，无需在框架上做出牺牲，保证了框架的完整性，产品的散热性及框架与外层塑封材料的结合力得到保证，且电容安装方式及键合形式与芯片的自动安装工序兼容，无需另置工序，节约了设备和人力的投入降低了工时提高了产品的良率。
附图说明
图1为带开放式缺口的两片式同步整流二极管结构示意图。
图2为带开放式缺口的两片式同步整流二极管制作过程示意图。
图3为带封闭式缺口的两片式同步整流二极管结构示意图。
图4为带封闭式缺口的两片式同步整流二极管制作过程示意图。
图5为带绝缘导热涂层的两片式同步整流二极管结构示意图。
图6为带绝缘导热涂层的两片式同步整流二极管制作过程示意图。
图7为带立式电容的两片式同步整流二极管结构示意图。
图8为带立式电容的两片式同步整流二极管制作过程示意图。
图9为立式电容结构剖示意图。
图10为立式电容结构示意图。
图11为带开放式缺口的两片式同步整流二极管产品封装外形尺寸。
图12为带开放式缺口的两片式同步整流二极管产品内部控制原理图。
图13为本发明正向整流应用电路图。
图14为本发明反向整流应用电路图。
图中，1、第一框架；2、MOSFET芯片；3、控制IC芯片；4、第二框架；5、内置电容；6、绝缘导热涂层。
51、沟槽；52、上端面；53、电容基底；54、介电层；55、下端面；56、内电极；57、端电极。
具体实施方式
结合附图1至14对本发明的具体实施方式做进一步说明：
两片式同步整流二极管，包括第一框架1、MOSFET芯片2、控制IC芯片3、第二框架4、内置电容5，所述第二框架4有两个外置引脚，控制IC芯片3固定在第二框架4上，内置电容5的外接线端连接第二框架4；第一框架1设有一个外置引脚，MOSFET芯片2固定在第一框架1上；所述MOSFET芯片2与控制IC芯片3之间、控制IC芯片3与内置电容5内接线端之间、MOSFET芯片2与第二框架4之间、控制IC芯片3与第一框架1之间通过键合线连接。
两片式同步整流二极管包括带开放式缺口的两片式同步整流二极管、带封闭式缺口的两片式同步整流二极管、带绝缘导热涂层的两片式同步整流二极管、带立式电容的两片式同步整流二极管。顺应半导体整流器件向轻薄化、小型化、表面贴装的发展趋势，本发明研发的紧凑型同步整流结构及其制作方法，通过元件集成、优化结构，排除易造成不良的结构缺陷等手段，达到缩小元件尺寸，简化安装工艺，提高散热性之目的，因此该同步整流结构具有极大的优越性。
实施例1：
如图1所示，带开放式缺口的两片式同步整流二极管，包括第一框架1、MOSFET芯片2、控制IC芯片3、第二框架4、内置电容5，所述第二框架有两个外置引脚，第二框架上设有开放式缺口，控制IC芯片固定在第二框架上，内置电容的外接线端连接第二框架，内接线端位于开放式缺口处；第一框架设有一个外置引脚，MOSFET芯片固定在第一框架上；所述MOSFET芯片、控制IC芯片、内置电容之间通过键合线连接。
内置电容为MLCC电容。第一框架、第二框架为铜合金框架。第一框架1、MOSFET芯片2、控制IC芯片3、第二框架4、内置电容5通过键合线焊接成型后封装于塑封体内，构成一个整体的同步整流二极管。
第一框架的外置引脚为同步整流二极管的阴极，第二框架的外置引脚为同步整流二极管的阳极。
带开放式缺口的两片式同步整流二极管简化了框架的加工方式，第二框架上开放式缺口设计，为电容提供了开阔的窗口避免了框架和电容端电极的接触。
如图2所示，带开放式缺口的两片式同步整流二极管采用如下流程制备：
(1)原物料准备：定制第一框架、第二框架(开放缺口式)的铜合金框架，准备MOSFET芯片、控制IC芯片、内置电容，器件安装前检验外观及电性剔出不良。
(2)芯片装片及焊接：通过自动焊接工序将MOSFET芯片与第一框架结合，控制IC芯片及内置电容与第二框架贴合，并焊接成型。
(3)引线键合：通过自动打线机键合各器件构成回路。
(4)塑封成型：将已键合完成的器件通过压模工序塑封成型。
(5)电镀及切粒：去残胶、引脚镀锡(若框架采用鎳钯金或鎳金表面处理后则不需镀锡)、烘烤、切粒。
(6)印测：将切粒后元件经测试机测试合格后印字装盒。
(7)目检：显微镜下观察，剔除外观不良。
(8)包装及入库。
实施例2：
如图3所示，带封闭式缺口的两片式同步整流二极管，包括第一框架1、MOSFET芯片2、控制IC芯片3、第二框架4、内置电容5，所述第二框架有两个外置引脚，第二框架上设有封闭式缺口，控制IC芯片固定在第二框架，内置电容的外接线端连接第二框架上，内接线端位于封闭式缺口处；第一框架设有一个外置引脚，MOSFET芯片固定在第一框架上；所述MOSFET芯片、控制IC芯片、内置电容之间通过键合线连接。
内置电容为MLCC电容。第一框架、第二框架为铜合金框架。第一框架1、MOSFET芯片2、控制IC芯片3、第二框架4、内置电容5通过键合线焊接成型后封装于塑封体内，构成一个整体的同步整流二极管。
利用冲切方式在第二框架上冲出闭合缺口以容纳MLCC电容，该方法保证了框架的完整性的前题下提高了塑封体与框架的结合力，比避免了塑封过程中胶体对框架的冲击作用，且整合了第二框架可利用PAD面积，为后期打键合线及扩展提供了空间。
如图4所示，带封闭式缺口的两片式同步整流二极管采用如下流程制备：
(1)原物料准备：定制第一框架、第二框架(闭合缺口式)的铜合金框架，准备MOSFET芯片、控制IC芯片、内置电容，器件安装前检验外观及电性剔出不良。
(2)芯片装片及焊接：通过自动焊接工序将MOSFET芯片与第一框架结合，控制IC芯片及内置电容与第二框架贴合，并焊接成型。
(3)引线键合：通过自动打线机键合各器件构成回路。
(4)塑封成型：将已键合完成的器件通过压模工序塑封成型。
(5)电镀及切粒：去残胶、引脚镀锡(若框架采用鎳钯金或鎳金表面处理后则不需镀锡)、烘烤、切粒。
(6)印测：将切粒后元件经测试机测试合格后印字装盒。
(7)目检：显微镜下观察，剔除外观不良。
(8)包装及入库。
实施例3：
如图5所示，带绝缘导热涂层的两片式同步整流二极管，包括第一框架1、MOSFET芯片2、控制IC芯片3、第二框架4、内置电容5，所述第二框架有两个外置引脚，控制IC芯片固定在第二框架，内置电容的外接线端连接第二框架上，内接线端与第二框架之间设有绝缘导热涂层6；第一框架1设有一个外置引脚，MOSFET芯片固定在第一框架上；所述MOSFET芯片、控制IC芯片、内置电容之间通过键合线连接。
内置电容为MLCC电容。第一框架、第二框架为铜合金框架。第一框架1、MOSFET芯片2、控制IC芯片3、第二框架4、内置电容5通过键合线焊接成型后封装于塑封体内，构成一个整体的同步整流二极管。
通过在特定位置涂绝缘导热胶的方法保证了框架的完整性，提高了元件的散热性及框架与塑封料的结合力，利用绝缘导热胶涂层的绝缘特性配合键合线实现连通供能回路的目的，进一步简化了框架的加工方式并保证了第二框架上最大可利用面积。
如图6所示，带绝缘导热涂层的两片式同步整流二极管采用如下流程制备：
(1)原物料准备：定制第一框架、第二框架(无缺口式)的铜合金框架，准备MOSFET芯片、控制IC芯片、内置电容，器件安装前检验外观及电性剔出不良。
(2)印刷绝缘导热涂层：通过自动网印机在第二框架印刷绝缘导热涂层。
(3)芯片装片及焊接：通过自动焊接工序将MOSFET芯片与第一框架结合，控制IC芯片及内置电容与第二框架贴合，并焊接成型。
(4)引线键合：通过自动打线机键合各器件构成回路。
(5)塑封成型：将已键合完成的器件通过压模工序塑封成型。
(6)电镀及切粒：去残胶、引脚镀锡(若框架采用鎳钯金或鎳金表面处理后则不需镀锡)、烘烤、切粒。
(7)印测：将切粒后元件经测试机测试合格后印字装盒。
(8)目检：显微镜下观察，剔除外观不良。
(9)包装及入库。
实施例4：
如图7所示，带立式电容的两片式同步整流二极管，包括第一框架1、MOSFET芯片2、控制IC芯片3、第二框架4、内置电容5，所述第二框架有两个外置引脚，控制IC芯片固定在第二框架，内置电容固定在第二框架上；第一框架设有一个外置引脚，MOSFET芯片固定在第一框架上；所述MOSFET芯片、控制IC芯片、内置电容之间通过键合线连接。
第一框架、第二框架为铜合金框架。第一框架1、MOSFET芯片2、控制IC芯片3、第二框架4、内置电容5通过键合线焊接成型后封装于塑封体内，构成一个整体的同步整流二极管。
如图9、图10所示，内置电容为立式电容，立式电容包括电容基底53，所述的电容基底包括上端面52和下端面55，上端面和下端面的内侧均设有内电极56，内电极包括上电极和下电极，上电极和下电极呈立式交错布置，且上电极一端连接上端面，另一端不接触下端面，下电极连接下端面，另一端不接触上端面，上端面和下端面外部设有金属层形成外部端电极57，端电极57平行于安装面且与内电极连接。
电容基底的上端面和下端面内侧蚀刻沟槽51，沟槽内填充金属形成内电极。内电极立式交错布置的空隙中设有介电层54，介电层和内电极之间形成电容效应。电容基底呈水平方向长宽对等的薄形外观，外层由介质包裹。介电层为电子硅材料或陶瓷材料。
如图8所示，带立式电容的两片式同步整流二极管采用如下流程制备：
(1)原物料准备：定制第一框架、第二框架(无缺口式)的铜合金框架，准备MOSFET芯片、控制IC芯片、内置电容，器件安装前检验外观及电性剔出不良。
(2)芯片装片及焊接：通过自动焊接工序将MOSFET芯片与第一框架结合，控制IC芯片及立式电容与第二框架贴合，并焊接成型。
(3)引线键合：通过自动打线机键合各器件构成回路。
(4)塑封成型：将已键合完成的器件通过压模工序塑封成型。
(5)电镀及切粒：去残胶、引脚镀锡(若框架采用鎳钯金或鎳金表面处理后则不需镀锡)、烘烤、切粒。
(6)印测：将切粒后元件经测试机测试合格后印字装盒。
(7)目检：显微镜下观察，剔除外观不良。
(8)包装及入库。
实施例5：
如实施例1、2、3、4所示的两片式同步整流二极管，制成如图11所示的两片式同步整流二极管。
第一框架的外置引脚为同步整流二极管的阴极，第二框架的外置引脚为同步整流二极管的阳极，内置电容位于开放式缺口处的引出端为电容接线端。如图12所示，当阴极电压大于阳极时内置电容充能为控制IC芯片供电；当控制IC芯片检测到元件端电压大于开通电压Von时，开通MOSFET芯片，当检测到元件端电压趋于零时，关闭MOSFET芯片。
带绝缘导热涂层的两片式同步整流二极管在正向整流应用、反向整流应用如图13、图14所示。在正向整流应用中，交流输入先经桥式整流电路，再经滤波、脉宽调制，由变压器变压，变压器的高压端连接两片式同步整流二极管的阳极，再经稳压接负载。在反向整流应用中，交流输入先经桥式整流电路，再经滤波、脉宽调制，由变压器变压，变压器的低压端连接带绝缘导热涂层的两片式同步整流二极管的阴极，再经稳压接负载。
当然，以上说明仅仅为本发明的较佳实施例，本发明并不限于列举上述实施例，应当说明的是，任何熟悉本领域的技术人员在本说明书的指导下，所做出的所有等同替代、明显变形形式，均落在本说明书的实质范围之内，理应受到本发明的保护。
Claims (10)
1.两片式同步整流二极管，其特征在于，包括第一框架(1)、MOSFET芯片(2)、控制IC芯片(3)、第二框架(4)、内置电容(5)，所述第二框架(4)有两个外置引脚，控制IC芯片(3)固定在第二框架(4)上，内置电容(5)的外接线端连接第二框架(4)；
第一框架(1)设有一个外置引脚，MOSFET芯片(2)固定在第一框架(1)上；
所述MOSFET芯片(2)与控制IC芯片(3)之间、控制IC芯片(3)与内置电容(5)内接线端之间、MOSFET芯片(2)与第二框架(4)之间、控制IC芯片(3)与第一框架(1)之间通过键合线连接。
2.根据权利要求1所述的两片式同步整流二极管，其特征在于，所述第二框架(4)上设有开放式缺口，内置电容(5)的外接线端连接第二框架(4)，内接线端位于开放式缺口处。
3.根据权利要求1所述的两片式同步整流二极管，其特征在于，所述第二框架(4)上设有封闭式缺口，内置电容(5)的外接线端连接第二框架(4)上，内接线端位于封闭式缺口处。
4.根据权利要求1所述的两片式同步整流二极管，其特征在于，所述内置电容(5)的外接线端连接第二框架(4)上，内接线端与第二框架(4)之间设有绝缘导热涂层。
5.根据权利要求2至4任一项所述的两片式同步整流二极管，其特征在于，所述内置电容(5)为MLCC电容。
6.根据权利要求1所述的两片式同步整流二极管，其特征在于，所述内置电容(5)为立式电容，立式电容固定在第二框架(4)上，立式电容下部为外接线端，上部为内接线端。
7.根据权利要求6所述的两片式同步整流二极管，其特征在于，所述立式电容(5)包括电容基底(53)，所述的电容基底(53)包括上端面(52)和下端面(55)，上端面(52)和下端面(55)的内侧均设有内电极(56)，内电极(56)包括上电极和下电极，上电极和下电极呈立式交错布置，且上电极一端连接上端面(52)，另一端不接触下端面(55)，下电极连接下端面(55)，另一端不接触上端面(52)，上端面(52)和下端面外部设有金属层形成外部端电极(57)，端电极(57)平行于安装面且与内电极(56)连接。
8.根据权利要求7所述的两片式同步整流二极管，其特征在于，所述的电容基底(53)的上端面(52)和下端面(55)内侧蚀刻沟槽(51)，沟槽(51)内填充金属形成内电极(6)。
9.根据权利要求7所述的两片式同步整流二极管，其特征在于，所述的内电极(56)立式交错布置的空隙中设有介电层(54)，介电层(54)和内电极(56)之间形成电容效应。
10.根据权利要求1所述的两片式同步整流二极管，其特征在于，所述第一框架(1)、MOSFET芯片(2)、控制IC芯片(3)、第二框架(4)、内置电容(5)通过键合线焊接成型后封装于塑封体内，构成一个整体的同步整流二极管。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711460838.9A CN108281415B (zh) | 2017-12-28 | 2017-12-28 | 两片式同步整流二极管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711460838.9A CN108281415B (zh) | 2017-12-28 | 2017-12-28 | 两片式同步整流二极管 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108281415A CN108281415A (zh) | 2018-07-13 |
| CN108281415B true CN108281415B (zh) | 2020-03-31 |
Family
ID=62802583
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711460838.9A Active CN108281415B (zh) | 2017-12-28 | 2017-12-28 | 两片式同步整流二极管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108281415B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN204578386U (zh) * | 2014-04-30 | 2015-08-19 | 半导体元件工业有限责任公司 | 同步整流器控制器和半导体器件 |
| CN106849704A (zh) * | 2017-03-20 | 2017-06-13 | 广州视源电子科技股份有限公司 | 同步整流互锁电路 |
| CN206364695U (zh) * | 2016-12-30 | 2017-07-28 | 深圳创维－Rgb电子有限公司 | 一种同步整流驱动电路及电视机 |
| CN206759333U (zh) * | 2017-03-20 | 2017-12-15 | 广州视源电子科技股份有限公司 | 同步整流电路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007116013A (ja) * | 2005-10-24 | 2007-05-10 | Renesas Technology Corp | 半導体装置及びそれを用いた電源装置 |
-
2017
- 2017-12-28 CN CN201711460838.9A patent/CN108281415B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN204578386U (zh) * | 2014-04-30 | 2015-08-19 | 半导体元件工业有限责任公司 | 同步整流器控制器和半导体器件 |
| CN206364695U (zh) * | 2016-12-30 | 2017-07-28 | 深圳创维－Rgb电子有限公司 | 一种同步整流驱动电路及电视机 |
| CN106849704A (zh) * | 2017-03-20 | 2017-06-13 | 广州视源电子科技股份有限公司 | 同步整流互锁电路 |
| CN206759333U (zh) * | 2017-03-20 | 2017-12-15 | 广州视源电子科技股份有限公司 | 同步整流电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108281415A (zh) | 2018-07-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107305875B (zh) | 双向半导体封装件 | |
| CN106997871B (zh) | 一种功率模块的封装结构 | |
| CN102456652A (zh) | 功率半导体装置 | |
| KR101321277B1 (ko) | 전력 모듈 패키지 및 그 제조방법 | |
| US8217503B2 (en) | Package structure for DC-DC converter | |
| CN105981170A (zh) | 具有半导体芯片端子的dc-dc转换器 | |
| CN103107171A (zh) | 一种倒装芯片的半导体器件 | |
| CN102456679A (zh) | 具有集成电容器的高效功率转换器 | |
| CN107910313B (zh) | 一种新型半导体封装结构及其封装方法及电子产品 | |
| CN108281415B (zh) | 两片式同步整流二极管 | |
| CN201937484U (zh) | 超薄型表面贴装桥式整流器 | |
| CN102403236A (zh) | 芯片外露的半导体器件及其生产方法 | |
| CN104052244B (zh) | 功率模块 | |
| CN102194708A (zh) | 一种薄型封装的工艺 | |
| WO2018090470A1 (zh) | 智能功率模块及其制造方法 | |
| US7750445B2 (en) | Stacked synchronous buck converter | |
| CN203812873U (zh) | 导线框架与无外引脚封装构造 | |
| CN210223999U (zh) | 一种功率模块及其车辆 | |
| CN207637789U (zh) | 三片式内置电容式同步整流二极管 | |
| CN212182316U (zh) | 一种无载体的半导体叠层封装结构 | |
| CN218274588U (zh) | 三片式同步整流封装结构 | |
| CN220692017U (zh) | 一种三相全桥整流mosfet功率模块 | |
| CN220774344U (zh) | 一种车规级功率半导体模组结构及封装模组 | |
| CN220556592U (zh) | 一种dpim三相整流模块 | |
| CN213042912U (zh) | 一种高压功率半导体芯片的封装结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right |
Denomination of invention: Two chip synchronous rectifier diode Effective date of registration: 20211222 Granted publication date: 20200331 Pledgee: Jining Yanzhou sub branch of laishang Bank Co.,Ltd. Pledgor: SHANDONG XINNUO ELECTRONIC TECHNOLOGY CO.,LTD. Registration number: Y2021980015709 |
|
| PE01 | Entry into force of the registration of the contract for pledge of patent right | ||
| PC01 | Cancellation of the registration of the contract for pledge of patent right |
Date of cancellation: 20231117 Granted publication date: 20200331 Pledgee: Jining Yanzhou sub branch of laishang Bank Co.,Ltd. Pledgor: SHANDONG XINNUO ELECTRONIC TECHNOLOGY CO.,LTD. Registration number: Y2021980015709 |
|
| PC01 | Cancellation of the registration of the contract for pledge of patent right | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right |
Denomination of invention: Two piece synchronous rectifier diode Effective date of registration: 20231213 Granted publication date: 20200331 Pledgee: Jining Yanzhou sub branch of laishang Bank Co.,Ltd. Pledgor: SHANDONG XINNUO ELECTRONIC TECHNOLOGY CO.,LTD. Registration number: Y2023980071102 |
|
| PE01 | Entry into force of the registration of the contract for pledge of patent right |