CN108269768B - 半导体封装及其制造方法 - Google Patents

半导体封装及其制造方法 Download PDF

Info

Publication number
CN108269768B
CN108269768B CN201710442644.XA CN201710442644A CN108269768B CN 108269768 B CN108269768 B CN 108269768B CN 201710442644 A CN201710442644 A CN 201710442644A CN 108269768 B CN108269768 B CN 108269768B
Authority
CN
China
Prior art keywords
bump structure
semiconductor package
corner
semiconductor
bump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710442644.XA
Other languages
English (en)
Other versions
CN108269768A (zh
Inventor
林柏均
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanya Technology Corp
Original Assignee
Nanya Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Technology Corp filed Critical Nanya Technology Corp
Publication of CN108269768A publication Critical patent/CN108269768A/zh
Application granted granted Critical
Publication of CN108269768B publication Critical patent/CN108269768B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05611—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1418—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/14183—On contiguous sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1601—Structure
    • H01L2224/16012—Structure relative to the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16104—Disposition relative to the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16137—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H01L2924/35121—Peeling or delaminating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本公开提供一种半导体封装及其制造方法。半导体封装包括一第一元件以及位于该第一元件上的一凸块结构。在一些实施例中，该第一元件具有一第一上表面与一第一侧，其中该第一上表面与该第一侧形成该第一元件的一第一角部。在一些实施例中，该凸块结构位于该第一上表面上，并且横向延伸跨过该第一元件的该第一侧。该凸块结构通过横向延伸可接触一横向相邻元件的一对应导体，以于该半导体元件与该横向相邻元件之间实现一横向信号路径，而未使用对应于重布线层的一重布线结构。本公开提供的半导体封装可降低半导体制造成本。

Description

半导体封装及其制造方法
技术领域
本公开涉及一种半导体封装及其制造方法，特别关于一种具有在两个横向相邻元件之间实现横向信号路径的凸块结构的半导体封装及其制造方法。
背景技术
半导体元件对于许多现代应用而言是重要的。随着电子技术的进展，半导体元件的尺寸越来越小，而功能越来越大且整合的电路量越来越多。由于半导体元件的尺度微小化，芯片上覆置芯片(chip-on-chip)技术目前广泛用于制造半导体元件。在此半导体封装的生产中，实施了许多制造步骤。
因此，微型化规模的半导体元件的制造变得越来越复杂。制造半导体元件的复杂度增加可能造成缺陷，例如电互连不良、产生裂纹、或是组件脱层。据此，半导体元件的结构与制造的修饰有许多挑战。
上文的“现有技术”说明仅是提供背景技术，并未承认上文的“现有技术”说明公开本公开的标的，不构成本公开的现有技术，且上文的“现有技术”的任何说明均不应作为本公开的任一部分。
发明内容
本公开的实施例提供一种半导体封装，包括一第一元件与位于该第一元件上的一凸块结构。在一些实施例中，该第一元件具有一第一上表面与一第一侧，以及该第一上表面与该第一侧形成该第一元件的一第一角部。在一些实施例中，该凸块结构位于该第一上表面上并且横向延伸跨过该第一元件的该第一侧。
在本公开的一些实施例中，该第一元件包括一第二上表面与一第二侧，该第二上表面与该第二侧形成该第一元件的一第二角部，以及该凸块结构位于该第二上表面上并且横向延伸跨过该第一元件的该第二侧。
在本公开的一些实施例中，该第一上表面与该第二上表面位于不同阶层，并且该凸块结构自该第一元件的该第一上表面垂直延伸至该第二上表面。
在本公开的一些实施例中，该第一元件包括一缺角部，以及该凸块结构填充该缺角部。
在本公开的一些实施例中，该第一侧实质垂直于该第一上表面。
在本公开的一些实施例中，该半导体封装另包括：与该第一元件横向相邻的一第二元件，其中该第二元件包括一第二上表面与一第二侧，以及该第二上表面与该第二侧形成该第二元件的一第二角部；其中该凸块结构自该第一元件的该第一上表面横向延伸至该第二元件的该第二上表面。
在本公开的一些实施例中，该半导体封装另包括：环绕该第一元件与该第二元件的一模制件，其中该模制件的一中间部分位于该第一元件与该第二元件之间，以及该凸块结构横向延伸跨过该中间部分并且在该第一元件与该第二元件之间实现一横向信号路径。
在本公开的一些实施例中，该第一元件包括一第一缺角部，该第二元件包括一第二缺角部，面对该第一缺角部，以及该凸块结构填充该第一缺角部与该第二缺角部。
在本公开的一些实施例中，该第一元件包括一接垫，该凸块结构位于该接垫上，以及该接垫包括一阶梯垫轮廓。
在本公开的一些实施例中，该凸块结构包括一阶梯凸块轮廓，面对该接垫的该阶梯垫轮廓。
本公开的另一实施例提供一种半导体封装的制造方法，包括：提供一第一元件，具有一第一上表面与一第一侧，其中该第一上表面与该第一侧形成一第一角部；以及形成一凸块结构于该第一上表面上，其中该凸块结构横向延伸跨过该第一元件的该第一侧。
在本公开的一些实施例中，该制造方法包括：在该第一元件中形成一第二上表面与一第二侧，其中该第二上表面与该第二侧形成该第一元件的一第二角部；以及形成该凸块结构于该第二上表面上，并且横向延伸跨过该第一元件的该第二侧。
在本公开的一些实施例中，该第一上表面与该第二上表面形成于不同阶层，以及该凸块结构自该第一元件的该第一上表面垂直延伸至该第二上表面。
在本公开的一些实施例中，该制造方法包括：在该第一元件中形成一缺角部；以及形成该凸块结构于该第一上表面上并且填充该缺角部。
在本公开的一些实施例中，该制造方法另包括：提供与该第一元件横向相邻的一第二元件，其中该第二元件包括一第二上表面与一第二侧，以及该第二上表面与该第二侧形成该第二元件的一第二角部；以及其中该凸块结构自该第一元件横向延伸跨过该第二侧至该第二元件的该第二上表面。
在本公开的一些实施例中，该制造方法另包括：形成环绕该第一元件与该第二元件的一模制件，其中该模制件包含一中间部分于该第一元件与该第二元件之间，以及该凸块结构横向延伸跨过该中间部分，并且该凸块结构在该第一元件与该第二元件之间实现一横向信号路径。
在本公开的一些实施例中，该制造方法包括：在该第一元件中形成一第一缺角部，在该第二元件中形成一第二缺角部；其中该第一缺角部面对该第二缺角部，以及该凸块结构填充该第一缺角部与该第二缺角部。
在本公开的一些实施例中，该制造方法包括：形成一缺角部于该第一元件中；形成一传导接垫于该缺角部上；以及形成该凸块结构于该传导接垫上并且填充该缺角部。
在本公开的一些实施例中，该制造方法包括：形成一传导接垫于该第一元件中，其中该传导接垫包括一第一阶层的一第一传导层、一第二阶层的一第二传导层、以及电连接该第一传导层与该第二传导层的一传导插塞；形成一缺角部，暴露该传导接垫；以及形成该凸块结构于该传导接垫上并且填充该缺角部。
在本公开的一些实施例中，该制造方法包括：在该第一元件中形成具有一阶梯垫轮廓的一传导接垫；以及形成该凸块结构，具有一阶梯凸块轮廓，面对该第一元件的该阶梯垫轮廓。
本公开的实施例提供一种半导体封装，具有在两横向相邻元件之间实现一横向信号路径的一凸块结构，而未使用一重布线结构。因此，本公开的半导体封装的高度小于具有重布线结构的半导体封装的高度。换言之，本公开的半导体封装可符合半导体封装的尺度微小化需求(小尺寸架构)。此外，未使用重布线结构为降低半导体封装制造成本的主要因素。
上文已相当广泛地概述本公开的技术特征及优点，俾使下文的本公开详细描述得以获得优选了解。构成本公开的权利要求标的的其它技术特征及优点将描述于下文。本公开所属技术领域中技术人员应了解，可相当容易地利用下文公开的概念与特定实施例可作为修改或设计其它结构或制程而实现与本公开相同的目的。本公开所属技术领域中技术人员亦应了解，这类等效建构无法脱离权利要求所界定的本公开的构思和范围。
附图说明
参阅详细说明与权利要求结合考量附图时，可得以更全面了解本申请案的公开内容，附图中相同的元件符号是指相同的元件。
图1为剖面示意图，例示本公开的比较实施例的半导体封装。
图2为剖面示意图，例示本公开实施例的半导体封装。
图3为剖面示意图，例示本公开实施例的半导体封装。
图4为分解示意图，例示图3的半导体封装。
图5为剖面示意图，例示本公开实施例的半导体封装。
图6为剖面示意图，例示本公开实施例的半导体封装。
图7为剖面示意图，例示本公开实施例的半导体封装。
图8为流程图，例示本公开实施例的半导体封装的制造方法。
图9至图13为示意图，例示本公开实施例通过图8的方法制造半导体封装的制程。
图14为流程图，例示本公开实施例的半导体封装的制造方法。
图15至图19为示意图，例示本公开实施例通过图14的方法制造半导体封装的制程。
图20为流程图，例示本公开实施例的半导体封装的制造方法。
图21至图26为示意图，例示本公开实施例通过图20的方法制造半导体封装的制程。
附图标记说明：
10 半导体封装
11 重布线层
11A 传导线
11B 传导线
11C 传导线
13A 半导体芯片
13B 半导体芯片
100A 半导体封装
100B 半导体封装
100C 半导体封装
100D 半导体封装
100E 半导体封装
101 半导体基板
103A 电互连
105A 传导接垫
105B 传导接垫
105C 边缘凸垫
106 后保护层
110A 半导体元件
110B 半导体元件
110C 半导体元件
111A 第一上表面
111B 第一上表面
113A 第一侧
113B 第一侧
113C 第一侧
115A 第一角部
115B 第一角部
117 单粒化工具
117B 缺角部
117C 缺角部
121B 第二上表面
123B 第二侧
125B 第二角部
130A 第一半导体元件
130B 第二半导体元件
140 模制件
150A 第一半导体元件
150B 第二半导体元件
160 模制件
161 中间部分
209A 凸块材料
209B 凸块材料
209C 凸块材料
210A 凸块结构
210B 凸块结构
210C 凸块结构
210D 凸块结构
210E 凸块结构
220A 垂直凸块结构
220B 垂直凸块结构
1031 保护层
1031A 保护层
1031B 保护层
1031C 保护层
1032A 导体
1032B 导体
1032C 导体
1034A 传导插塞
1034B 传导插塞
1034C 传导插塞
1051A 部分
1051B 部分
1051C 部分
具体实施方式
本公开的以下说明伴随并入且组成说明书的一部分的附图，说明本公开的实施例，然而本公开并不受限于该实施例。此外，以下的实施例可适当整合以下实施例以完成另一实施例。
“一实施例”、“实施例”、“例示实施例”、“其他实施例”、“另一实施例”等是指本公开所描述的实施例可包含特定特征、结构或是特性，然而并非每一实施例必须包含该特定特征、结构或是特性。再者，重复使用“在实施例中”一语并非必须指相同实施例，然而可为相同实施例。
本公开涉及一种具有在两个横向相邻元件之间实现横向信号路径的凸块结构的半导体封装及其制造方法。为了使得本公开可被完全理解，以下说明提供详细的步骤与结构。显然，本公开的实施不会限制该技艺中的技术人士已知的特定细节。此外，已知的结构与步骤不再详述，以免不必要地限制本公开。本公开的优选实施例详述如下。然而，除了详细对其进行说明外，本公开亦可广泛实施于其他实施例中。本公开的范围不限于详细说明的内容，而是由权利要求定义。
图1为剖面示意图，例示本公开的比较实施例的半导体封装10。半导体封装10包含重布线层11、位于重布线层11上的半导体芯片13A与半导体芯片13B、囊封重布线层11上的半导体芯片13A与半导体芯片13B的模制件15、位于重布线层11上的多个传导凸块17。在一些实施例中，所述传导凸块17位于重布线层11的上侧，而半导体芯片13A与半导体芯片13B位于重布线层11的下侧。
在一些实施例中，半导体封装10通过重布线层11中的传导线11A与所述传导凸块17的一实现半导体芯片13A的垂直信号路径，通过重布线层11中的传导线11B与所述传导凸块17的一实现半导体芯片13B的垂直信号路径，以及在未使用所述传导凸块17下，通过重布线层11中的传导线11C实现半导体芯片13A与半导体芯片13B之间的横向信号路径。
图2为剖面示意图，例示本公开实施例的半导体封装100A。在一些实施例中，半导体封装100A包括半导体元件110A以及位于半导体元件110A上的多个凸块结构210A。在一些实施例中，半导体元件110A包含第一上表面111A与第一侧113A，以及第一上表面111A与第一侧113A形成半导体元件110A的第一角部115A。在一些实施例中，在半导体元件110A的右上边缘处的凸块结构210A其中之一沿着侧向(附图中的X方向)横向延伸跨过半导体元件110A的第一侧113A。在一些实施例中，第一侧113A实质垂直于第一上表面111A。
在一些实施例中，半导体封装100A包括半导体基板101与电互连103A；半导体基板101可为硅基板、绝缘体上覆半导体(semiconductor-on-insulator，SOI)基板、或包括半导体材料的任何架构；电互连103A包括介电材料与由例如Ti、Al、Ni、镍钒(NiV)、Cu或Cu合金所制成的传导组件。在一些实施例中，半导体封装100A包含集成电路(IC)或半导体组件，例如晶体管、电容器、电阻器、二极管、光二极管、熔丝、以及类似物，经配置以进行一或多个功能，其中为了清楚说明，本说明中未示出的该IC与半导体组件。
在一些实施例中，半导体封装100A的电互连103A包括传导接垫105A，以及凸块结构210A位于传导接垫105A上。在一些实施例中，传导接垫105A由铝(Al)、铜(Cu)、锡(Sn)、镍(Ni)、金(Au)、银(Ag)或其他导电材料制成。
在一些实施例中，半导体元件110A通过凸块结构210A的横向延伸(跨过第一侧113A)可接触横向相邻元件的对应导体；如此，在未使用对应于图1所示的重布线层11的重布线结构下，即可实现半导体元件110A与横向相邻元件之间的横向信号路径。
图3为剖面示意图，例示本公开实施例的半导体封装100B，以及图4为图3的半导体封装的分解示意图，说明。图3所示的半导体封装100B与图2所示的半导体封装100A实质相同，差别在于图3的半导体元件110B的传导接垫105B以及位于传导接垫105B上的凸块结构210B；其中在图4中，为了清楚说明，凸块结构210B自传导接垫105B上分解。
在图2中，在右上边缘处的传导接垫105A具有实质平面的轮廓(planar profile)；相对地，在图3中，在右上边缘处的传导接垫105B(作为边缘凸垫)具有阶梯垫轮廓，并且在右上处的凸块结构120B的底部具有阶梯凸块轮廓，面对传导接垫105B(作为边缘凸垫)的阶梯垫轮廓。在一些实施例中，半导体元件100B包括一缺角部117B暴露边缘凸垫，并且凸块结构210B填充该缺角部117B。
参阅图4，在一些实施例中，半导体元件100B包括第一上表面111B与第一侧113B，以及第一上表面111B与第一侧113B形成半导体元件110B的第一角部115B；再者，半导体元件100B包括第二上表面121B与第二侧123B，以及第二上表面121B与第二侧123B形成半导体元件110B的第二角部125B。在一些实施例中，第一侧113B实质垂直于第一上表面111B，以及第二侧123B实质垂直于第二上表面121B。
在一些实施例中，第一上表面111B与第二上表面121B为沿着垂直方向(附图中的Z方向)的不同阶层(level)，并且凸块结构210B自第一上表面111B垂直延伸至半导体元件100B的第二上表面121B。在一些实施例中，凸块结构210B位于第二上表面121B与第一上表面111B上；此外，凸块结构210B沿着侧向(附图中的X方向)横向延伸跨过半导体元件100B的第二侧123B与第一侧113B。
在一些实施例中，在右上边缘处的凸块结构210B的横向延伸(跨过半导体元件110B的第一侧113B)可接触横向相邻元件的对应导体；如此，在未使用对应于图1所示的重布线层11的重布线结构下，即可实现半导体元件110B与横向相邻元件之间的横向信号路径。
图5为剖面示意图，例示本公开实施例的半导体封装100C。图5所示的半导体封装100C与图3所示的半导体封装100B实质相同，差别在于半导体元件110C的传导接垫105C的差异。在图3中，在右上边缘处的传导接垫105B(作为边缘凸垫)为一体成形物件；相对地，在图5中，在右上边缘处的传导接垫105C(作为边缘凸垫)是由许多部分1051A、1051B与1051C构成。在一些实施例中，所述部分1051A、1051B与1051C可由不同导体制成。
图6为剖面示意图，例示本公开实施例的半导体封装100D。在一些实施例中，半导体封装100D包括：第一半导体元件130A；第二半导体元件130B，与第一半导体元件130A横向相邻；模制件140，囊封第一半导体元件130A与第二半导体元件130B；以及在第一半导体元件130A与第二半导体元件130B之间实现横向信号路径的凸块结构210D。在一些实施例中，第一半导体元件130A与第二半导体元件130B可为图2所示的半导体元件110A。
在一些实施例中，凸块结构210D自第一半导体元件130A的上表面横向延伸至第二半导体元件130B的上表面。在一些实施例中，模制件140的中间部分141位于第一半导体元件130A与第二半导体元件130B之间，并且凸块结构210D横向延伸跨过模制件140的中间部分141。
在一些实施例中，第一半导体元件130A与第二半导体元件130B为单一晶圆的两个相邻芯片。在一些实施例中，第一半导体元件130A与第二半导体元件130B为不同晶圆的两个芯片。在一些实施例中，半导体封装100A另包括垂直凸块结构220A(实现第一半导体元件130A的垂直信号路径)以及垂直凸块结构220B(实现第二半导体元件130B的垂直信号路径)。
在一些实施例中，在未使用对应于图1所示的重布线层11的重布线结构下，凸块结构210D实现第一半导体元件130A与第二半导体元件130B之间的横向信号路径。因此，图6的半导体封装100D的高度小于图1的半导体封装10的高度。换言之，图6的半导体封装100D可符合半导体封装的尺度微小化需求(小尺寸架构)。省略对应于图1所示的重布线层11的重布线结构为图6的半导体封装100D制造成本降低的主要因素。
图7为剖面示意图，例示本公开实施例的半导体封装100E。在一些实施例中，半导体封装100E包括：第一半导体元件150A；第二半导体元件150B，与第一半导体元件150A横向相邻；囊封第一半导体元件150A与第二半导体元件150B的模制件160；以及在第一半导体元件150A与第二半导体元件150B之间实现横向信号路径的凸块结构210E。在一些实施例中，第一半导体元件150A可为图3所示的半导体元件110B，以及第二半导体元件150B可为图5所示的半导体元件110C。
在一些实施例中，凸块结构210E自第一半导体元件150A的上表面横向延伸至第二半导体元件150B的上表面。在一些实施例中，模制件160的中间部分161位于第一半导体元件150A与第二半导体元件150B之间，并且凸块结构210E横向延伸跨过模制件160的中间部分161。
在一些实施例中，在未使用对应于图1所示的重布线层11的重布线结构下，凸块结构210E在第一半导体元件150A与第二半导体元件150B之间实现横向信号路径。因此，图7的半导体封装100E的高度小于图1的半导体封装10的高度。换言之，图7的半导体封装100E可符合半导体封装的尺度微小化需求(小尺寸架构)。此外，省略对应于图1所示的重布线层11的重布线结构为图7的半导体封装100E制造成本降低的主要因素。
图8为流程图，例示本公开实施例的半导体封装的制造方法。在一些实施例中，可由图8的方法300制造半导体封装。方法300包含一些操作，并且描述与说明不被视为操作顺序的限制。方法300包含一些步骤(301、303、305与307)。
在步骤301中，提供半导体元件110A，如图9所示。在一些实施例中，半导体元件110A包括半导体基板101、具有一些导体1032A的保护层1031A、以及电连接至所述导体1032A的多个传导插塞1034A。
在步骤303中，在保护层1031A上形成多个传导接垫105A，如图10所示。在一些实施例中，在右上边缘处的所述传导接垫105其中之一作为边缘凸垫，其具有实质平面的轮廓。在一些实施例中，通过沉积与蚀刻制程或任何合适的制程，形成所述传导接垫105A。
在步骤305中，在所述传导接垫105A上形成多个凸块材料(bumping material)，以及图案化的后保护层106，如图11所示。在一些实施例中，凸块材料209A包含无铅焊料，包含锡、铜以及银，或是“SAC”组合物，以及具有共同熔点且在电性应用中形成传导焊料连接的其他共熔物(eutectics)。
在一些实施例中，半导体元件110A为晶圆，并且该晶圆被切割为个别的半导体晶粒。在一些实施例中，经由晶粒切割或单粒化制程而分割晶圆，其中颗粒化工具117(例如机械或激光锯)于个别芯片或晶粒之间切割穿过基板。在一些实施例中，激光锯使用氩(Ar)为基础的离子激光束工具。
在步骤307中，在传导接垫105A上形成凸块结构210A，如图12所示。在一些实施例中，通过对凸块材料209A进行热处理制程(例如红外线(IR)回焊制程)，形成凸块结构210A。在一些实施例中，边缘凸垫上的凸块结构210A沿着侧向(附图中的X方向)横向延伸跨过半导体元件110A的第一侧113A。
参阅图13，在其他实施例中，在完成图11所示制程之后，可将两个半导体元件横向配置并且彼此相邻，而后形成模制件140，以囊封所述半导体元件。之后，进行热处理制程(例如红外线(IR)回焊制程)，以形成凸块结构210D，实现两个半导体元件之间的横向信号路径。在一些实施例中，凸块结构210D横向延伸跨过模制件140的中间部分141。
图14为流程图，例示本公开实施例的半导体封装的制造方法。在一些实施例中，可由图14的方法400形成半导体封装。方法400包含一些操作，并且描述与说明不被视为操作顺序的限制。方法400包含一些步骤(401、403、405、407与409)。
在步骤401中，提供半导体元件110B，如图15所示。在一些实施例中，半导体元件110B包括半导体基板101、具有一些导体1032B的保护层1031B、以及电连接至所述导体1032B的多个传导插塞1034B。
在步骤403中，在半导体元件110B中形成缺角部117B，如图16所示。在一些实施例中，通过对保护层1031B进行微影与蚀刻制程，形成缺角部117B。
在步骤405中，在保护层1031B上形成多个传导接垫105B，如图17所示。在一些实施例中，在右上边缘处的传导接垫105B其中之一作为边缘凸垫，其接近半导体元件110B的边缘并且具有阶梯垫轮廓。在一些实施例中，通过沉积与蚀刻制程或任何其他合适的制程，形成传导接垫105B。
在步骤407中，在传导接垫105B上形成多个凸块材料209B，如图18所示。在一些实施例中，边缘凸垫上的凸块结构210B的底部具有阶梯凸块轮廓，面对边缘凸垫的阶梯垫轮廓。在一些实施例中，凸块材料209B包含无铅焊料，包含锡、铜以及银，或是“SAC”组合物，以及具有共同熔点且在电性应用中形成传导焊料连接的其他共熔物(eutectics)。
在步骤409中，在传导接垫105B上形成多个凸块结构210B，如图19所示。在一些实施例中，通过对凸块材料209B进行热处理制程(例如红外线(IR)回焊制程)，形成凸块结构210B。在一些实施例中，在边缘凸垫上的凸块结构210B沿着侧向(附图中的X方向)横向延伸跨过半导体元件110B的第一侧113B。
图20为流程图，例示本公开实施例的半导体封装的制造方法。在一些实施例中，可由图20的方法500形成半导体封装。方法500包含一些操作，并且描述与说明不被视为操作顺序的限制。方法500包含一些步骤(501、503、505、507与509)。
在步骤501中，提供半导体元件110C，如图21所示。在一些实施例中，半导体元件110C包括半导体基板101、具有一些导体1032C的保护层1031C、以及电连接至所述导体1032C的多个传导插塞1034C。
在步骤503中，在保护层1031C上形成多个传导接垫1051C，如图22所示。在一些实施例中，所述传导接垫1051C其中之一接近半导体元件110C的边缘；此外，在半导体元件110C的右上部的一传导接垫1051C、一内部导体1032C与一传导插塞1034C，形成具有阶梯垫轮廓的边缘凸垫105C。在一些实施例中，通过沉积与蚀刻制程或任何其他合适的制程，形成传导接垫1051C。
在步骤505中，在半导体元件110C中形成缺角部117C，如图23所示。在一些实施例中，通过对于保护层1031进行微影与蚀刻制程，形成缺角部117C，以暴露在半导体元件110C的右上部的边缘凸垫105C。
在步骤507中，在边缘凸垫105C上形成凸块材料209C，如图24所示。在一些实施例中，凸块材料209C包含无铅焊料，包含锡、铜以及银，或是“SAC”组合物，以及具有共同熔点且在电性应用中形成传导焊料连接的其他共熔物(eutectics)。
在步骤509中，在边缘凸垫105C上形成凸块结构210C，如图25所示。在一些实施例中，通过进对于凸块材料209C行热处理制程(例如红外线(IR)回焊制程)，形成凸块结构210C。在一些实施例中，凸块结构210C的底部具有阶梯凸块轮廓，面对边缘凸垫105C的阶梯垫轮廓。在一些实施例中，边缘凸垫105C上的凸块结构210C沿着侧向(附图中的X方向)横向延伸跨过半导体元件110C的第一侧113C。
参阅图26，在其他的实施例中，在完成图24所示的制程之后，可将两个半导体元件横向配置且彼此相邻，而后形成模制件140，以囊封该两个半导体元件。在一些实施例中，该两个半导体元件可为具有图18的凸块材料209B的半导体元件，或是具有图24的凸块材料209C的半导体元件。之后，进行热处理制程(例如红外线(IR)回焊制程)，以形成凸块结构210E，在该两个半导体元件之间实现横向信号路径。在一些实施例中，凸块结构210E横向延伸跨过模制件160的中间部分161，实现两个横向相邻的半导体元件之间的横向信号路径。
本公开的实施例提供一种半导体封装，具有在两个横向相邻的半导体元件之间实现横向信号路径的凸块结构，并未使用重布线结构。因此，本公开的半导体封装的高度小于具有重布线结构的半导体封装的高度。换言之，本公开的半导体封装可符合半导体封装的尺度微小化需求(小尺寸架构)。此外，未使用重布线结构为半导体封装制造成本降低的主要因素。
在本公开的一些实施例中，该半导体封装包含一第一元件以及位于该第一元件上的一凸块结构。在一些实施例中，该第一元件具有一第一上表面与一第一侧，其中该第一上表面与该第一侧形成该第一元件的一第一角部。在一些实施例中，该凸块结构位于该第一上表面上，并且横向延伸跨过该第一元件的该第一侧。
在本公开的一些实施例中，该半导体封装的制造方法包含：提供具有一第一上表面与一第一侧的第一元件，其中该第一上表面与该第一侧形成一第一角部；以及在该第一上表面上形成一凸块结构，其中该凸块结构横向延伸跨过该第一元件的该第一侧。
该凸块结构的横向延伸(跨过该半导体元件的该第一侧)可接触横向相邻的元件的对应导体，可在未使用对应于该重布线层的重布线结构下，在半导体元件与该横向相邻元件之间实现一横向信号路径。
虽然已详述本公开及其优点，然而应理解可进行各种变化、取代与替代而不脱离权利要求所定义的本公开的构思与范围。例如，可用不同的方法实施上述的许多制程，并且以其他制程或其组合替代上述的许多制程。
再者，本申请案的范围并不受限于说明书中所述的制程、机械、制造、物质组成物、手段、方法与步骤的特定实施例。本领域技术人员可自本公开的公开内容理解可根据本公开而使用与本文所述的对应实施例具有相同功能或是达到实质相同结果的现存或是未来发展的制程、机械、制造、物质组成物、手段、方法、或步骤。据此，这些制程、机械、制造、物质组成物、手段、方法、或步骤包含于本申请案的权利要求内。

Claims (18)

1.一种半导体封装，包括：
一第一元件，具有一第一上表面与一第一侧，其中该第一上表面与该第一侧形成该第一元件的一第一角部；以及
一凸块结构，位于该第一上表面上，其中该凸块结构横向延伸跨过该第一元件的该第一侧，
其中该第一元件包括一第二上表面与一第二侧，该第二上表面与该第二侧形成该第一元件的一第二角部，以及该凸块结构位于该第二上表面上并且横向延伸跨过该第一元件的该第二侧。
2.如权利要求1所述的半导体封装，其中该第一上表面与该第二上表面位于不同阶层，以及该凸块结构自该第一元件的该第一上表面垂直延伸至该第二上表面。
3.如权利要求1所述的半导体封装，其中该第一元件包括一缺角部，以及该凸块结构填充该缺角部。
4.如权利要求1所述的半导体封装，其中该第一侧实质垂直于该第一上表面。
5.如权利要求1所述的半导体封装，另包括：
一第二元件，横向相邻于该第一元件，其中该第二元件包括一第二上表面与一第二侧，以及该第二元件的第二上表面与该第二元件的第二侧形成该第二元件的一第二角部；
其中该凸块结构自该第一元件的该第一上表面横向延伸至该第二元件的该第二上表面。
6.如权利要求5所述的半导体封装，另包括：
一模制件，环绕该第一元件与该第二元件，其中该模制件的一中间部分位于该第一元件与该第二元件之间；
其中该凸块结构横向延伸跨过该中间部分，并且在该第一元件与该第二元件之间实现一横向信号路径。
7.如权利要求5所述的半导体封装，其中该第一元件包括一第一缺角部，该第二元件包括一第二缺角部，该第二缺角部面对该第一缺角部，以及该凸块结构填充该第一缺角部与该第二缺角部。
8.如权利要求1所述的半导体封装，其中该第一元件包括一接垫，该凸块结构位于该接垫上，以及该接垫包括一阶梯垫轮廓。
9.如权利要求8所述的半导体封装，其中该凸块结构包括一阶梯凸块轮廓，面对该接垫的该阶梯垫轮廓。
10.一种半导体封装的制造方法，包括：
提供一第一元件，具有一第一上表面与一第一侧，其中该第一上表面与该第一侧形成一第一角部；
形成一凸块结构于该第一上表面上，其中该凸块结构横向延伸跨过该第一元件的该第一侧，
在该第一元件中形成一第二上表面与一第二侧，其中该第二上表面与该第二侧形成该第一元件的一第二角部；以及
形成该凸块结构于该第二上表面上，并且横向延伸跨过该第一元件的该第二侧。
11.如权利要求10所述的制造方法，其中该第一上表面与该第二上表面形成于不同阶层，以及该凸块结构自该第一元件的该第一上表面垂直延伸至该第二上表面。
12.如权利要求10所述的制造方法，包括：
形成一缺角部于该第一元件中；以及
形成该凸块结构于该第一上表面上并且填充该缺角部。
13.如权利要求10所述的制造方法，另包括：
提供与该第一元件横向相邻的一第二元件，其中该第二元件包括一第二上表面与一第二侧，以及该第二元件的第二上表面与该第二元件的第二侧形成该第二元件的一第二角部；
其中该凸块结构自该第一元件横向延伸跨过该第二元件的第二侧至该第二元件的该第二上表面。
14.如权利要求13所述的制造方法，另包括：
形成一模制件，环绕该第一元件与该第二元件，其中该模制件包含一中间部分于该第一元件与该第二元件之间；
其中该凸块结构横向延伸跨过该中间部分，以及该凸块结构在该第一元件与该第二元件之间实现一横向信号路径。
15.如权利要求13所述的制造方法，包括：
形成一第一缺角部于该第一元件中与一第二缺角部于该第二元件中；
其中该第一缺角部面对该第二缺角部，以及该凸块结构填充该第一缺角部与该第二缺角部。
16.如权利要求10所述的制造方法，包括：
形成一缺角部于该第一元件中；
形成一传导接垫于该缺角部上；以及
形成该凸块结构于该传导接垫上并且填充该缺角部。
17.如权利要求10所述的制造方法，包括：
形成一传导接垫于该第一元件中，其中该传导接垫包括一第一阶层的一第一传导层、一第二阶层的一第二传导层、以及电连接该第一传导层与该第二传导层的一传导插塞；
形成一缺角部，暴露该传导接垫；以及
形成该凸块结构于该传导接垫上并且填充该缺角部。
18.如权利要求10所述的制造方法，包括：
在该第一元件中形成具有一阶梯垫轮廓的一传导接垫；以及
形成该凸块结构，该凸块结构具有一阶梯凸块轮廓面对该第一元件的该阶梯垫轮廓。
CN201710442644.XA 2017-01-03 2017-06-13 半导体封装及其制造方法 Active CN108269768B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/397,044 2017-01-03
US15/397,044 US10192841B2 (en) 2017-01-03 2017-01-03 Semiconductor package and method for preparing the same

Publications (2)

Publication Number Publication Date
CN108269768A CN108269768A (zh) 2018-07-10
CN108269768B true CN108269768B (zh) 2020-02-11

Family

ID=62711944

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710442644.XA Active CN108269768B (zh) 2017-01-03 2017-06-13 半导体封装及其制造方法

Country Status (3)

Country Link
US (2) US10192841B2 (zh)
CN (1) CN108269768B (zh)
TW (1) TWI644406B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109300794B (zh) * 2017-07-25 2021-02-02 中芯国际集成电路制造(上海)有限公司 封装结构及其形成方法
CN111863641B (zh) * 2020-07-28 2022-06-21 南通通富微电子有限公司 一种芯片封装方法
CN111863792B (zh) * 2020-07-28 2022-06-21 南通通富微电子有限公司 一种半导体封装体和芯片封装体
CN114664793B (zh) * 2022-05-24 2022-08-16 威海艾迪科电子科技股份有限公司 一种芯片侧面互连封装结构及其制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070008883A (ko) * 2005-07-12 2007-01-18 이즈텍코리아 주식회사 리플로 솔더를 이용한 3차원 칩 적층 방법
JP2008147697A (ja) * 2008-02-04 2008-06-26 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
TW201115701A (en) * 2009-05-26 2011-05-01 Ibm Forming semiconductor chip connections
CN102576694A (zh) * 2009-11-10 2012-07-11 罗姆股份有限公司 半导体装置及半导体装置的制造方法
CN106206423B (zh) * 2016-09-08 2019-01-04 华进半导体封装先导技术研发中心有限公司 芯片封装侧壁植球工艺

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3405456B2 (ja) * 2000-09-11 2003-05-12 沖電気工業株式会社 半導体装置，半導体装置の製造方法，スタック型半導体装置及びスタック型半導体装置の製造方法
US7049216B2 (en) * 2003-10-14 2006-05-23 Unitive International Limited Methods of providing solder structures for out plane connections
US9935071B1 (en) * 2017-01-19 2018-04-03 Nanya Technology Corporation Semiconductor package with lateral bump structure

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070008883A (ko) * 2005-07-12 2007-01-18 이즈텍코리아 주식회사 리플로 솔더를 이용한 3차원 칩 적층 방법
JP2008147697A (ja) * 2008-02-04 2008-06-26 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
TW201115701A (en) * 2009-05-26 2011-05-01 Ibm Forming semiconductor chip connections
CN102576694A (zh) * 2009-11-10 2012-07-11 罗姆股份有限公司 半导体装置及半导体装置的制造方法
CN106206423B (zh) * 2016-09-08 2019-01-04 华进半导体封装先导技术研发中心有限公司 芯片封装侧壁植球工艺

Also Published As

Publication number Publication date
US20190081018A1 (en) 2019-03-14
US10535621B2 (en) 2020-01-14
US10192841B2 (en) 2019-01-29
US20180190607A1 (en) 2018-07-05
TWI644406B (zh) 2018-12-11
CN108269768A (zh) 2018-07-10
TW201830619A (zh) 2018-08-16

Similar Documents

Publication Publication Date Title
TWI721939B (zh) 半導體裝置及形成囊封晶圓級晶片尺寸封裝的方法
US10090185B2 (en) Semiconductor device and manufacturing method thereof
TWI819767B (zh) 半導體封裝以及製造其之方法
KR100604049B1 (ko) 반도체 칩 패키지 및 그 제조방법
US8017521B2 (en) Semiconductor package having through-hole vias on saw streets formed with partial saw
US9397050B2 (en) Semiconductor device and method of forming pre-molded semiconductor die having bumps embedded in encapsulant
TWI579960B (zh) 形成具有絕緣環形圈的導電性直通矽晶穿孔（ｔｓｖ）之半導體裝置及方法
CN108269768B (zh) 半导体封装及其制造方法
US10665572B2 (en) Semiconductor package and manufacturing method thereof
US20140008769A1 (en) Semiconductor Device and Method of Forming Cavity Adjacent to Sensitive Region of Semiconductor Die Using Wafer-Level Underfill Material
KR20090031828A (ko) 백 사이드 리디스트리뷰션 층을 구비한 쏘우 스트리트 상의관통-홀 비아들을 갖는 반도체 웨이퍼
US20180061767A1 (en) Semiconductor package structure and method for manufacturing the same
KR101844634B1 (ko) 패키지 온 패키지 구조물 및 방법
US20130256840A1 (en) Semiconductor Device and Method of Forming Protective Coating Material Over Semiconductor Wafer to Reduce Lamination Tape Residue
TW201513238A (zh) 半導體裝置和在重組晶圓中控制翹曲之方法
US20180204814A1 (en) Method for preparing a semiconductor package
KR101753512B1 (ko) 반도체 디바이스 및 이의 제조 방법
TW202114089A (zh) 封裝結構及其製作方法
US20220208649A1 (en) Semiconductor package and method of manufacturing the same
US9576888B2 (en) Package on-package joint structure with molding open bumps
KR101824727B1 (ko) 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스
US10763199B2 (en) Semiconductor package structure and method for preparing the same
KR101749870B1 (ko) 반도체 패키지의 제조 방법
KR20090127742A (ko) 웨이퍼 레벨 칩 스케일 패키지 및 그 제조방법
TWI658543B (zh) 在半導體封裝中使用標準化載體的半導體裝置及方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant