TWI644406B - 半導體封裝及其製造方法 - Google Patents

半導體封裝及其製造方法 Download PDF

Info

Publication number
TWI644406B
TWI644406B TW106103965A TW106103965A TWI644406B TW I644406 B TWI644406 B TW I644406B TW 106103965 A TW106103965 A TW 106103965A TW 106103965 A TW106103965 A TW 106103965A TW I644406 B TWI644406 B TW I644406B
Authority
TW
Taiwan
Prior art keywords
bump structure
semiconductor package
notch portion
semiconductor
bump
Prior art date
Application number
TW106103965A
Other languages
English (en)
Other versions
TW201830619A (zh
Inventor
Po-Chun Lin
林柏均
Original Assignee
Nanya Technology Corporation
南亞科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Technology Corporation, 南亞科技股份有限公司 filed Critical Nanya Technology Corporation
Publication of TW201830619A publication Critical patent/TW201830619A/zh
Application granted granted Critical
Publication of TWI644406B publication Critical patent/TWI644406B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05611—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1418—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/14183—On contiguous sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1601—Structure
    • H01L2224/16012—Structure relative to the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16104—Disposition relative to the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16137—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H01L2924/35121—Peeling or delaminating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一種半導體結構包含一第一元件以及位於該第一元件上的一凸塊結構。在一些實施例中，該第一元件具有一第一上表面與一第一側，其中該第一上表面與該第一側形成該第一元件的一第一角部。在一些實施例中，該凸塊結構位於該第一上表面上，並且橫向延伸跨過該第一元件的該第一側。該凸塊結構藉由橫向延伸可接觸一橫向相鄰元件的一對應導體，以於該半導體元件與該橫向相鄰元件之間實現一橫向信號路徑，而未使用對應於重佈線層的一重佈線結構。

Description

半導體封裝及其製造方法
本揭露係關於一種半導體封裝及其製造方法，特別關於一種具有在兩個橫向相鄰元件之間實現橫向信號路徑之凸塊結構的半導體封裝及其製造方法。
半導體元件對於許多現代應用而言是重要的。隨著電子技術的進展，半導體元件的尺寸越來越小，而功能越來越大且整合的電路量越來越多。由於半導體元件的尺度微小化，晶片上覆置晶片(chip-on-chip)技術目前廣泛用於製造半導體元件。在此半導體封裝的生產中，實施了許多製造步驟。 因此，微型化規模的半導體元件之製造變得越來越複雜。製造半導體元件的複雜度增加可能造成缺陷，例如電互連不良、產生裂紋、或是組件脫層。據此，半導體元件之結構與製造的修飾有許多挑戰。 上文之「先前技術」說明僅係提供背景技術，並未承認上文之「先前技術」說明揭示本揭露之標的，不構成本揭露之先前技術，且上文之「先前技術」之任何說明均不應作為本案之任一部分。
本揭露的實施例提供一種半導體封裝，包括一第一元件與位於該第一元件上的一凸塊結構。在一些實施例中，該第一元件具有一第一上表面與一第一側，以及該第一上表面與該第一側形成該第一元件的一第一角部。在一些實施例中，該凸塊結構位於該第一上表面上並且橫向延伸跨過該第一元件的該第一側。 在本揭露的一些實施例中，該第一元件包括一第二上表面與一第二側，該第二上表面與該第二側形成該第一元件的一第二角部，以及該凸塊結構位於該第二上表面上並且橫向延伸跨過該第一元件的該第二側。 在本揭露的一些實施例中，該第一上表面與該第二上表面位於不同階層，並且該凸塊結構自該第一元件的該第一上表面垂直延伸至該第二上表面。 在本揭露的一些實施例中，該第一元件包括一缺角部，以及該凸塊結構填充該缺角部。 在本揭露的一些實施例中，該第一側實質垂直於該第一上表面。 在本揭露的一些實施例中，該半導體封裝另包括：與該第一元件橫向相鄰的一第二元件，其中該第二元件包括一第二上表面與一第二側，以及該第二上表面與該第二側形成該第二元件的一第二角部；其中該凸塊結構自該第一元件的該第一上表面橫向延伸至該第二元件的該第二上表面。 在本揭露的一些實施例中，該半導體封裝另包括：環繞該第一元件與該第二元件的一模製件，其中該模製件的一中間部分位於該第一元件與該第二元件之間，以及該凸塊結構橫向延伸跨過該中間部分並且在該第一元件與該第二元件之間實現一橫向信號路徑。 在本揭露的一些實施例中，該第一元件包括一第一缺角部，該第二元件包括一第二缺角部，面對該第一缺角部，以及該凸塊結構填充該第一缺角部與該第二缺角部。 在本揭露的一些實施例中，該第一元件包括一接墊，該凸塊結構位於該接墊上，以及該接墊包括一階梯墊輪廓。 在本揭露的一些實施例中，該凸塊結構包括一階梯凸塊輪廓，面對該接墊的該階梯墊輪廓。 本揭露的另一實施例提供一種半導體封裝的製造方法，包括：提供一第一元件，具有一第一上表面與一第一側，其中該第一上表面與該第一側形成一第一角部；以及形成一凸塊結構於該第一上表面上，其中該凸塊結構橫向延伸跨過該第一元件的該第一側。 在本揭露的一些實施例中，該製造方法包括：在該第一元件中形成一第二上表面與一第二側，其中該第二上表面與該第二側形成該第一元件的一第二角部；以及形成該凸塊結構於該第二上表面上，並且橫向延伸跨過該第一元件的該第二側。 在本揭露的一些實施例中，該第一上表面與該第二上表面形成於不同階層，以及該凸塊結構自該第一元件的該第一上表面垂直延伸至該第二上表面。 在本揭露的一些實施例中，該製造方法包括：在該第一元件中形成一缺角部；以及形成該凸塊結構於該第一上表面上並且填充該缺角部。 在本揭露的一些實施例中，該製造方法另包括：提供與該第一元件橫向相鄰的一第二元件，其中該第二元件包括一第二上表面與一第二側，以及該第二上表面與該第二側形成該第二元件的一第二角部；以及其中該凸塊結構自該第一元件橫向延伸跨過該第二側至該第二元件的該第二上表面。 在本揭露的一些實施例中，該製造方法另包括：形成環繞該第一元件與該第二元件的一模製件，其中該模製件包含一中間部分於該第一元件與該第二元件之間，以及該凸塊結構橫向延伸跨過該中間部分，並且該凸塊結構在該第一元件與該第二元件之間實現一橫向信號路徑。 在本揭露的一些實施例中，該製造方法包括：在該第一元件中形成一第一缺角部，在該第二元件中形成一第二缺角部；其中該第一缺角部面對該第二缺角部，以及該凸塊結構填充該第一缺角部與該第二缺角部。 在本揭露的一些實施例中，該製造方法包括：形成一缺角部於該第一元件中；形成一傳導接墊於該缺角部上；以及形成該凸塊結構於該傳導接墊上並且填充該缺角部。 在本揭露的一些實施例中，該製造方法包括：形成一傳導接墊於該第一元件中，其中該傳導接墊包括一第一階層的一第一傳導層、一第二階層的一第二傳導層、以及電連接該第一傳導層與該第二傳導層的一傳導插塞；形成一缺角部，暴露該傳導接墊；以及形成該凸塊結構於該傳導接墊上並且填充該缺角部。 在本揭露的一些實施例中，該製造方法包括：在該第一元件中形成具有一階梯墊輪廓的一傳導接墊；以及形成該凸塊結構，具有一階梯凸塊輪廓，面對該第一元件之該階梯墊輪廓。 本揭露的實施例提供一種半導體封裝，具有在兩橫向相鄰元件之間實現一橫向信號路徑的一凸塊結構，而未使用一重佈線結構。因此，本揭露的半導體封裝之高度小於具有重佈線結構的半導體封裝之高度。換言之，本揭露的半導體封裝可符合半導體封裝之尺度微小化需求(小尺寸架構)。此外，未使用重佈線結構為降低半導體封裝製造成本的主要因素。 上文已相當廣泛地概述本揭露之技術特徵及優點，俾使下文之本揭露詳細描述得以獲得較佳瞭解。構成本揭露之申請專利範圍標的之其它技術特徵及優點將描述於下文。本揭露所屬技術領域中具有通常知識者應瞭解，可相當容易地利用下文揭示之概念與特定實施例可作為修改或設計其它結構或製程而實現與本揭露相同之目的。本揭露所屬技術領域中具有通常知識者亦應瞭解，這類等效建構無法脫離後附之申請專利範圍所界定之本揭露的精神和範圍。
本揭露之以下說明伴隨併入且組成說明書之一部分的圖式，說明本揭露之實施例，然而本揭露並不受限於該實施例。此外，以下的實施例可適當整合以下實施例以完成另一實施例。 「一實施例」、「實施例」、「例示實施例」、「其他實施例」、「另一實施例」等係指本揭露所描述之實施例可包含特定特徵、結構或是特性，然而並非每一實施例必須包含該特定特徵、結構或是特性。再者，重複使用「在實施例中」一語並非必須指相同實施例，然而可為相同實施例。 本揭露係關於一種具有在兩個橫向相鄰元件之間實現橫向信號路徑之凸塊結構的半導體封裝及其製造方法。為了使得本揭露可被完全理解，以下說明提供詳細的步驟與結構。顯然，本揭露的實施不會限制該技藝中的技術人士已知的特定細節。此外，已知的結構與步驟不再詳述，以免不必要地限制本揭露。本揭露的較佳實施例詳述如下。然而，除了詳細說明之外，本揭露亦可廣泛實施於其他實施例中。本揭露的範圍不限於詳細說明的內容，而是由申請專利範圍定義。 圖1為剖面示意圖，例示本揭露之比較實施例的半導體封裝10。半導體封裝10包含重佈線層11、位於重佈線層11上的半導體晶片13A與半導體晶片13B、囊封重佈線層11上的半導體晶片13A與半導體晶片13B之模製件15、位於重佈線層11上的複數個傳導凸塊17。在一些實施例中，該等傳導凸塊17位於重佈線層11的上側，而半導體晶片13A與半導體晶片13B位於重佈線層11的下側。 在一些實施例中，半導體封裝10藉由重佈線層11中的傳導線11A與該等傳導凸塊17之一實現半導體晶片13A的垂直信號路徑，藉由重佈線層11中的傳導線11B與該等傳導凸塊17之一實現半導體晶片13B的垂直信號路徑，以及在未使用該等傳導凸塊17下，藉由重佈線層11中的傳導線11C實現半導體晶片13A與半導體晶片13B之間的橫向信號路徑。 圖2為剖面示意圖，例示本揭露實施例的半導體封裝100A。在一些實施例中，半導體封裝100A包括半導體元件110A以及位於半導體元件110A上的複數個凸塊結構210A。在一些實施例中，半導體元件110A包含第一上表面111A與第一側113A，以及第一上表面111A與第一側113A形成半導體元件110A的第一角部115A。在一些實施例中，在半導體元件110A之右上邊緣處的凸塊結構210A其中之一沿著側向(圖式中的X方向)橫向延伸跨過半導體元件110A的第一側113A。在一些實施例中，第一側113A實質垂直於第一上表面111A。 在一些實施例中，半導體封裝100A包括半導體基板101與電互連103A；半導體基板101可為矽基板、絕緣體上覆半導體(semiconductor-on-insulator，SOI)基板、或包括半導體材料的任何架構；電互連103A包括介電材料與由例如Ti、Al、Ni、鎳釩(NiV)、Cu或Cu合金所製成的傳導組件。在一些實施例中，半導體封裝100A包含積體電路(IC)或半導體組件，例如電晶體、電容器、電阻器、二極體、光二極體、熔絲、以及類似物，經配置以進行一或多個功能，其中為了清楚說明，本說明中未繪示該IC與半導體組件。 在一些實施例中，半導體封裝100A的電互連103A包括傳導接墊105A，以及凸塊結構210A位於傳導接墊105A上。在一些實施例中，傳導接墊105A由鋁(Al)、銅(Cu)、錫(Sn)、鎳(Ni)、金(Au)、銀(Ag)或其他導電材料製成。 在一些實施例中，半導體元件110A藉由凸塊結構210A之橫向延伸(跨過第一側113A)可接觸橫向相鄰元件的對應導體；如此，在未使用對應於圖1所示之重佈線層11的重佈線結構下，即可實現半導體元件110A與橫向相鄰元件之間的橫向信號路徑。 圖3為剖面示意圖，例示本揭露實施例的半導體封裝100B，以及圖4為圖3之半導體封裝的分解示意圖，說明。圖3所示的半導體封裝100B與圖2所示的半導體封裝100A實質相同，差別在於圖3之半導體元件110B的傳導接墊105B以及位於傳導接墊105B上的凸塊結構210B；其中在圖4中，為了清楚說明，凸塊結構210B自傳導接墊105B上分解。 在圖2中，在右上邊緣處的傳導接墊105A具有實質平面的輪廓(planar profile)；相對地，在圖3中，在右上邊緣處的傳導接墊105B(作為邊緣凸墊)具有階梯墊輪廓，並且在右上處的凸塊結構120B之底部具有階梯凸塊輪廓，面對傳導接墊105B(作為邊緣凸墊)的階梯墊輪廓。在一些實施例中，半導體元件100B包括一缺角部117B暴露邊緣凸墊，並且凸塊結構210B填充該缺角部117B。 參閱圖4，在一些實施例中，半導體元件100B包括第一上表面111B與第一側113B，以及第一上表面111B與第一側113B形成半導體元件110B的第一角部115B；再者，半導體元件100B包括第二上表面121B與第二側123B，以及第二上表面121B與第二側123B形成半導體元件110B的第二角部125B。在一些實施例中，第一側113B實質垂直於第一上表面111B，以及第二側123B實質垂直於第二上表面121B。 在一些實施例中，第一上表面111B與第二上表面121B為沿著垂直方向(圖式中的Z方向)的不同階層(level)，並且凸塊結構210B自第一上表面111B垂直延伸至半導體元件100B的第二上表面121B。在一些實施例中，凸塊結構210B位於第二上表面121B與第一上表面111B上；此外，凸塊結構210B沿著側向(圖式中的X方向)橫向延伸跨過半導體元件100B的第二側123B與第一側113B。 在一些實施例中，在右上邊緣處的凸塊結構210B的橫向延伸(跨過半導體元件110B之第一側113B)可接觸橫向相鄰元件的對應導體；如此，在未使用對應於圖1所示之重佈線層11的重佈線結構下，即可實現半導體元件110B與橫向相鄰元件之間的橫向信號路徑。 圖5為剖面示意圖，例示本揭露實施例的半導體封裝100C。圖5所示的半導體封裝100C與圖3所示之半導體封裝100B實質相同，差別在於半導體元件110C的傳導接墊105C之差異。在圖3中，在右上邊緣處之傳導接墊105B(作為邊緣凸墊)為一體成形物件；相對地，在圖5中，在右上邊緣處之傳導接墊105C(作為邊緣凸墊)係由許多部分1051A、1051B與1051C構成。在一些實施例中，該等部分1051A、1051B與1051C可由不同導體製成。 圖6為剖面示意圖，例示本揭露實施例的半導體封裝100D。在一些實施例中，半導體封裝100D包括：第一半導體元件130A；第二半導體元件130B，與第一半導體元件130A橫向相鄰；模製件140，囊封第一半導體元件130A與第二半導體元件130B；以及在第一半導體元件130A與第二半導體元件130B之間實現橫向信號路徑的凸塊結構210D。在一些實施例中，第一半導體元件130A與第二半導體元件130B可為圖2所示之半導體元件110A。 在一些實施例中，凸塊結構210D自第一半導體元件130A的上表面橫向延伸至第二半導體元件130B的上表面。在一些實施例中，模製件140的中間部分141位於第一半導體元件130A與第二半導體元件130B之間，並且凸塊結構210D橫向延伸跨過模製件140的中間部分141。 在一些實施例中，第一半導體元件130A與第二半導體元件130B為單一晶圓的兩個相鄰晶片。在一些實施例中，第一半導體元件130A與第二半導體元件130B為不同晶圓的兩個晶片。在一些實施例中，半導體封裝100A另包括垂直凸塊結構220A(實現第一半導體元件130A之垂直信號路徑)以及垂直凸塊結構220B(實現第二半導體元件130B之垂直信號路徑)。 在一些實施例中，在未使用對應於圖1所示之重佈線層11的重佈線結構下，凸塊結構210D實現第一半導體元件130A與第二半導體元件130B之間的橫向信號路徑。因此，圖6的半導體封裝100D之高度小於圖1的半導體封裝10之高度。換言之，圖6的半導體封裝100D可符合半導體封裝之尺度微小化需求(小尺寸架構)。省略對應於圖1所示之重佈線層11的重佈線結構為圖6的半導體封裝100D製造成本降低的主要因素。 圖7為剖面示意圖，例示本揭露實施例的半導體封裝100E。在一些實施例中，半導體封裝100E包括：第一半導體元件150A；第二半導體元件150B，與第一半導體元件150A橫向相鄰；囊封第一半導體元件150A與第二半導體元件150B的模製件160；以及在第一半導體元件150A與第二半導體元件150B之間實現橫向信號路徑的凸塊結構210E。在一些實施例中，第一半導體元件150A可為圖3所示的半導體元件110B，以及第二半導體元件150B可為圖5所示的半導體元件110C。 在一些實施例中，凸塊結構210E自第一半導體元件150A的上表面橫向延伸至第二半導體元件150B的上表面。在一些實施例中，模製件160的中間部分161位於第一半導體元件150A與第二半導體元件150B之間，並且凸塊結構210E橫向延伸跨過模製件160的中間部分161。 在一些實施例中，在未使用對應於圖1所示之重佈線層11的重佈線結構下，凸塊結構210E在第一半導體元件150A與第二半導體元件150B之間實現橫向信號路徑。因此，圖7的半導體封裝100E之高度小於圖1的半導體封裝10之高度。換言之，圖7的半導體封裝100E可符合半導體封裝之尺度微小化需求(小尺寸架構)。此外，省略對應於圖1所示之重佈線層11的重佈線結構為圖7的半導體封裝100E製造成本降低的主要因素。 圖8為流程圖，例示本揭露實施例之半導體封裝的製造方法。在一些實施例中，可由圖8的方法300製造半導體封裝。方法300包含一些操作，並且描述與說明不被視為操作順序的限制。方法300包含一些步驟(301、303、305與307)。 在步驟301中，提供半導體元件110A，如圖9所示。在一些實施例中，半導體元件110A包括半導體基板101、具有一些導體1032A的保護層1031A、以及電連接至該等導體1032A的複數個傳導插塞1034A。 在步驟303中，在保護層1031A上形成複數個傳導接墊105A，如圖10所示。在一些實施例中，在右上邊緣處的該等傳導接墊105其中之一作為邊緣凸墊，其具有實質平面的輪廓。在一些實施例中，藉由沉積與蝕刻製程或任何合適的製程，形成該等傳導接墊105A。 在步驟305中，在該等傳導接墊105A上形成複數個凸塊材料(bumping material)，以及圖案化的後保護層106，如圖11所示。在一些實施例中，凸塊材料209A包含無鉛焊料，包含錫、銅以及銀，或是「SAC」組合物，以及具有共同熔點且在電性應用中形成傳導焊料連接的其他共熔物(eutectics)。 在一些實施例中，半導體元件110A為晶圓，並且該晶圓被切割為個別的半導體晶粒。在一些實施例中，經由晶粒切割或單粒化製程而分割晶圓，其中顆粒化工具117(例如機械或雷射鋸)於個別晶片或晶粒之間切割穿過基板。在一些實施例中，雷射鋸使用氬(Ar)為基礎的離子雷射束工具。 在步驟307中，在傳導接墊105A上形成凸塊結構210A，如圖12所示。在一些實施例中，藉由對凸塊材料209A進行熱處理製程(例如紅外線(IR)回焊製程)，形成凸塊結構210A。在一些實施例中，邊緣凸墊上的凸塊結構210A沿著側向(圖式中的X方向)橫向延伸跨過半導體元件110A的第一側113A。 參閱圖13，在其他實施例中，在完成圖11所示製程之後，可將兩個半導體元件橫向配置並且彼此相鄰，而後形成模製件140，以囊封該等半導體元件。之後，進行熱處理製程(例如紅外線(IR)回焊製程)，以形成凸塊結構210D，實現兩個半導體元件之間的橫向信號路徑。在一些實施例中，凸塊結構210D橫向延伸跨過模製件140的中間部分141。 圖14為流程圖，例示本揭露實施例之半導體封裝的製造方法。在一些實施例中，可由圖14的方法400形成半導體封裝。方法400包含一些操作，並且描述與說明不被視為操作順序的限制。方法400包含一些步驟(401、403、405、407與409)。 在步驟401中，提供半導體元件110B，如圖15所示。在一些實施例中，半導體元件110B包括半導體基板101、具有一些導體1032B的保護層1031B、以及電連接至該等導體1032B的複數個傳導插塞1034B。 在步驟403中，在半導體元件110B中形成缺角部117B，如圖16所示。在一些實施例中，藉由對保護層1031B進行微影與蝕刻製程，形成缺角部117B。 在步驟405中，在保護層1031B上形成複數個傳導接墊105B，如圖17所示。在一些實施例中，在右上邊緣處的傳導接墊105B其中之一作為邊緣凸墊，其接近半導體元件110B的邊緣並且具有階梯墊輪廓。在一些實施例中，藉由沉積與蝕刻製程或任何其他合適的製程，形成傳導接墊105B。 在步驟407中，在傳導接墊105B上形成複數個凸塊材料209B，如圖18所示。在一些實施例中，邊緣凸墊上的凸塊結構210B之底部具有階梯凸塊輪廓，面對邊緣凸墊的階梯墊輪廓。在一些實施例中，凸塊材料209B包含無鉛焊料，包含錫、銅以及銀，或是「SAC」組合物，以及具有共同熔點且在電性應用中形成傳導焊料連接的其他共熔物(eutectics)。 在步驟409中，在傳導接墊105B上形成複數個凸塊結構210B，如圖19所示。在一些實施例中，藉由對凸塊材料209B進行熱處理製程(例如紅外線(IR)回焊製程)，形成凸塊結構210B。在一些實施例中，在邊緣凸墊上的凸塊結構210B沿著側向(圖式中的X方向)橫向延伸跨過半導體元件110B的第一側113B。 圖20為流程圖，例示本揭露實施例之半導體封裝的製造方法。在一些實施例中， 可由圖20的方法500形成半導體封裝。方法500包含一些操作，並且描述與說明不被視為操作順序的限制。方法500包含一些步驟(501、503、505、507與509)。 在步驟501中，提供半導體元件110C，如圖21所示。在一些實施例中，半導體元件110C包括半導體基板101、具有一些導體1032C的保護層1031C、以及電連接至該等導體1032C的複數個傳導插塞1034C。 在步驟503中，在保護層1031C上形成複數個傳導接墊1051C，如圖22所示。在一些實施例中，該等傳導接墊1051C其中之一接近半導體元件110C的邊緣；此外，在半導體元件110C之右上部的一傳導接墊1051C、一內部導體1032C與一傳導插塞1034C，形成具有階梯墊輪廓的邊緣凸墊105C。在一些實施例中，藉由沉積與蝕刻製程或任何其他合適的製程，形成傳導接墊1051C。 在步驟505中，在半導體元件110C中形成缺角部117C，如圖23所示。在一些實施例中，藉由對於保護層1031進行微影與蝕刻製程，形成缺角部117C，以暴露在半導體元件110C之右上部的邊緣凸墊105C。 在步驟507中，在邊緣凸墊105C上形成凸塊材料209C，如圖24所示。在一些實施例中，凸塊材料209C包含無鉛焊料，包含錫、銅以及銀，或是「SAC」組合物，以及具有共同熔點且在電性應用中形成傳導焊料連接的其他共熔物(eutectics)。 在步驟509中，在邊緣凸墊105C上形成凸塊結構210C，如圖25所示。在一些實施例中，藉由進對於凸塊材料209C行熱處理製程(例如紅外線(IR)回焊製程)，形成凸塊結構210C。在一些實施例中，凸塊結構210C的底部具有階梯凸塊輪廓，面對邊緣凸墊105C的階梯墊輪廓。在一些實施例中，邊緣凸墊105C上的凸塊結構210C沿著側向(圖式中的X方向)橫向延伸跨過半導體元件110C的第一側113C。 參閱圖26，在其他的實施例中，在完成圖24所示的製程之後，可將兩個半導體元件橫向配置且彼此相鄰，而後形成模製件140，以囊封該兩個半導體元件。在一些實施例中，該兩個半導體元件可為具有圖18之凸塊材料209B的半導體元件，或是具有圖24之凸塊材料209C的半導體元件。之後，進行熱處理製程(例如紅外線(IR)回焊製程)，以形成凸塊結構210E，在該兩個半導體元件之間實現橫向信號路徑。在一些實施例中，凸塊結構210E橫向延伸跨過模製件160的中間部分161，實現兩個橫向相鄰的半導體元件之間的橫向信號路徑。 本揭露的實施例提供一種半導體封裝，具有在兩個橫向相鄰的半導體元件之間實現橫向信號路徑的凸塊結構，並未使用重佈線結構。因此，本揭露的半導體封裝之高度小於具有重佈線結構的半導體封裝之高度。換言之，本揭露的半導體封裝可符合半導體封裝之尺度微小化需求(小尺寸架構)。此外，未使用重佈線結構為半導體封裝製造成本降低的主要因素。 在本揭露的一些實施例中，該半導體封裝包含一第一元件以及位於該第一元件上的一凸塊結構。在一些實施例中，該第一元件具有一第一上表面與一第一側，其中該第一上表面與該第一側形成該第一元件的一第一角部。在一些實施例中，該凸塊結構位於該第一上表面上，並且橫向延伸跨過該第一元件的該第一側。 在本揭露的一些實施例中，該半導體封裝的製造方法包含：提供具有一第一上表面與一第一側的第一元件，其中該第一上表面與該第一側形成一第一角部；以及在該第一上表面上形成一凸塊結構，其中該凸塊結構橫向延伸跨過該第一元件的該第一側。 該凸塊結構的橫向延伸(跨過該半導體元件的該第一側)可接觸橫向相鄰的元件之對應導體，可在未使用對應於該重佈線層的重佈線結構下，在半導體元件與該橫向相鄰元件之間實現一橫向信號路徑。 雖然已詳述本揭露及其優點，然而應理解可進行各種變化、取代與替代而不脫離申請專利範圍所定義之本揭露的精神與範圍。例如，可用不同的方法實施上述的許多製程，並且以其他製程或其組合替代上述的許多製程。 再者，本申請案的範圍並不受限於說明書中所述之製程、機械、製造、物質組成物、手段、方法與步驟之特定實施例。該技藝之技術人士可自本揭露的揭示內容理解可根據本揭露而使用與本文所述之對應實施例具有相同功能或是達到實質相同結果之現存或是未來發展之製程、機械、製造、物質組成物、手段、方法、或步驟。據此，此等製程、機械、製造、物質組成物、手段、方法、或步驟係包含於本申請案之申請專利範圍內。
10‧‧‧半導體封裝
11‧‧‧重佈線層
11A‧‧‧傳導線
11B‧‧‧傳導線
11C‧‧‧傳導線
13A‧‧‧半導體晶片
13B‧‧‧半導體晶片
100A‧‧‧半導體封裝
100B‧‧‧半導體封裝
100C‧‧‧半導體封裝
100D‧‧‧半導體封裝
100E‧‧‧半導體封裝
101‧‧‧半導體基板
103A‧‧‧電互連
105A‧‧‧傳導接墊
105B‧‧‧傳導接墊
105C‧‧‧邊緣凸墊
106‧‧‧後保護層
110A‧‧‧半導體元件
110B‧‧‧半導體元件
110C‧‧‧半導體元件
111A‧‧‧第一上表面
111B‧‧‧第一上表面
113A‧‧‧第一側
113B‧‧‧第一側
113C‧‧‧第一側
115A‧‧‧第一角部
115B‧‧‧第一角部
117‧‧‧單粒化工具
117B‧‧‧缺角部
117C‧‧‧缺角部
121B‧‧‧第二上表面
123B‧‧‧第二側
125B‧‧‧第二角部
130A‧‧‧第一半導體元件
130B‧‧‧第二半導體元件
140‧‧‧模製件
150A‧‧‧第一半導體元件
150B‧‧‧第二半導體元件
160‧‧‧模製件
161‧‧‧中間部分
209A‧‧‧凸塊材料
209B‧‧‧凸塊材料
209C‧‧‧凸塊材料
210A‧‧‧凸塊結構
210B‧‧‧凸塊結構
210C‧‧‧凸塊結構
210D‧‧‧凸塊結構
210E‧‧‧凸塊結構
220A‧‧‧垂直凸塊結構
220B‧‧‧垂直凸塊結構
1031‧‧‧保護層
1031A‧‧‧保護層
1031B‧‧‧保護層
1031C‧‧‧保護層
1032A‧‧‧導體
1032B‧‧‧導體
1032C‧‧‧導體
1034A‧‧‧傳導插塞
1034B‧‧‧傳導插塞
1034C‧‧‧傳導插塞
1051A‧‧‧部分
1051B‧‧‧部分
1051C‧‧‧部分
參閱詳細說明與申請專利範圍結合考量圖式時，可得以更全面了解本申請案之揭示內容，圖式中相同的元件符號係指相同的元件。 圖1為剖面示意圖，例示本揭露之比較實施例的半導體封裝。 圖2為剖面示意圖，例示本揭露實施例的半導體封裝。 圖3為剖面示意圖，例示本揭露實施例的半導體封裝。 圖4為分解示意圖，例示圖3的半導體封裝。 圖5為剖面示意圖，例示本揭露實施例的半導體封裝。 圖6為剖面示意圖，例示本揭露實施例的半導體封裝。 圖7為剖面示意圖，例示本揭露實施例的半導體封裝。 圖8為流程圖，例示本揭露實施例之半導體封裝的製造方法。 圖9至圖13為示意圖，例示本揭露實施例藉由圖8之方法製造半導體封裝的製程。 圖14為流程圖，例示本揭露實施例之半導體封裝的製造方法。 圖15至圖19為示意圖，例示本揭露實施例藉由圖14之方法製造半導體封裝的製程。 圖20為流程圖，例示本揭露實施例之半導體封裝的製造方法。 圖21至圖26為示意圖，例示本揭露實施例藉由圖20之方法製造半導體封裝的製程。

Claims (18)

  1. 一種半導體封裝，包括：一第一元件，具有一第一上表面與一第一側，其中該第一上表面與該第一側形成該第一元件的一第一角部；以及一凸塊結構，位於該第一上表面上，其中該凸塊結構橫向延伸跨過該第一元件的該第一側；其中該第一元件包括一第二上表面與一第二側，該第二上表面與該第二側形成該第一元件的一第二角部，以及該凸塊結構位於該第二上表面上並且橫向延伸跨過該第一元件的該第二側。
  2. 如請求項1所述之半導體封裝，其中該第一上表面與該第二上表面位於不同階層(level)，以及該凸塊結構自該第一元件的該第一上表面垂直延伸至該第二上表面。
  3. 如請求項1所述之半導體封裝，其中該第一元件包括一缺角部，以及該凸塊結構填充該缺角部。
  4. 如請求項1所述之半導體封裝，其中該第一側實質垂直於該第一上表面。
  5. 如請求項1所述之半導體封裝，另包括：一第二元件，橫向相鄰於該第一元件，其中該第二元件包括一第二上表面與一第二側，以及該第二上表面與該第二側形成該第二元件的一第二角部；其中該凸塊結構自該第一元件的該第一上表面橫向延伸至該第二元件的該第二上表面。
  6. 如請求項5所述之半導體封裝，另包括：一模製件，環繞該第一元件與該第二元件，其中該模製件的一中間部分位於該第一元件與該第二元件之間；其中該凸塊結構橫向延伸跨過該中間部分，並且在該第一元件與該第二元件之間實現一橫向信號路徑。
  7. 如請求項5所述之半導體封裝，其中該第一元件包括一第一缺角部，該第二元件包括一第二缺角部，該第二缺角部面對該第一缺角部，以及該凸塊結構填充該第一缺角部與該第二缺角部。
  8. 如請求項1所述之半導體封裝，其中該第一元件包括一接墊，該凸塊結構位於該接墊上，以及該接墊包括一階梯墊輪廓。
  9. 如請求項8所述之半導體封裝，其中該凸塊結構包括一階梯凸塊輪廓，面對該接墊之該階梯墊輪廓。
  10. 一種半導體封裝的製造方法，包括：提供一第一元件，具有一第一上表面與一第一側，其中該第一上表面與該第一側形成一第一角部；形成一凸塊結構於該第一上表面上，其中該凸塊結構橫向延伸跨過該第一元件的該第一側；在該第一元件中形成一第二上表面與一第二側，其中該第二上表面與該第二側形成該第一元件的一第二角部；以及形成該凸塊結構於該第二上表面上，並且橫向延伸跨過該第一元件的該第二側。
  11. 如請求項10所述之製造方法，其中該第一上表面與該第二上表面形成於不同階層(level)，以及該凸塊結構自該第一元件的該第一上表面垂直延伸至該第二上表面。
  12. 如請求項10所述之製造方法，包括：形成一缺角部於該第一元件中；以及形成該凸塊結構於該第一上表面上並且填充該缺角部。
  13. 如請求項10所述之製造方法，另包括：提供與該第一元件橫向相鄰的一第二元件，其中該第二元件包括一第二上表面與一第二側，以及該第二上表面與該第二側形成該第二元件的一第二角部；其中該凸塊結構自該第一元件橫向延伸跨過該第二側至該第二元件的該第二上表面。
  14. 如請求項13所述之製造方法，另包括：形成一模製件，環繞該第一元件與該第二元件，其中該模製件包含一中間部分於該第一元件與該第二元件之間；其中該凸塊結構橫向延伸跨過該中間部分，以及該凸塊結構在該第一元件與該第二元件之間實現一橫向信號路徑。
  15. 如請求項13所述之製造方法，包括：形成一第一缺角部於該第一元件中與一第二缺角部於該第二元件中；其中該第一缺角部面對該第二缺角部，以及該凸塊結構填充該第一缺角部與該第二缺角部。
  16. 如請求項10所述之製造方法，包括：形成一缺角部於該第一元件中；形成一傳導接墊於該缺角部上；以及形成該凸塊結構於該傳導接墊上並且填充該缺角部。
  17. 如請求項10所述之製造方法，包括：形成一傳導接墊於該第一元件中，其中該傳導接墊包括一第一階層的一第一傳導層、一第二階層的一第二傳導層、以及電連接該第一傳導層與該第二傳導層的一傳導插塞；形成一缺角部，暴露該傳導接墊；以及形成該凸塊結構於該傳導接墊上並且填充該缺角部。
  18. 如請求項10所述之製造方法，包括：在該第一元件中形成具有一階梯墊輪廓的一傳導接墊；以及形成該凸塊結構，該凸塊結構具有一階梯凸塊輪廓面對該第一元件的該階梯墊輪廓。
TW106103965A 2017-01-03 2017-02-07 半導體封裝及其製造方法 TWI644406B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/397,044 2017-01-03
US15/397,044 US10192841B2 (en) 2017-01-03 2017-01-03 Semiconductor package and method for preparing the same

Publications (2)

Publication Number Publication Date
TW201830619A TW201830619A (zh) 2018-08-16
TWI644406B true TWI644406B (zh) 2018-12-11

Family

ID=62711944

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106103965A TWI644406B (zh) 2017-01-03 2017-02-07 半導體封裝及其製造方法

Country Status (3)

Country Link
US (2) US10192841B2 (zh)
CN (1) CN108269768B (zh)
TW (1) TWI644406B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109300794B (zh) * 2017-07-25 2021-02-02 中芯国际集成电路制造(上海)有限公司 封装结构及其形成方法
CN111863792B (zh) * 2020-07-28 2022-06-21 南通通富微电子有限公司 一种半导体封装体和芯片封装体
CN111863641B (zh) * 2020-07-28 2022-06-21 南通通富微电子有限公司 一种芯片封装方法
CN114664793B (zh) * 2022-05-24 2022-08-16 威海艾迪科电子科技股份有限公司 一种芯片侧面互连封装结构及其制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060138675A1 (en) * 2003-10-14 2006-06-29 Rinne Glenn A Solder structures for out of plane connections
US20120228750A1 (en) * 2009-11-10 2012-09-13 Rohm Co., Ltd. Semiconductor device and method for manufacturing semiconductor device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3405456B2 (ja) * 2000-09-11 2003-05-12 沖電気工業株式会社 半導体装置，半導体装置の製造方法，スタック型半導体装置及びスタック型半導体装置の製造方法
KR100775931B1 (ko) * 2005-07-12 2007-11-13 김경미 리플로 솔더를 이용한 3차원 칩 적층 방법
JP2008147697A (ja) * 2008-02-04 2008-06-26 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
US8236610B2 (en) * 2009-05-26 2012-08-07 International Business Machines Corporation Forming semiconductor chip connections
CN106206423B (zh) * 2016-09-08 2019-01-04 华进半导体封装先导技术研发中心有限公司 芯片封装侧壁植球工艺
US9935071B1 (en) * 2017-01-19 2018-04-03 Nanya Technology Corporation Semiconductor package with lateral bump structure

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060138675A1 (en) * 2003-10-14 2006-06-29 Rinne Glenn A Solder structures for out of plane connections
US20120228750A1 (en) * 2009-11-10 2012-09-13 Rohm Co., Ltd. Semiconductor device and method for manufacturing semiconductor device

Also Published As

Publication number Publication date
CN108269768A (zh) 2018-07-10
US10535621B2 (en) 2020-01-14
US20190081018A1 (en) 2019-03-14
CN108269768B (zh) 2020-02-11
US20180190607A1 (en) 2018-07-05
US10192841B2 (en) 2019-01-29
TW201830619A (zh) 2018-08-16

Similar Documents

Publication Publication Date Title
US20210020535A1 (en) Wafer-level stack chip package and method of manufacturing the same
TWI721939B (zh) 半導體裝置及形成囊封晶圓級晶片尺寸封裝的方法
TWI651813B (zh) 半導體裝置結構與其形成方法
US9679881B2 (en) Semiconductor device and method of forming cavity adjacent to sensitive region of semiconductor die using wafer-level underfill material
US10211161B2 (en) Semiconductor package structure having a protection layer
TWI644406B (zh) 半導體封裝及其製造方法
KR101605600B1 (ko) 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스
KR20150091932A (ko) 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스
TW201347052A (zh) 形成低輪廓的嵌入式晶圓級球柵陣列模製的雷射封裝之半導體裝置及方法
SG179385A1 (en) Semiconductor device and method of bonding different size semiconductor die at the wafer level
US20130260510A1 (en) 3-D Integrated Circuits and Methods of Forming Thereof
KR20140081858A (ko) 스트레스 완화 구조를 갖는 반도체 기판을 포함하는 패키지 어셈블리
CN108695269B (zh) 半导体装置封装及其制造方法
US9478521B2 (en) Package-on-package Structure
TW201513238A (zh) 半導體裝置和在重組晶圓中控制翹曲之方法
US9935071B1 (en) Semiconductor package with lateral bump structure
CN103065984B (zh) 用于半导体器件的封装方法
US9576888B2 (en) Package on-package joint structure with molding open bumps
KR101504899B1 (ko) 웨이퍼 레벨의 팬 아웃 반도체 패키지 및 이의 제조 방법
KR101761502B1 (ko) 반도체 디바이스 및 그 제조 방법
TWI645524B (zh) 半導體結構及其製造方法
TWI715792B (zh) 半導體裝置及其製造方法
CN111354686A (zh) 电子封装件及其制法暨封装用基板及其制法