CN108258037B - 锗硅异质结双极晶体管及制造方法 - Google Patents

锗硅异质结双极晶体管及制造方法 Download PDF

Info

Publication number
CN108258037B
CN108258037B CN201810024847.1A CN201810024847A CN108258037B CN 108258037 B CN108258037 B CN 108258037B CN 201810024847 A CN201810024847 A CN 201810024847A CN 108258037 B CN108258037 B CN 108258037B
Authority
CN
China
Prior art keywords
region
ion implantation
polycrystalline silicon
layer
type ion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810024847.1A
Other languages
English (en)
Other versions
CN108258037A (zh
Inventor
钱文生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201810024847.1A priority Critical patent/CN108258037B/zh
Publication of CN108258037A publication Critical patent/CN108258037A/zh
Application granted granted Critical
Publication of CN108258037B publication Critical patent/CN108258037B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H01L29/7378—Vertical transistors comprising lattice mismatched active layers, e.g. SiGe strained layer transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66242—Heterojunction transistors [HBT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)

Abstract

本发明公开了一种锗硅异质结双极晶体管，集电区包括整体集电区和局部集电区并和赝埋层接触；基区由形成于集电区表面的P型锗硅外延层组成；发射区由形成于基区上部的N型多晶硅组成且分成底部多晶硅和顶部多晶硅。局部集电区和底部多晶硅的发射区窗口采用相同的光刻图形定义实现局部集电区和底部多晶硅的完全对准；外基区的离子注入前所述发射区窗口介质层被去除，外基区的带倾角的离子注入和底部多晶硅的侧面自对准，使底部多晶硅外被顶部多晶硅覆盖的交叠外基区的掺杂增加从而降低基区电阻。本发明还公开了一种锗硅异质结双极晶体管的制造方法。本发明能同时提高器件的特征频率和最高振荡频率，适用于器件的超高频的应用需求，且工艺成本低。

Description

锗硅异质结双极晶体管及制造方法
技术领域
本发明涉及半导体集成电路制造领域，特别是涉及一种锗硅(SiGe)异质结双极晶体管(HBT)；本发明还涉及一种锗硅异质结双极晶体管的制造方法。
背景技术
超高频的射频应用要求改善锗硅异质结双极晶体管(SiGe HBT)的特征频率(Ft)和最高振荡频率(Fmax)。特征频率也称为截止频率，是电流增益为1时的频率；最高振荡频率为功率增益为1时的频率。
全自对准SiGe HBT制作工艺能够获得很高的特征频率和最高振荡频率，但制作工艺复杂，而且需要选择性SiGe外延工艺。
如图1所示，是现有锗硅异质结双极晶体管结构示意图；图1所示的器件为准自对准SiGe HBT，现有锗硅异质结双极晶体管形成于P型硅衬底101上，有源区由场氧化层103隔离，包括：
集电区，包括整体集电区104和局部集电区105，所述整体集电区104由形成于整个所述有源区中的第一N型离子注入区组成，也称为大集电区；在所述第一N型离子注入区的局部区域中叠加有第二N型离子注入区且由所述第二N型离子注入区和所述第一N型离子注入区叠加形成所述局部集电区105。
赝埋层102，由形成于所述有源区两侧的场氧化层103底部的重掺杂的第三N型离子注入区组成，所述赝埋层102和所述整体集电区104以及所述局部集电区105接触；在所述赝埋层102顶部形成有穿过所述场氧化层103的深孔接触，通过所述深孔接触将所述集电区连接到由正面金属层组成的集电极。
基区106，由形成于所述集电区表面并延伸到所述集电区两侧的所述场氧化层103表面的P型锗硅外延层组成，包括一本征基区和一外基区。
发射区109，由形成于所述基区106上部的N型多晶硅组成，且所述发射区109的N型多晶硅分成底部多晶硅和顶部多晶硅，所述底部多晶硅的位置由发射区窗口定义，所述发射区窗口由发射区窗口介质层光刻刻蚀后形成；所述顶部多晶硅叠加在所述底部多晶硅的顶部且会延伸到所述底部多晶硅的两侧的发射区窗口介质层表面。通常，发射区窗口介质层由氧化层107和氮化层108叠加而成。
和所述底部多晶硅相接触的所述基区106组成所述本征基区，所述本征基区外的所述基区106组成所述外基区。
在发射区109的侧面形成由侧墙如氧化硅侧墙，在基区106的侧面也形成有侧墙。
在发射区109和外基区的表面形成有金属硅化物110。
层间膜111覆盖在整个器件的表面，在发射区109的顶部和外基区的顶部分别形成有对应的穿过层间膜111的接触孔112。在赝埋层102的顶部形成有同时穿过层间膜111和场氧化层103的深孔接触113。正面金属层114图形化后形成器件的发射极、基极和集电极，发射极通过对应的接触孔112连接发射区109，基极通过对应的接触孔112连接对应的外基区，集电极通过深孔接触113连接赝埋层。
和全自对准SiGe HBT不同，图1所示的结构为准自对准SiGe HBT，这种结构工艺会简单一点，但是有如下缺点：
发射区109的刻蚀是非自对准的，这样会使得发射区109和外基区之间具有较大的交叠区，也即图1中的虚线圈201所示区域的尺寸较大。而由于外基区的离子注入都是以发射区109的侧面和底部的发射区窗口介质层的侧面为自对准条件进行注入形成的，故会使得虚线圈201所示区域的外基区的掺杂浓度不高，串联电阻即基区的串联电阻较大，抑制了Fmax的提升。
同时，由图1所示可知，局部集电区105和发射区109的底部多晶硅之间也是非自对准，这样，为使局部集电区105和发射区109对齐，不能将局部集电区105的宽度w102做到小于发射区109的底部多晶硅的宽度w101，也即宽度w102要大于宽度w101，使得局部集电区105能从底部覆盖发射区109的底部多晶硅。局部集电区105的尺寸增加，增大了集电区电容，不利于Ft的增大。
发明内容
本发明所要解决的技术问题是提供一种锗硅异质结双极晶体管，能同时提高器件的特征频率和最高振荡频率，适用于器件的超高频的应用需求，且工艺成本低。为此，本发明还要提供一种锗硅异质结双极晶体管的制造方法。
为解决上述技术问题，本发明提供的锗硅异质结双极晶体管形成于P型硅衬底上，有源区由场氧化层隔离，其特征在于，所述锗硅异质结双极晶体管包括：
集电区，包括整体集电区和局部集电区，所述整体集电区由形成于整个所述有源区中的第一N型离子注入区组成；在所述第一N型离子注入区的局部区域中叠加有第二N型离子注入区且由所述第二N型离子注入区和所述第一N型离子注入区叠加形成所述局部集电区。
赝埋层，由形成于所述有源区两侧的场氧化层底部的重掺杂的第三N型离子注入区组成，所述赝埋层和所述整体集电区以及所述局部集电区接触；在所述赝埋层顶部形成有穿过所述场氧化层的深孔接触，通过所述深孔接触将所述集电区连接到由正面金属层组成的集电极。
基区，由形成于所述集电区表面并延伸到所述集电区两侧的所述场氧化层表面的P型锗硅外延层组成，包括一本征基区和一外基区。
发射区，由形成于所述基区上部的N型多晶硅组成，且所述发射区的N型多晶硅分成底部多晶硅和顶部多晶硅，所述底部多晶硅的位置由发射区窗口定义，所述发射区窗口由发射区窗口介质层光刻刻蚀后形成；所述顶部多晶硅叠加在所述底部多晶硅的顶部且会延伸到所述底部多晶硅的两侧，使得所述顶部多晶硅的宽度大于所述底部多晶硅的宽度。
和所述底部多晶硅相接触的所述基区组成所述本征基区，所述本征基区外的所述基区组成所述外基区。
所述底部多晶硅的宽度小于所述有源区的宽度，所述第二离子注入区和所述发射区窗口之间采用相同的光刻图形定义，使得所述底部多晶硅和所述局部集电区之间呈完全对准的结构，从而使所述局部集电区具有尺寸做到最小从而能降低集电区电容的结构。
所述发射区窗口介质层在所述顶部多晶硅刻蚀完成后被去除，所述外基区的掺杂杂质包括由第一P型离子注入区和第二P型离子注入区的叠加杂质，所述第一P型离子注入区采用带倾角的离子注入形成并和所述底部多晶硅的侧面自对准；所述第二P型离子注入采用垂直的离子注入形成并和所述顶部多晶硅的侧面自对准；令横向上位于所述底部多晶硅外且被所述顶部多晶硅覆盖的所述外基区为交叠外基区，和所述底部多晶硅自对准的所述第一P型离子注入区会进入到所述交叠外基区中从而降低基区电阻。
进一步的改进是，所述场氧化层为浅沟槽隔离场氧化层。
所述赝埋层是在所述场氧化层是在浅沟槽形成之后以及氧化层填充之前通过离子注入形成于所述浅沟槽的底部表面。
所述整体集电区是在所述场氧化层是在浅沟槽形成之后以及氧化层填充之前通过离子注入形成于所述有源区中。
进一步的改进是，所述发射区窗口介质层由第一氧化层和第二氮化层叠加形成。
进一步的改进是，所述第一氧化层为掺硼硅玻璃，所述外基区的掺杂杂质还包括由所述掺硼硅玻璃的硼扩散形成的杂质。
进一步的改进是，所述掺硼硅玻璃的硼浓度为10％以上。
进一步的改进是，所述第一P型离子注入区的离子注入的注入杂质为硼，注入能量为1Kev～10Kev，注入剂量为1e15cm-2～5e15cm-2，注入角度为30度～60度。
所述第二P型离子注入区的离子注入的注入杂质为硼，注入能量为1Kev～10Kev，注入剂量为1e15cm-2～5e15cm-2。
进一步的改进是，在所述外基区的第一P型离子注入区和第二P型离子注入区形成之后，在所述发射区的所述底部多晶硅和所述顶部多晶硅的侧面以及所述基区的侧面都形成有氧化硅侧墙，其中所述底部多晶硅侧面的氧化硅侧墙会将所述交叠外基区的顶部区域完全填充。
进一步的改进是，所述发射区和所述外基区的表面都覆盖有金属硅化物。
所述发射区的顶部形成有接触孔并通过接触孔连接到由正面金属层组成的发射极；在所述外基区的顶部形成有接触孔并通过接触孔连接到由正面金属层组成的基极。
为解决上述技术问题，本发明提供的锗硅异质结双极晶体管的制造方法包括如下步骤：
步骤一、在P型硅衬底上形成浅沟槽，所述浅沟槽所围区域组成有源区。
步骤二、进行N型重掺杂的离子注入在所述有源区两侧的所述浅沟槽的底部表面形成由第三N型离子注入区组成的赝埋层。
步骤三、进行N型离子注入在整个所述有源区中形成由第一N型离子注入区组成的整体集电区。
步骤四、在所述浅沟槽中填充氧化层形成场氧化层。
步骤五、形成基区，在所述硅衬底上进行P型锗硅外延层生长并对所述P型锗硅外延层进行光刻刻蚀形成所述基区；所述基区形成于所述集电区表面并延伸到所述集电区两侧的所述场氧化层表面。
步骤六、形成发射区窗口介质层，对所述发射区窗口介质层进行第一次光刻刻蚀使所述发射区窗口介质层仅覆盖在所述基区的正面和侧面。
步骤七、进行第二光刻形成将发射区窗口区域打开的第一光刻胶图形。
步骤八、以所述第一光刻胶图形为掩膜进行N型离子注入在所述第一N型离子注入区的局部区域中形成第二N型离子注入区由所述第二N型离子注入区和所述第一N型离子注入区叠加形成局部集电区；所述赝埋层和所述整体集电区以及所述局部集电区接触。
步骤九、以所述第一光刻胶图形为掩膜对所述发射区窗口介质层进行刻蚀形成发射区窗口。
步骤十、淀积N型多晶硅并对所述N型多晶硅进行光刻刻蚀形成发射区，所述发射区位于所述基区上部且分成底部多晶硅和顶部多晶硅，所述底部多晶硅的位置由发射区窗口定义；所述顶部多晶硅叠加在所述底部多晶硅的顶部且会延伸到所述底部多晶硅的两侧，使得所述顶部多晶硅的宽度大于所述底部多晶硅的宽度；所述底部多晶硅的宽度小于所述有源区的宽度，所述第二离子注入区和所述发射区窗口之间采用相同的所述第一光刻胶图形定义，使得所述底部多晶硅和所述局部集电区之间呈完全对准的结构，从而使所述局部集电区具有尺寸做到最小从而能降低集电区电容的结构。
步骤十一、去除所述发射区窗口介质层；之后，进行带倾角的离子注入形成和所述底部多晶硅的侧面自对准的第一P型离子注入区；进行垂直的离子注入形成和所述顶部多晶硅的侧面自对准的第二P型离子注入区；由所述第一P型离子注入区和所述第二P型离子注入区的叠加杂质作为所述外基区的掺杂的组成部分；令横向上位于所述底部多晶硅外且被所述顶部多晶硅覆盖的所述外基区为交叠外基区，和所述底部多晶硅自对准的所述第一P型离子注入区会进入到所述交叠外基区中从而降低基区电阻。
进一步的改进是，在形成所述浅沟槽的过程中采用了硬质掩膜层，首先在所述P型硅衬底表面形成所述硬质掩膜层，之后采用光刻刻蚀工艺将所述浅沟槽形成区域的所述硬质掩膜层打开，之后以所述硬质掩膜层为掩膜对所述P型硅衬底进行刻蚀形成所述沟槽。
进一步的改进是，在进行步骤二的所述赝埋层的离子注入之前还包括在所述有源区的侧面和顶部表面形成保护层的步骤，所述保护层对所述有源区进行保护使所述赝埋层的离子注入不影响所述有源区的掺杂。
所述保护层在进行步骤三的所述整体集电区的N型离子注入之前去除。
进一步的改进是，所述发射区窗口介质层由第一氧化层和第二氮化层叠加形成；所述第一氧化层为掺硼硅玻璃，步骤九形成所述发射区窗口之后还包括将所述第一氧化层的硼杂质扩散到所述外基区中的步骤，使所述外基区的掺杂杂质还包括由所述掺硼硅玻璃的硼扩散形成的杂质。
进一步的改进是，所述掺硼硅玻璃的硼浓度为10％以上；
进一步的改进是，还包括步骤：
步骤十二、采用氧化硅淀积和刻蚀工艺同时在所述发射区的所述底部多晶硅和所述顶部多晶硅的侧面以及所述基区的侧面形成氧化硅侧墙，其中所述底部多晶硅侧面的氧化硅侧墙会将所述交叠外基区的顶部区域完全填充。
步骤十三、在所述发射区表面以及所述外基区表面形成金属硅化物；形成层间膜，穿过所述层间膜的接触孔，穿过所述层间膜和所述场氧化层的深孔接触，正面金属层；对所述正面金属层进行图形化形成发射极、基极和集电极；所述发射极通过接触孔和所述发射区的所述顶部多晶硅接触，所述基极通过接触孔和所述外基区接触，所述集电极通过深孔接触和所述赝埋层接触。
进一步的改进是，步骤十一中，所述第一P型离子注入区的离子注入的注入杂质为硼，注入能量为1Kev～10Kev，注入剂量为1e15cm-2～5e15cm-2，注入角度为30度～60度。
步骤十一中，所述第二P型离子注入区的离子注入的注入杂质为硼，注入能量为1Kev～10Kev，注入剂量为1e15cm-2～5e15cm-2。
本发明的发射区采用非自对准刻蚀形成，具有较低的工艺成本。同时本发明结合发射区的底部多晶硅和顶部多晶硅以及定义底部多晶硅的发射区窗口的结构特征，将局部集电区的离子注入区即第二离子注入区和发射区窗口采用相同的光刻图形定义，所以本发明能实现底部多晶硅和局部集电区之间呈完全对准的结构，从而能使局部集电区具有尺寸做到最小从而能降低局部集电区电容并进而降低整个集电区电容。
另外，本发明还在发射区的多晶硅刻蚀完成之后，形成完全去除发射区窗口介质层的结构，这样会使得发射区的顶部多晶硅和底部多晶硅的侧面能完全暴露出来，这样采用带倾角的离子注入和垂直的离子注入能够实现外基区和发射区之间的自对准，其中带倾角的离子注入形成的第一P型离子注入区能和底部多晶硅自对准，垂直的离子注入形成的第二P型离子注入区能和顶部多晶硅自对准，和底部多晶硅自对准的第一P型离子注入区会进入到交叠外基区中从而降低基区电阻。
由上可知，本发明能采用较低的工艺成本同时实现降低器件的集电区电容和降低基区的电阻，较低的基区电阻能提高器件的最高振荡频率，而较低的集电区电容则能同时降低器件的特征频率和最高振荡频率，从而有利用器件的在超高频的射频中的应用。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明:
图1是现有锗硅异质结双极晶体管结构示意图；
图2是本发明实施例锗硅异质结双极晶体管结构示意图；
图3A-图3O是本发明实施例制造方法各步骤中的锗硅异质结双极晶体管结构示意图。
具体实施方式
如图2所示，是本发明实施例锗硅异质结双极晶体管结构示意图；本发明实施例锗硅异质结双极晶体管形成于P型硅衬底1上，有源区由场氧化层4隔离，其特征在于，所述锗硅异质结双极晶体管包括：
集电区，包括整体集电区3和局部集电区6，所述整体集电区3由形成于整个所述有源区中的第一N型离子注入区组成；在所述第一N型离子注入区的局部区域中叠加有第二N型离子注入区且由所述第二N型离子注入区和所述第一N型离子注入区叠加形成所述局部集电区6。
赝埋层2，由形成于所述有源区两侧的场氧化层4底部的重掺杂的第三N型离子注入区组成，所述赝埋层2和所述整体集电区3以及所述局部集电区6接触；在所述赝埋层2顶部形成有穿过所述场氧化层4的深孔接触12，通过所述深孔接触12将所述集电区连接到由正面金属层13组成的集电极。
基区5，由形成于所述集电区表面并延伸到所述集电区两侧的所述场氧化层4表面的P型锗硅外延层组成，包括一本征基区5和一外基区5。
发射区7，由形成于所述基区5上部的N型多晶硅组成，且所述发射区7的N型多晶硅分成底部多晶硅7a和顶部多晶硅7b，所述底部多晶硅7a的位置由发射区窗口定义，所述发射区窗口由发射区窗口介质层光刻刻蚀后形成；所述顶部多晶硅7b叠加在所述底部多晶硅7a的顶部且会延伸到所述底部多晶硅7a的两侧，使得所述顶部多晶硅7b的宽度大于所述底部多晶硅7a的宽度。
和所述底部多晶硅7a相接触的所述基区5组成所述本征基区5，所述本征基区5外的所述基区5组成所述外基区5。
所述底部多晶硅7a的宽度小于所述有源区的宽度，所述第二离子注入区和所述发射区窗口之间采用相同的光刻图形定义，使得所述底部多晶硅7a和所述局部集电区6之间呈完全对准的结构，从而使所述局部集电区6具有尺寸即横向尺寸做到最小从而能降低集电区电容的结构。
所述发射区窗口介质层在所述顶部多晶硅7b刻蚀完成后被去除，所述外基区5的掺杂杂质包括由第一P型离子注入区和第二P型离子注入区的叠加杂质，所述第一P型离子注入区采用带倾角的离子注入形成并和所述底部多晶硅7a的侧面自对准；所述第二P型离子注入采用垂直的离子注入形成并和所述顶部多晶硅7b的侧面自对准；令横向上位于所述底部多晶硅7a外且被所述顶部多晶硅7b覆盖的所述外基区5为交叠外基区，和所述底部多晶硅7a自对准的所述第一P型离子注入区会进入到所述交叠外基区中从而降低基区电阻。
本发明实施例器件中，所述场氧化层4为浅沟槽隔离场氧化层4。
所述赝埋层2是在所述场氧化层4是在浅沟槽形成之后以及氧化层填充之前通过离子注入形成于所述浅沟槽的底部表面。
所述整体集电区3是在所述场氧化层4是在浅沟槽形成之后以及氧化层填充之前通过离子注入形成于所述有源区中。
所述发射区窗口介质层由第一氧化层和第二氮化层叠加形成。所述第一氧化层为掺硼硅玻璃，所述外基区5的掺杂杂质还包括由所述掺硼硅玻璃的硼扩散形成的杂质。所述掺硼硅玻璃的硼浓度为10％以上，这样能够进一步的增加外基区5的掺杂，降低基区电阻。
较佳为，所述第一P型离子注入区的离子注入的注入杂质为硼，注入能量为1Kev～10Kev，注入剂量为1e15cm-2～5e15cm-2，注入角度为30度～60度。
所述第二P型离子注入区的离子注入的注入杂质为硼，注入能量为1Kev～10Kev，注入剂量为1e15cm-2～5e15cm-2。
在所述外基区5的第一P型离子注入区和第二P型离子注入区形成之后，在所述发射区7的所述底部多晶硅7a和所述顶部多晶硅7b的侧面以及所述基区5的侧面都形成有氧化硅侧墙8，其中所述底部多晶硅7a侧面的氧化硅侧墙8会将所述交叠外基区的顶部区域完全填充。
所述发射区7和所述外基区5的表面都覆盖有金属硅化物9。
所述发射区7的顶部形成有接触孔11并通过接触孔11连接到由正面金属层13组成的发射极；在所述外基区5的顶部形成有接触孔11并通过接触孔11连接到由正面金属层13组成的基极。接触孔11仅穿过层间膜10，深孔接触12会同时穿过所述层间膜10和所述场氧化层4。
由图2所示可知，局部集电区6和所述底部多晶硅7a实现了自对准，所述第一P型离子注入区也和所述底部多晶硅7a的侧面实现了自对准；局部集电区6和所述底部多晶硅7a的自对准能使所述局部集电区6的宽度最好能够做到和所述底部多晶硅7a的宽度一致，也即能将所述局部集电区6的横向尺寸缩小到最小从而能降低集电区电容的结构；而，所述第一P型离子注入区也和所述底部多晶硅7a的侧面实现了自对准则能够提高交叠区外基区的掺杂浓度，从而能降低器件的基区电阻。较低的基区电阻能提高器件的最高振荡频率，而较低的集电区电容则能同时降低器件的特征频率和最高振荡频率，从而有利用器件的在超高频的射频中的应用。
如图3A至图3O所示，是本发明实施例制造方法各步骤中的锗硅异质结双极晶体管结构示意图，本发明实施例锗硅异质结双极晶体管的制造方法包括如下步骤：
步骤一、如图3A所示，在P型硅衬底1上形成浅沟槽，所述浅沟槽所围区域组成有源区。
较佳为，在形成所述浅沟槽的过程中采用了硬质掩膜层，首先在所述P型硅衬底1表面形成所述硬质掩膜层，之后采用光刻刻蚀工艺将所述浅沟槽形成区域的所述硬质掩膜层打开，之后以所述硬质掩膜层为掩膜对所述P型硅衬底1进行刻蚀形成所述沟槽。图3A中所述硬质掩膜层由氧化层301和氮化层302叠加而成。
步骤二、如图3B所示，进行N型重掺杂的离子注入在所述有源区两侧的所述浅沟槽的底部表面形成由第三N型离子注入区组成的赝埋层2。N型重掺杂的离子注入如标记304所示。
较佳为，在进行步骤二的所述赝埋层2的离子注入之前还包括在所述有源区的侧面和顶部表面形成保护层303的步骤，所述保护层303对所述有源区进行保护使所述赝埋层2的离子注入不影响所述有源区的掺杂。
如图3C所示，所述保护层在进行步骤三的所述整体集电区3的N型离子注入之前去除。
步骤三、如图3C所示，进行如标记305所示N型离子注入在整个所述有源区中形成由第一N型离子注入区组成的整体集电区3。
步骤四、如图3D所示，在所述浅沟槽中填充氧化层形成场氧化层4。通常，所述场氧化层4还会延伸到所述浅沟槽外，在所述场氧化层4生成之后还需要进行化学机械研磨(CMP)工艺将所述浅沟槽外的所述场氧化层4去除以及将所述浅沟槽内的所述场氧化层4和所述浅沟槽外的表面相平，所述浅沟槽外的所述硬质掩膜层也被去除。
步骤五、如图3E所示，形成基区5，在所述硅衬底1上进行P型锗硅外延层5A生长。之后，采用光刻形成光刻胶图形306定义区所述基区5的形成区域；如图3F所示，之后再以所述光刻胶图形306为掩膜对所述P型锗硅外延层5A进行光刻刻蚀形成所述基区5；所述基区5形成于所述集电区表面并延伸到所述集电区两侧的所述场氧化层4表面。
步骤六、如图3F所示，形成发射区窗口介质层。如图3G所示，对所述发射区窗口介质层进行第一次光刻形成光刻胶图形309，以光刻胶图形309为掩膜对所述发射区窗口介质层进行刻蚀使所述发射区窗口介质层仅覆盖在所述基区5的正面和侧面。
本发明实施例方法中，所述发射区窗口介质层由第一氧化层307和第二氮化层308叠加形成；所述第一氧化层307为掺硼硅玻璃。后续的步骤九形成所述发射区窗口之后还包括将所述第一氧化层307的硼杂质扩散到所述外基区5中的步骤，使所述外基区5的掺杂杂质还包括由所述掺硼硅玻璃的硼扩散形成的杂质。能通过热退火的方法将所述第一氧化层307的硼杂质扩散到所述外基区5中。
较佳为，所述掺硼硅玻璃的硼浓度为10％以上；
步骤七、如图3H所示，进行第二光刻形成将发射区窗口区域打开的第一光刻胶图形310。
步骤八、如图3H所示，以所述第一光刻胶图形310为掩膜进行标记311所示的N型离子注入在所述第一N型离子注入区的局部区域中形成第二N型离子注入区由所述第二N型离子注入区和所述第一N型离子注入区叠加形成局部集电区6；所述赝埋层2和所述整体集电区3以及所述局部集电区6接触。
步骤九、如图3I所示，以所述第一光刻胶图形310为掩膜对所述发射区窗口介质层进行刻蚀形成发射区窗口，发射区窗口区域如虚线圈312所示。
之后去除所述第一光刻胶图形310。
步骤十、如图3J所示，淀积N型多晶硅313，N型多晶硅313在淀积完成后还采用标记314所示的N型离子注入进行掺杂。
如图3K所示，对所述N型多晶硅313进行光刻刻蚀形成发射区7，所述发射区7位于所述基区5上部且分成底部多晶硅7a和顶部多晶硅7b，所述底部多晶硅7a的位置由发射区窗口定义；所述顶部多晶硅7b叠加在所述底部多晶硅7a的顶部且会延伸到所述底部多晶硅7a的两侧，使得所述顶部多晶硅7b的宽度大于所述底部多晶硅7a的宽度；所述底部多晶硅7a的宽度小于所述有源区的宽度，所述第二离子注入区和所述发射区窗口之间采用相同的所述第一光刻胶图形310定义，使得所述底部多晶硅7a和所述局部集电区6之间呈完全对准的结构，从而使所述局部集电区6具有尺寸做到最小从而能降低集电区电容的结构。
步骤十一、如图3L所示，去除所述发射区窗口介质层；之后，进行如标记315所示的带倾角的离子注入形成和所述底部多晶硅7a的侧面自对准的第一P型离子注入区；如图3M所示，进行如标记317所示的垂直的离子注入形成和所述顶部多晶硅7b的侧面自对准的第二P型离子注入区；由所述第一P型离子注入区和所述第二P型离子注入区的叠加杂质作为所述外基区5的掺杂的组成部分；令横向上位于所述底部多晶硅7a外且被所述顶部多晶硅7b覆盖的所述外基区5为交叠外基区，交叠外基区的位置如虚线框316所示。和所述底部多晶硅7a自对准的所述第一P型离子注入区会进入到所述交叠外基区中从而降低基区电阻。
较佳为，所述第一P型离子注入区的离子注入的注入杂质为硼，注入能量为1Kev～10Kev，注入剂量为1e15cm-2～5e15cm-2，注入角度为30度～60度。
所述第二P型离子注入区的离子注入的注入杂质为硼，注入能量为1Kev～10Kev，注入剂量为1e15cm-2～5e15cm-2。
步骤十二、如图3N所示，采用氧化硅淀积和刻蚀工艺同时在所述发射区7的所述底部多晶硅7a和所述顶部多晶硅7b的侧面以及所述基区5的侧面形成氧化硅侧墙8，其中所述底部多晶硅7a侧面的氧化硅侧墙8会将所述交叠外基区的顶部区域完全填充。
步骤十三、如图3O所示，在所述发射区7表面以及所述外基区5表面形成金属硅化物9。
如图2所示，形成层间膜10，穿过所述层间膜10的接触孔11，穿过所述层间膜10和所述场氧化层4的深孔接触12，正面金属层13；对所述正面金属层13进行图形化形成发射极、基极和集电极；所述发射极通过接触孔11和所述发射区7的所述顶部多晶硅7b接触，所述基极通过接触孔11和所述外基区5接触，所述集电极通过深孔接触12和所述赝埋层2接触。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (15)

1.一种锗硅异质结双极晶体管，形成于P型硅衬底上，有源区由场氧化层隔离，其特征在于，所述锗硅异质结双极晶体管包括：
集电区，包括整体集电区和局部集电区，所述整体集电区由形成于整个所述有源区中的第一N型离子注入区组成；在所述第一N型离子注入区的局部区域中叠加有第二N型离子注入区且由所述第二N型离子注入区和所述第一N型离子注入区叠加形成所述局部集电区；
赝埋层，由形成于所述有源区两侧的场氧化层底部的重掺杂的第三N型离子注入区组成，所述赝埋层和所述整体集电区以及所述局部集电区接触；在所述赝埋层顶部形成有穿过所述场氧化层的深孔接触，通过所述深孔接触将所述集电区连接到由正面金属层组成的集电极；
基区，由形成于所述集电区表面并延伸到所述集电区两侧的所述场氧化层表面的P型锗硅外延层组成，包括一本征基区和一外基区；
发射区，由形成于所述基区上部的N型多晶硅组成，且所述发射区的N型多晶硅分成底部多晶硅和顶部多晶硅，所述底部多晶硅的位置由发射区窗口定义，所述发射区窗口由发射区窗口介质层光刻刻蚀后形成；所述顶部多晶硅叠加在所述底部多晶硅的顶部且会延伸到所述底部多晶硅的两侧，使得所述顶部多晶硅的宽度大于所述底部多晶硅的宽度；
和所述底部多晶硅相接触的所述基区组成所述本征基区，所述本征基区外的所述基区组成所述外基区；
所述底部多晶硅的宽度小于所述有源区的宽度，所述第二离子注入区和所述发射区窗口之间采用相同的光刻图形定义，使得所述底部多晶硅和所述局部集电区之间呈完全对准的结构，从而使所述局部集电区具有尺寸做到最小从而能降低集电区电容的结构；
所述发射区窗口介质层在所述顶部多晶硅刻蚀完成后被去除，所述外基区的掺杂杂质包括由第一P型离子注入区和第二P型离子注入区的叠加杂质，所述第一P型离子注入区在所述发射区窗口介质层去除之后形成，所述第一P型离子注入区采用带倾角的离子注入形成并和所述底部多晶硅的侧面自对准；所述第二P型离子注入采用垂直的离子注入形成并和所述顶部多晶硅的侧面自对准；令横向上位于所述底部多晶硅外且被所述顶部多晶硅覆盖的所述外基区为交叠外基区，和所述底部多晶硅自对准的所述第一P型离子注入区会进入到所述交叠外基区中从而降低基区电阻。
2.如权利要求1所述锗硅异质结双极晶体管，其特征在于：所述场氧化层为浅沟槽隔离场氧化层；
所述赝埋层是在所述场氧化层的浅沟槽形成之后以及氧化层填充之前通过离子注入形成于所述浅沟槽的底部表面；
所述整体集电区是在所述场氧化层的浅沟槽形成之后以及氧化层填充之前通过离子注入形成于所述有源区中。
3.如权利要求1所述锗硅异质结双极晶体管，其特征在于：所述发射区窗口介质层由第一氧化层和第二氮化层叠加形成。
4.如权利要求3所述锗硅异质结双极晶体管，其特征在于：所述第一氧化层为掺硼硅玻璃，所述外基区的掺杂杂质还包括由所述掺硼硅玻璃的硼扩散形成的杂质。
5.如权利要求4所述锗硅异质结双极晶体管，其特征在于：所述掺硼硅玻璃的硼浓度为10%以上。
6.如权利要求1或5所述锗硅异质结双极晶体管，其特征在于：
所述第一P型离子注入区的离子注入的注入杂质为硼，注入能量为1Kev～10Kev，注入剂量为1e15cm-2～5e15cm-2，注入角度为30度～60度；
所述第二P型离子注入区的离子注入的注入杂质为硼，注入能量为1Kev～10Kev，注入剂量为1e15cm-2～5e15cm-2。
7.如权利要求1所述锗硅异质结双极晶体管，其特征在于：在所述外基区的第一P型离子注入区和第二P型离子注入区形成之后，在所述发射区的所述底部多晶硅和所述顶部多晶硅的侧面以及所述基区的侧面都形成有氧化硅侧墙，其中所述底部多晶硅侧面的氧化硅侧墙会将所述交叠外基区的顶部区域完全填充。
8.如权利要求1所述锗硅异质结双极晶体管，其特征在于：所述发射区和所述外基区的表面都覆盖有金属硅化物；
所述发射区的顶部形成有接触孔并通过接触孔连接到由正面金属层组成的发射极；在所述外基区的顶部形成有接触孔并通过接触孔连接到由正面金属层组成的基极。
9.一种锗硅异质结双极晶体管的制造方法，其特征在于，包括如下步骤：
步骤一、在P型硅衬底上形成浅沟槽，所述浅沟槽所围区域组成有源区；
步骤二、进行N型重掺杂的离子注入在所述有源区两侧的所述浅沟槽的底部表面形成由第三N型离子注入区组成的赝埋层；
步骤三、进行N型离子注入在整个所述有源区中形成由第一N型离子注入区组成的整体集电区；
步骤四、在所述浅沟槽中填充氧化层形成场氧化层；
步骤五、形成基区，在所述硅衬底上进行P型锗硅外延层生长并对所述P型锗硅外延层进行光刻刻蚀形成所述基区；所述基区形成于所述集电区表面并延伸到所述集电区两侧的所述场氧化层表面；
步骤六、形成发射区窗口介质层，对所述发射区窗口介质层进行第一次光刻刻蚀使所述发射区窗口介质层仅覆盖在所述基区的正面和侧面；
步骤七、进行第二光刻形成将发射区窗口区域打开的第一光刻胶图形；
步骤八、以所述第一光刻胶图形为掩膜进行N型离子注入在所述第一N型离子注入区的局部区域中形成第二N型离子注入区，由所述第二N型离子注入区和所述第一N型离子注入区叠加形成局部集电区；所述赝埋层和所述整体集电区以及所述局部集电区接触；
步骤九、以所述第一光刻胶图形为掩膜对所述发射区窗口介质层进行刻蚀形成发射区窗口；
步骤十、淀积N型多晶硅并对所述N型多晶硅进行光刻刻蚀形成发射区，所述发射区位于所述基区上部且分成底部多晶硅和顶部多晶硅，所述底部多晶硅的位置由发射区窗口定义；所述顶部多晶硅叠加在所述底部多晶硅的顶部且会延伸到所述底部多晶硅的两侧，使得所述顶部多晶硅的宽度大于所述底部多晶硅的宽度；所述底部多晶硅的宽度小于所述有源区的宽度，所述第二离子注入区和所述发射区窗口之间采用相同的所述第一光刻胶图形定义，使得所述底部多晶硅和所述局部集电区之间呈完全对准的结构，从而使所述局部集电区具有尺寸做到最小从而能降低集电区电容的结构；
步骤十一、去除所述发射区窗口介质层；之后，进行带倾角的离子注入形成和所述底部多晶硅的侧面自对准的第一P型离子注入区；进行垂直的离子注入形成和所述顶部多晶硅的侧面自对准的第二P型离子注入区；由所述第一P型离子注入区和所述第二P型离子注入区的叠加杂质作为外基区的掺杂的组成部分；令横向上位于所述底部多晶硅外且被所述顶部多晶硅覆盖的所述外基区为交叠外基区，和所述底部多晶硅自对准的所述第一P型离子注入区会进入到所述交叠外基区中从而降低基区电阻。
10.如权利要求9所述的锗硅异质结双极晶体管的制造方法，其特征在于：
在形成所述浅沟槽的过程中采用了硬质掩膜层，首先在所述P型硅衬底表面形成所述硬质掩膜层，之后采用光刻刻蚀工艺将所述浅沟槽形成区域的所述硬质掩膜层打开，之后以所述硬质掩膜层为掩膜对所述P型硅衬底进行刻蚀形成所述沟槽。
11.如权利要求9所述的锗硅异质结双极晶体管的制造方法，其特征在于：
在进行步骤二的所述赝埋层的离子注入之前还包括在所述有源区的侧面和顶部表面形成保护层的步骤，所述保护层对所述有源区进行保护使所述赝埋层的离子注入不影响所述有源区的掺杂；
所述保护层在进行步骤三的所述整体集电区的N型离子注入之前去除。
12.如权利要求9所述的锗硅异质结双极晶体管的制造方法，其特征在于：所述发射区窗口介质层由第一氧化层和第二氮化层叠加形成；所述第一氧化层为掺硼硅玻璃，步骤九形成所述发射区窗口之后还包括将所述第一氧化层的硼杂质扩散到所述外基区中的步骤，使所述外基区的掺杂杂质还包括由所述掺硼硅玻璃的硼扩散形成的杂质。
13.如权利要求12所述的锗硅异质结双极晶体管的制造方法，其特征在于：所述掺硼硅玻璃的硼浓度为10%以上。
14.如权利要求9所述的锗硅异质结双极晶体管的制造方法，其特征在于，还包括步骤：
步骤十二、采用氧化硅淀积和刻蚀工艺同时在所述发射区的所述底部多晶硅和所述顶部多晶硅的侧面以及所述基区的侧面形成氧化硅侧墙，其中所述底部多晶硅侧面的氧化硅侧墙会将所述交叠外基区的顶部区域完全填充；
步骤十三、在所述发射区表面以及所述外基区表面形成金属硅化物；形成层间膜，穿过所述层间膜的接触孔，穿过所述层间膜和所述场氧化层的深孔接触；形成正面金属层，对所述正面金属层进行图形化形成发射极、基极和集电极；所述发射极通过接触孔和所述发射区的所述顶部多晶硅接触，所述基极通过接触孔和所述外基区接触，所述集电极通过深孔接触和所述赝埋层接触。
15.如权利要求9或13所述的锗硅异质结双极晶体管的制造方法，其特征在于：
步骤十一中，所述第一P型离子注入区的离子注入的注入杂质为硼，注入能量为1Kev～10Kev，注入剂量为1e15cm-2～5e15cm-2，注入角度为30度～60度；
步骤十一中，所述第二P型离子注入区的离子注入的注入杂质为硼，注入能量为1Kev～10Kev，注入剂量为1e15cm-2～5e15cm-2。
CN201810024847.1A 2018-01-11 2018-01-11 锗硅异质结双极晶体管及制造方法 Active CN108258037B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810024847.1A CN108258037B (zh) 2018-01-11 2018-01-11 锗硅异质结双极晶体管及制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810024847.1A CN108258037B (zh) 2018-01-11 2018-01-11 锗硅异质结双极晶体管及制造方法

Publications (2)

Publication Number Publication Date
CN108258037A CN108258037A (zh) 2018-07-06
CN108258037B true CN108258037B (zh) 2021-08-24

Family

ID=62726395

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810024847.1A Active CN108258037B (zh) 2018-01-11 2018-01-11 锗硅异质结双极晶体管及制造方法

Country Status (1)

Country Link
CN (1) CN108258037B (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020197807A1 (en) * 2001-06-20 2002-12-26 International Business Machines Corporation Non-self-aligned SiGe heterojunction bipolar transistor
US7687887B1 (en) * 2006-12-01 2010-03-30 National Semiconductor Corporation Method of forming a self-aligned bipolar transistor structure using a selectively grown emitter
CN102544080B (zh) * 2010-12-15 2014-05-21 上海华虹宏力半导体制造有限公司 锗硅异质结双极晶体管及制造方法
CN103730354A (zh) * 2012-10-10 2014-04-16 上海华虹宏力半导体制造有限公司 锗硅异质结双极晶体管的制造方法

Also Published As

Publication number Publication date
CN108258037A (zh) 2018-07-06

Similar Documents

Publication Publication Date Title
US8148799B2 (en) Self-aligned bipolar transistor structure
US7465969B2 (en) Bipolar transistor and method for fabricating the same
US6020246A (en) Forming a self-aligned epitaxial base bipolar transistor
JP3494638B2 (ja) 半導体装置及び半導体装置の製造方法
US6337494B1 (en) Super self-aligned bipolar transistor and method for fabricating thereof
EP0137906A1 (en) Method for fabricating vertical NPN and lateral PNP transistors in the same semiconductor body
US8802532B2 (en) Bipolar transistor and method for manufacturing the same
US8395188B2 (en) Silicon-germanium heterojunction bipolar transistor
JPH0969528A (ja) 半導体装置およびその製造方法
US20120181579A1 (en) Vertical parasitic pnp device in a silicon-germanium hbt process and manufacturing method of the same
JP3172031B2 (ja) 半導体装置の製造方法
US20220045174A1 (en) Horizontal current bipolar transistor with silicon-germanium base
US20050035412A1 (en) Semiconductor fabrication process, lateral PNP transistor, and integrated circuit
US20020197807A1 (en) Non-self-aligned SiGe heterojunction bipolar transistor
CN109830528B (zh) 锗硅hbt器件及制造方法
US20130099288A1 (en) SiGe HBT and Manufacturing Method Thereof
CN108258037B (zh) 锗硅异质结双极晶体管及制造方法
US8455975B2 (en) Parasitic PNP bipolar transistor in a silicon-germanium BiCMOS process
JP2001196382A (ja) 半導体装置及びその製造方法
US20030062589A1 (en) Method for manufacturing and structure of semiconductor device with shallow trench collector contact region
JPH06318602A (ja) 半導体装置及び半導体装置の製造方法
JP4775688B2 (ja) 半導体装置
JPH1174283A (ja) 高速バイポーラトランジスタ及びその製造方法
JP2007180254A (ja) 半導体装置
JP2770762B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant