CN108257630B - 半导体器件及半导体系统 - Google Patents

半导体器件及半导体系统 Download PDF

Info

Publication number
CN108257630B
CN108257630B CN201711157673.8A CN201711157673A CN108257630B CN 108257630 B CN108257630 B CN 108257630B CN 201711157673 A CN201711157673 A CN 201711157673A CN 108257630 B CN108257630 B CN 108257630B
Authority
CN
China
Prior art keywords
data
analog
enable signal
circuit
strobe signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711157673.8A
Other languages
English (en)
Other versions
CN108257630A (zh
Inventor
宋清基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mimi Ip Co ltd
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN108257630A publication Critical patent/CN108257630A/zh
Application granted granted Critical
Publication of CN108257630B publication Critical patent/CN108257630B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/227—Timing of memory operations based on dummy memory elements or replica circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/109—Control signal input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1689—Synchronisation and timing concerns
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1066—Output synchronization
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1093—Input synchronization
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/16—Storage of analogue signals in digital stores using an arrangement comprising analogue/digital [A/D] converters, digital memories and digital/analogue [D/A] converters 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Dram (AREA)
  • Analogue/Digital Conversion (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

公开了一种半导体器件和一种半导体系统。半导体器件包括：命令处理电路，其用于响应于命令来产生写入使能信号和读取使能信号；数据选通信号处理电路，其用于响应于时钟和读取使能信号来产生数据选通信号，或用于响应于写入使能信号来接收数据选通信号并输出写入数据选通信号；以及数据处理电路，其用于响应于写入数据选通信号和写入使能信号来将模拟数据转换为数字数据，而响应于读取使能信号来将数字数据转换为模拟数据。

Description

半导体器件及半导体系统
相关申请的交叉引用
本申请要求2016年12月28日提交的申请号为10-2016-0180872的韩国专利申请的优先权，其全部内容通过引用合并于此。
技术领域
本发明的示例性实施例涉及一种半导体集成电路，更具体地，涉及一种半导体器件和半导体系统。
背景技术
随着半导体器件的操作速度的提高，半导体器件被配置为通过将命令、数据和地址与时钟同步来输入或输出命令、数据和地址。
随着半导体器件和包括半导体器件的半导体系统的操作速度的增加，时钟的频率增加。
如果时钟的频率增加，则与时钟同步发送或接收的信号的有效部分(即命令、地址和数据)被缩短。随着信号的有效部分被缩短，需要能够精确地读取信号的技术。
发明内容
在一个实施例中，半导体器件可以包括：命令处理电路，其被配置为响应于命令来产生写入使能信号和读取使能信号；数据选通信号处理电路，其被配置为响应于时钟和读取使能信号来产生数据选通信号，或者响应于写入使能信号来接收数据选通信号并输出写入数据选通信号；以及数据处理电路，其被配置为响应于写入数据选通信号和写入使能信号来将模拟数据转换为数字数据，而响应于读取使能信号来将数字数据转换为模拟数据。
在一个实施例中，半导体系统可以包括：第一电路，其被配置为响应于命令和时钟来将第一并行数字数据转换为模拟数据或将模拟数据转换为第二并行数字数据；以及第二电路，其被配置为响应于命令和时钟，将从第一电路接收的模拟数据转换为第三并行数字数据，或者将第四并行数字数据转换为模拟数据并且将已转换的模拟数据提供给第一电路。
在一个实施例中，半导体系统可以包括：控制器，其被配置为提供命令、时钟和第一并行数字数据；接口电路，其被配置为响应于命令和时钟，将第一并行数字数据转换为模拟数据，或者将模拟数据转换为第二并行数字数据并且将第二并行数字数据提供给控制器；以及半导体器件，其被配置为响应于命令和时钟，将模拟数据转换为第三并行数字数据，或者将第四并行数字数据转换为模拟数据并且将已转换的模拟数据提供给接口电路。
附图说明
图1示出了公开了根据本发明的一个实施例的半导体器件和包括该半导体器件的半导体系统的配置。
具体实施方式
下文将参照附图详细描述各种实施例。然而，本发明可以以不同的形式来实施，并且不应理解为仅限于本文所列的实施例。相反，提供这些实施例使得本公开将会充分且完整，且将会向本领域技术人员完全地传达本发明的范围。贯穿本公开，在本公开的各个附图和实施例中，相同的附图标记表示相同的元件。
如图1所示，根据本公开的一个实施例的半导体系统可以包括第一电路100、第二电路200以及第三电路300。
第一电路100可以包括控制器100。第二电路200可以包括接口电路200。第三电路300可以包括半导体器件300。在下面的描述中，第一电路100已经被示为控制器100，第二电路200已经被示为接口电路200，以及第三电路300已经被示为半导体器件300，但是本公开不限于此。
控制器100可以例如为接口电路200提供命令CMD、时钟CLK以及包括第一并行数字数据Data_dp1的数字数据。此外，控制器100可以例如从接口电路200接收包括第二并行数字数据Data_dp2的数字数据。
接口电路200可以将从控制器100接收的命令CMD和时钟CLK传送到半导体器件300。此外，接口电路200可以对时钟CLK进行分频并将分频的时钟作为数据选通信号DQS提供给半导体器件300。接口电路200可以将第一并行数字数据Data_dp1转换为模拟数据Data_a，并将已转换的数据提供给半导体器件300。接口电路200可以通过转换从半导体器件300接收的模拟数据Data_a来产生第二并行数字数据Data_dp2。因此，响应于命令CMD和时钟CLK，接口电路200可以将第一并行数字数据Data_dp1转换为模拟数据Data_a，并且可以将模拟数据Data_a转换为第二并行数字数据Data_dp2。接口电路200可以将第二并行数字数据Data_dp2提供给控制器100。
接口电路200可以包括第一命令处理电路210、第一数据选通信号处理电路220以及第一数据处理电路230。
第一命令处理电路210可以将从控制器100接收的命令CMD传送到半导体器件300，并且可以通过对从控制器100接收的命令CMD进行解码来产生第一写入使能信号W_en1和第一读取使能信号R_en1。
第一命令处理电路210可以包括命令传送电路212以及第一命令解码器211。
命令传送电路212可以将从控制器100接收的命令CMD传送到半导体器件300。
第一命令解码器211可以通过对从控制器100接收的命令CMD进行解码来使能第一写入使能信号W_en1和第一读取使能信号R_en1中的一个。
第一数据选通信号处理电路220可以对时钟CLK进行分频，并将分频的时钟作为数据选通信号DQS提供给半导体器件300。此外，第一数据选通信号处理电路220可以从半导体器件300接收数据选通信号DQS，并将数据选通信号DQS输出为读取数据选通信号R_dqs。
第一数据选通信号处理电路220可以包括第一分频电路221、第一传输电路222以及第一接收电路223。
第一分频电路221可以对时钟CLK进行分频并将分频的时钟传送到第一传输电路222。例如，第一分频电路221可以将时钟CLK四分频，并将分频的时钟传送到第一传输电路222。
第一传输电路222可以响应于第一写入使能信号W_en1来将第一分频电路221的输出作为数据选通信号DQS传送到半导体器件300。例如，当第一写入使能信号W_en1被使能时，第一传输电路222可以将第一分频电路221的输出作为数据选通信号DQS传送到半导体器件300。
第一接收电路223可以响应于第一读取使能信号R_en1来将从半导体器件300接收的数据选通信号DQS输出为读取数据选通信号R_dqs。例如，当第一读取使能信号R_en1被使能时，第一接收电路223可以将从半导体器件300接收的数据选通信号DQS输出为读取数据选通信号R_dqs。
第一数据处理电路230可以通过响应于第一写入使能信号W_en1而转换第一并行数字数据Data_dp1来产生模拟数据Data_a，并且可以将模拟数据Data_a输出到半导体器件300。第一数据处理电路230可以响应于被使能的第一读取使能信号R_en1和被使能的读取数据选通信号R_dqs来转换从半导体器件300接收的模拟数据Data_a，并且可以将已转换的数据作为第二并行数字数据Data_dp2提供给控制器100。
第一数据处理电路230可以包括第一数字模拟转换器231和第一模拟数字转换器232。
第一数字模拟转换器231可以响应于第一写入使能信号W_en1来将第一并行数字数据Data_dp1转换为模拟数据Data_a，并且可以将模拟数据Data_a提供给半导体器件300。例如，当第一写入使能信号W_en1被使能时，第一数字模拟转换器231可以被激活。已激活的第一数字模拟转换器231可以基于具有多个比特位的第一并行数字数据Data_dp1的数据值来确定模拟数据Data_a的电压电平，并且可以将具有确定的电压电平的模拟数据Data_a提供给半导体器件300。
更具体地，下面参考表1描述第一数字模拟转换器231的操作。在这种情况下，假设第一并行数字数据Data_dp1是3比特位的并行数据。应当注意，表1示出了第一数字模拟转换器231的操作，但是第一数字模拟转换器231的操作不限于表1中列出的数值。
表1
Figure BDA0001474765900000041
当具有3比特位的第一并行数字数据Data_dp1被输入至已激活的第一数字模拟转换器231时，第一数字模拟转换器231可以基于第一并行数字数据Data_dp1的数据值来确定模拟数据Data_a的电压电平，并且可以输出具有确定的电压电平的模拟数据Data_a。
如表1所示，如果第一并行数字数据Data_dp1的数据值为(0,0,0)，则模拟数据Data_a的电压电平可以为0.1V。如果第一并行数字数据Data_dp1的数据值为(0,0,1)，则模拟数据Data_a的电压电平可以为0.2V。如果第一并行数字数据Data_dp1的数据值为(0,1,0)，则模拟数据Data_a的电压电平可以为0.3V。如果第一并行数字数据Data_dp1的数据值为(0,1,1)，则模拟数据Data_a的电压电平可以为0.4V。如果第一并行数字数据Data_dp1的数据值为(1,0,0)，则模拟数据Data_a的电压电平可以为0.5V。如果第一并行数字数据Data_dp1的数据值为(1,0,1)，则模拟数据Data_a的电压电平可以为0.6V。如果第一并行数字数据Data_dp1的数据值为(1,1,0)，则模拟数据Data_a的电压电平可以为0.7V。如果第一并行数字数据Data_dp1的数据值是(1,1,1)，则模拟数据Data_a的电压电平可以是0.8V。
第一模拟数字转换器232可以响应于第一读取使能信号R_en1和读取数据选通信号R_dqs来将模拟数据Data_a转换为第二并行数字数据Data_dp2，并且可以将第二并行数字数据Data_dp2提供给控制器100。例如，在第一读取使能信号R_en1被使能并且读取数据选通信号R_dqs被使能到特定电平(例如，高电平)的部分中，第一模拟数字转换器232可以被激活。当第一模拟数字转换器232被激活时，第一模拟数字转换器232将模拟数据Data_a转换为第二并行数字数据Data_dp2。
更具体地，下面参考表2描述第一模拟数字转换器232的操作。在这种情况下，假设第二并行数字数据Data_dp2是3比特位的并行数据。应当注意，表2示出了第一模拟数字转换器232的操作，但是第一模拟数字转换器232的操作不限于表2中列出的数值。
表2
Figure BDA0001474765900000051
Figure BDA0001474765900000061
当模拟数据Data_a被输入到已激活的第一模拟数字转换器232时，第一模拟数字转换器232可以基于模拟数据Data_a的电压电平来确定第二并行数字数据Data_dp2的数据值，并且可以输出具有确定的数据值的第二并行数字数据Data_dp2。
如表2所示，如果模拟数据Data_a的电压电平为0.1V，则第二并行数字数据Data_dp2的数据值可以为(0,0,0)。如果模拟数据Data_a的电压电平为0.2V，则第二并行数字数据Data_dp2的数据值可以为(0,0,1)。如果模拟数据Data_a的电压电平为0.3V，则第二并行数字数据Data_dp2的数据值可以为(0,1,0)。如果模拟数据Data_a的电压电平为0.4V，则第二并行数字数据Data_dp2的数据值可以为(0,1,1)。如果模拟数据Data_a的电压电平为0.5V，则第二并行数字数据Data_dp2的数据值可以为(1,0,0)。如果模拟数据Data_a的电压电平为0.6V，则第二并行数字数据Data_dp2的数据值可以为(1,0,1)。如果模拟数据Data_a的电压电平为0.7V，则第二并行数字数据Data_dp2的数据值可以为(1,1,0)。如果模拟数据Data_a的电压电平为0.8V，则第二并行数字数据Data_dp2的数据值可以为(1,1,1)。
半导体器件300可以响应于从接口电路200接收的命令CMD、时钟CLK和数据选通信号DQS中的至少一个来将模拟数据Data_a转换为由第三并行数字数据Data_dp3表示的数字数据。此外，例如，半导体器件300可以响应于从接口电路200接收的命令CMD和时钟CLK来将包括第四并行数据Data_dp4的数字数据转换为模拟数据Data_a，并且也可以响应于命令CMD和时钟CLK来将已转换的模拟数据Data_a和数据选通信号DQS提供给接口电路200。
半导体器件300可以包括第二命令处理电路310、第二数据选通信号处理电路320以及第二数据处理电路330。
第二命令处理电路310可以响应于从接口电路200接收的命令CMD来产生第二写入使能信号W_en2和第二读取使能信号R_en2。例如，第二命令处理电路310可以通过对从接口电路200接收的命令CMD进行解码来使能第二写入使能信号W_en2和第二读取使能信号R_en2中的一个。
第二命令处理电路310可以包括第二命令解码器311和延时电路312。
第二命令解码器311可以通过对从接口电路200接收的命令CMD进行解码来产生写入命令W_c和读取命令R_c中的一个。
延时电路312接收写入命令W_c或读取命令R_c。延时电路312可以基于半导体器件300中设置的延时值来延迟写入命令W_c，并且将已延迟的命令输出为第二写入使能信号W_en2，或者延时电路312可以基于半导体器件300中设置的延时值来延迟读取命令R_c，并且将已延迟的命令输出为第二读取使能信号R_en2。
第二数据选通信号处理电路320可以对时钟CLK进行分频，并将分频的时钟作为数据选通信号DQS提供给接口电路200。此外，第二数据选通信号处理电路320可以从接口电路200接收数据选通信号DQS，并将已接收的信号输出为写入数据选通信号W_dqs。
第二数据选通信号处理电路320可以包括第二分频电路321、第二传输电路322以及第二接收电路323。
第二分频电路321可以对时钟CLK进行分频，并将分频的时钟传送到第二传输电路322。例如，第二分频电路321可以将时钟CLK四分频，并将分频的时钟传送到第二传输电路322。
第二传输电路322可以响应于第二读取使能信号R_en2来将第二分频电路321的输出作为数据选通信号DQS传送到接口电路200。例如，当第二读取使能信号R_en2被使能时，第二传输电路322可以将第二分频电路321的输出作为数据选通信号DQS传送到接口电路200。
第二接收电路323可以响应于第二写入使能信号W_en2来将从接口电路200接收的数据选通信号DQS输出为写入数据选通信号W_dqs。例如，当第二写入使能信号W_en2被使能时，第二接收电路323可以将从接口电路200接收的数据选通信号DQS输出为写入数据选通信号R_dqs。
第二数据处理电路330可以响应于第二写入使能信号W_en2和写入数据选通信号W_dqs来转换从接口电路200接收的模拟数据Data_a，并且可以将已转换的数据输出为第三并行数字数据Data_dp3。第二数据处理电路330可以通过响应于第二读取使能信号R_en2而转换第四并行数字数据Data_dp4来产生模拟数据Data_a，并且可以将模拟数据Data_a输出到接口电路200。
第二数据处理电路330可以包括第二模拟数字转换器331和第二数字模拟转换器332。
第二模拟数字转换器331可以响应于第二写入使能信号W_en2和写入数据选通信号W_dqs来将模拟数据Data_a转换为第三并行数字数据Data_dp3，并且可以输出已转换的数据。例如，在第二写入使能信号W_en2被使能并且写入数据选通信号W_dqs被使能到特定电平(例如，高电平)的部分中，第二模拟数字转换器331被激活。当第二模拟数字转换器331被激活时，第二模拟数字转换器331将模拟数据Data_a转换为第三并行数字数据Data_dp3。
更具体地，下面参考表3描述第二模拟数字转换器331的操作。在这种情况下，假设第三并行数字数据Data_dp3是3比特位的并行数据。应当注意，表3示出了第二模拟数字转换器331的操作，但是第二模拟数字转换器331的操作不限于表3中列出的数值。
表3
Figure BDA0001474765900000081
当模拟数据Data_a被输入到已激活的第二模拟数字转换器331时，第二模拟数字转换器331可以基于模拟数据Data_a的电压电平来确定第三并行数字数据Data_dp3的数据值，并且可以输出具有确定的数据值的第三并行数字数据Data_dp3。
如表3所示，如果模拟数据Data_a的电压电平为0.1V，则第三并行数字数据Data_dp3的数据值可以为(0,0,0)。如果模拟数据Data_a的电压电平为0.2V，则第三并行数字数据Data_dp3的数据值可以为(0,0,1)。如果模拟数据Data_a的电压电平为0.3V，则第三并行数字数据Data_dp3的数据值可以为(0,1,0)。如果模拟数据Data_a的电压电平为0.4V，则第三并行数字数据Data_dp3的数据值可以为(0,1,1)。如果模拟数据Data_a的电压电平为0.5V，则第三并行数字数据Data_dp3的数据值可以为(1,0,0)。如果模拟数据Data_a的电压电平为0.6V，则第三并行数字数据Data_dp3的数据值可以为(1,0,1)。如果模拟数据Data_a的电压电平为0.7V，则第三并行数字数据Data_dp3的数据值可以为(1,1,0)。如果模拟数据Data_a的电压电平为0.8V，则第三并行数字数据Data_dp3的数据值可以为(1,1,1)。
第二数字模拟转换器332可以响应于第二读取使能信号R_en2来将第四并行数字数据Data_dp4转换为模拟数据Data_a，并且可以将模拟数据Data_a提供给接口电路200。例如，当第二读取使能信号R_en2被使能时，第二数字模拟转换器332可以被激活。已激活的第二数字模拟转换器332可以基于具有多个比特位的第四并行数字数据Data_dp4的数据值来确定模拟数据Data_a的电压电平，并且可以将具有确定的电压电平的模拟数据Data_a提供给接口电路200。
更具体地，下面参考表4描述第二数字模拟转换器332的操作。在这种情况下，假设第四并行数字数据Data_dp4是3比特位的并行数据。应当注意，表4示出了第二数字模拟转换器332的操作，但是第二数字模拟转换器332的操作不限于表4中列出的数值。
表4
Figure BDA0001474765900000091
当具有3比特位的第四并行数字数据Data_dp4被输入至已激活的第二数字模拟转换器332时，第二数字模拟转换器332可以基于第四并行数字数据Data_dp4的数据值来确定模拟数据Data_a的电压电平，并且可以输出具有确定的电压电平的模拟数据Data_a。
如表4所示，如果第四并行数字数据Data_dp4的数据值为(0,0,0)，则模拟数据Data_a的电压电平可以为0.1V。如果第四并行数字数据Data_dp4的数据值为(0,0,1)，则模拟数据Data_a的电压电平可以为0.2V。如果第四并行数字数据Data_dp4的数据值为(0,1,0)，则模拟数据Data_a的电压电平可以为0.3V。如果第四并行数字数据Data_dp4的数据值为(0,1,1)，则模拟数据Data_a的电压电平可以为0.4V。如果第四并行数字数据Data_dp4的数据值为(1,0,0)，则模拟数据Data_a的电压电平可以为0.5V。如果第四并行数字数据Data_dp4的数据值为(1,0,1)，则模拟数据Data_a的电压电平可以为0.6V。如果第四并行数字数据Data_dp4的数据值为(1,1,0)，则模拟数据Data_a的电压电平可以为0.7V。如果第四并行数字数据Data_dp4的数据值为(1,1,1)，则模拟数据Data_a的电压电平可以为0.8V。
下面作为示例来描述根据本公开的实施例的如上所述配置的半导体器件和半导体系统的操作。
半导体器件300从外部设备(例如，接口电路200)接收命令CMD和时钟CLK，并将数据选通信号DQS和模拟数据Data_a提供给外部设备(例如，接口电路200)，或者从外部设备(例如，接口电路200)接收数据选通信号DQS和模拟数据Data_a。
半导体器件300可以包括第二命令处理电路310、第二数据选通信号处理电路320以及第二数据处理电路330。
第二命令处理电路310可以包括：第二命令解码器311，其被配置为通过对命令CMD进行解码来产生写入命令W_c或读取命令R_c；以及延时电路312，其被配置为通过基于半导体器件300中设置的延时值而延迟写入命令W_c或读取命令R_c来产生第二写入使能信号W_en2和第二读取使能信号R_en2。
即，第二命令处理电路310可以对从外部设备接收的命令CMD进行解码，并且可以通过基于设置的延时值而延迟已接收的命令CMD来产生第二写入使能信号W_en2和第二读取使能信号R_en2中的至少一个。
第二数据选通信号处理电路320可以包括：第二分频电路321，其被配置为对时钟CLK进行分频；第二传输电路322，其被配置为当第二读取使能信号R_en2被使能时，将第二分频电路321的输出作为数据选通信号DQS提供给外部设备；以及第二接收电路323，其被配置为当第二写入使能信号W_en2被使能时，将从外部设备接收的数据选通信号DQS输出为写入数据选通信号W_dqs。
即，第二数据选通信号处理电路320可以响应于第二读取使能信号R_en2来对时钟CLK进行分频，并将分频的时钟作为数据选通信号DQS提供给外部设备。换言之，第二数据选通信号处理电路320可以响应于时钟CLK和读取使能信号R_en2来产生数据选通信号DQS。此外，第二数据选通信号处理电路320可以响应于第二写入使能信号W_en2来将从外部设备接收的数据选通信号DQS输出为写入数据选通信号W_dqs。
第二数据处理电路330可以响应于写入数据选通信号W_dqs和第二写入使能信号W_en2来将从外部设备接收的模拟数据Data_a转换为第三并行数字数据Data_dp3，并输出第三并行数字数据Data_dp3。第二数据处理电路330还可以响应于第二读取使能信号R_en2来将第四并行数字数据Data_dp4转换为模拟数据Data_a，并将已转换的模拟数据Data_a提供给外部设备。
第二数据处理电路330可以包括：第二模拟数字转换器331，其被配置为在写入数据选通信号W_dqs和第二写入使能信号W_en2都被使能的部分中，将模拟数据Data_a转换为第三并行数字数据Data_dp3。此外，第二数字模拟转换器332可以被配置为当第二读取使能信号R_en2被使能时，将第四并行数字数据Data_pd4转换为模拟数据Data_a并将已转换的模拟数据向外部输出到外部设备。
即，第二数据处理电路330可以将从外部设备接收的模拟数据Data_a转换为第三并行数字数据Data_dp3或者将第四并行数字数据Data_dp4转换为模拟数据Data_a，并且可以将第三并行数字数据Data_dp3或模拟数据Data_a提供给外部设备。
结果，如果通过对时钟CLK进行分频获得的数据选通信号DQS响应于命令CMD而被提供给外部设备，则半导体器件300可以将并行数字数据转换为模拟数据并将模拟数据提供给外部设备。此外，当响应于命令CMD从外部设备接收数据选通信号DQS时，半导体器件300可以响应于数据选通信号DQS来将从外部设备接收的模拟数据转换为并行数字数据。
下面描述包括如上所述配置的半导体器件的半导体系统的操作。
控制器100可以将命令CMD、时钟CLK和第一并行数字数据Data_dp1提供给接口电路200，并且可以从接口电路200接收第二并行数字数据Data_dp2。
接口电路200可以将从控制器100接收的命令CMD和时钟CLK传送到半导体器件300，并且可以将数据选通信号DQS传送到半导体器件300或从半导体器件300接收数据选通信号DQS。此外，接口电路200可以将从控制器100接收的第一并行数字数据Data_dp1转换为模拟数据Data_a并将模拟数据Data_a提供给半导体器件300，以及接口电路200可以将从半导体器件300接收的模拟数据Data_a转换为第二并行数字数据Data_dp2。此外，接口电路200可以响应于命令CMD和时钟CLK来将第二并行数字数据Data_dp2提供给控制器100。
接口电路200可以包括第一命令处理电路210、第一数据选通信号处理电路220和第一数据处理电路230。
第一命令处理电路210可以包括：第一命令解码器211，其被配置为通过对从控制器100接收的命令CMD进行解码来使能第一写入使能信号W_en1和第一读取使能信号R_en1中的一个；以及命令传送电路212，其被配置为将从控制器100接收的命令CMD提供给半导体器件300。
第一数据选通信号处理电路220可以对时钟CLK进行分频并将分频的时钟作为数据选通信号DQS提供给半导体器件300，或者可以将数据选通信号DQS输出为读取数据选通信号R_dqs。
第一数据选通信号处理电路220可以包括：第一分频电路221，其被配置为对时钟CLK进行分频并输出分频的时钟；第一传输电路222，其被配置为响应于第一写入使能信号W_en1来将第一分频电路221的输出输出为数据选通的信号DQS；以及第一接收电路223，其被配置为响应于第一读取使能信号R_en1来将从半导体器件300接收的数据选通信号DQS输出为读取数据选通信号R_dqs。
即，当第一写入使能信号W_en1被使能时，第一数据选通信号处理电路220可以对时钟CLK进行分频，并将分频的时钟作为数据选通信号DQS提供给半导体器件300。此外，当第一读取使能信号R_en1被使能时，第一数据选通信号处理电路220可以将从半导体器件300接收的数据选通信号DQS输出为读取数据选通信号R_dqs。
第一数据处理电路230可以响应于第一写入使能信号W_en1来将从控制器100接收的第一并行数字数据Data_dp1转换为模拟数据Data_a，并将模拟数据Data_a提供给半导体器件300。第一数据处理电路230还可以响应于第一读取使能信号R_en1来将从半导体器件300接收的模拟数据Data_a转换为第二并行数字数据Data_dp2，并将第二并行数字数据Data_dp2提供给控制器100。
第一数据处理电路230可以包括：第一数字模拟转换器231，其被配置为当第一写入使能信号W_en1被使能时将第一并行数字数据Data_dp1转换为模拟数据Data_a，并且将模拟数据Data_a提供给半导体器件300。第一数据处理电路230还可以包括：第一模拟数字转换器232，其被配置为在第一读取使能信号R_en1和读取数据选通信号R_dqs都被使能的部分中，将从半导体器件300接收的模拟数据Data_a转换为第二并行数字数据Data_dp2，并且将第二并行数字数据Data_dp2提供给控制器100。
即，第一数据处理电路230可以响应于命令CMD来将从控制器100接收的第一并行数字数据Data_dp1作为模拟数据Data_a提供给半导体器件300。第一数据处理电路230还可以响应于命令CMD来将从半导体器件300接收的模拟数据Data_a转换为第二并行数字数据Data_dp2，并将第二并行数字数据Data_dp2提供给控制器100。
如上所述，半导体器件300可以响应于从接口电路200接收的命令CMD来使能第二写入使能信号W_en2和第二读取使能信号R_en2中的一个。
当第二写入使能信号W_en2被使能时，半导体器件300可以响应于从接口电路200接收的数据选通信号DQS来将模拟数据Data_a转换为第三并行数字数据Data_dp3。此外，当第二读取使能信号R_en2被使能时，半导体器件300可以响应于命令CMD和时钟CLK来将第四并行数字数据Data_dp4转换为模拟数据Data_a并且将已转换的模拟数据Data_a提供给接口电路200。例如，如果半导体器件300的突发长度为8并且半导体器件300具有双倍数据速率(DDR)，则第一分频电路221和第二分频电路321可以将时钟CLK分频为四个，并且第一并行数字数据Data_dp1至第四并行数字数据Data_dp4中的每个并行数字数据可以成为8比特位的并行数据。
根据本公开的实施例的半导体系统被配置为在控制器与接口电路之间传送和接收具有多个比特位的数字数据，并且在接口电路与半导体器件之间传送和接收模拟数据。在这种情况下，接口电路和半导体器件中的每一个可以包括被配置为响应于命令来将数字数据转换为模拟数据的数字模拟转换器，以及被配置为响应于命令将模拟数据转换为数字数据的模拟数字转换器。
虽然为了说明的目的已经描述了各种实施例，但是对于本领域技术人员来说显而易见的是，在不脱离如所附权利要求所限定的本公开的精神和范围的情况下，可以进行各种改变和修改。

Claims (10)

1.一种半导体系统，其包括：
第一电路，其被配置为响应于命令和时钟来将第一并行数字数据转换为模拟数据或将模拟数据转换为第二并行数字数据；以及
第二电路，其被配置为：响应于命令和时钟，将从第一电路接收的模拟数据转换为第三并行数字数据，或者将第四并行数字数据转换为模拟数据并且将已转换的模拟数据提供给第一电路，
其中，第一电路包括：
第一处理单元，其被配置为响应于命令来产生写入使能信号和读取使能信号；
第二处理单元，其被配置为将数据选通信号和读取数据选通信号输出；以及
第三处理单元，其被配置为：将第一并行数字数据转换为模拟数据或者将模拟数据转换为第二并行数字数据。
2.根据权利要求1所述的半导体系统，其中，第一电路包括：
所述第一处理单元是命令处理电路，所述命令处理电路被配置为响应于命令来使能写入使能信号和读取使能信号中的一个，
所述第二处理单元是数据选通信号处理电路，所述数据选通信号处理电路被配置为：当写入使能信号被使能时，对时钟进行分频并将分频的时钟作为所述数据选通信号提供给第二电路，而当读取使能信号被使能时，将从第二电路接收的所述数据选通信号输出为所述读取数据选通信号，以及
所述第三处理单元是数据处理电路，所述数据处理电路被配置为：当写入使能信号被使能时，将第一并行数字数据转换为模拟数据并将已转换的模拟数据提供给第二电路，以及在读取使能信号和读取数据选通信号都被使能的部分中，将从第二电路接收的模拟数据转换为第二并行数字数据。
3.根据权利要求2所述的半导体系统，其中，第二电路包括：
命令处理电路，其被配置为响应于命令来使能写入使能信号和读取使能信号中的一个，
数据选通信号处理电路，其被配置为：当读取使能信号被使能时，对时钟进行分频并将分频的时钟作为数据选通信号提供给第一电路，而当写入使能信号被使能时，将从第一电路接收的数据选通信号输出为写入数据选通信号，以及
数据处理电路，其被配置为：在写入使能信号和写入数据选通信号都被使能的部分中，将从第一电路接收的模拟数据转换为第三并行数字数据，以及当读取使能信号被使能时，将第四并行数字数据转换为模拟数据并将已转换的模拟数据提供给第一电路。
4.一种半导体系统，其包括：
控制器，其被配置为提供命令、时钟和第一并行数字数据；
接口电路，其被配置为：响应于命令和时钟，将第一并行数字数据转换为模拟数据，或者将模拟数据转换为第二并行数字数据并且将第二并行数字数据提供给控制器；以及
半导体器件，其被配置为：响应于命令和时钟，将模拟数据转换为第三并行数字数据，或者将第四并行数字数据转换为模拟数据并且将已转换的模拟数据提供给接口电路，
其中，接口电路包括：
命令解码器，其被配置为响应于命令来产生写入使能信号和读取使能信号；
传输/接收电路，其被配置为将数据选通信号和读取数据选通信号输出；以及
转换器，其被配置为：将第一并行数字数据转换为模拟数据或者将模拟数据转换为第二并行数字数据。
5.根据权利要求4所述的半导体系统，其中，接口电路包括：
分频电路，其被配置为对时钟进行分频，
所述传输/接收电路包括传输电路和接收电路，所述传输电路被配置为响应于写入使能信号来将分频电路的输出输出为所述数据选通信号，所述接收电路被配置为响应于读取使能信号来接收所述数据选通信号并将已接收的数据选通信号输出为所述读取数据选通信号，以及
所述转换器包括数字模拟转换器和模拟数字转换器，所述数字模拟转换器被配置为响应于写入使能信号来将第一并行数字数据转换为模拟数据，所述模拟数字转换器被配置为响应于读取使能信号和读取数据选通信号来将模拟数据转换为第二并行数字数据。
6.根据权利要求5所述的半导体系统，其中，数字模拟转换器被配置为基于数字数据的数据值来确定模拟数据的电压电平。
7.根据权利要求5所述的半导体系统，其中，模拟数字转换器被配置为基于模拟数据的电压电平来确定数字数据的数据值。
8.根据权利要求4所述的半导体系统，其中，半导体器件包括：
命令解码器，其被配置为通过对命令进行解码来产生写入命令和读取命令，
延时电路，其被配置为：通过基于延时值而延迟写入命令来使能写入使能信号和读取使能信号中的一个并将已延迟的命令输出为写入使能信号，或者基于延时值来延迟读取命令并将已延迟的命令输出为读取使能信号，
分频电路，其被配置为对时钟进行分频，
传输电路，其被配置为响应于读取使能信号来将分频电路的输出输出为数据选通信号，
接收电路，其被配置为响应于写入使能信号来接收数据选通信号并将已接收的数据选通信号输出为写入数据选通信号，
模拟数字转换器，其被配置为响应于写入数据选通信号和写入使能信号来将模拟数据转换为第三并行数字数据，以及
数字模拟转换器，其被配置为响应于读取使能信号来将第四并行数字数据转换为模拟数据。
9.根据权利要求8所述的半导体系统，其中，模拟数字转换器被配置为基于模拟数据的电压电平来确定并行数字数据的数据值。
10.根据权利要求8所述的半导体系统，其中，数字模拟转换器被配置为基于数字数据的数据值来确定模拟数据的电压电平。
CN201711157673.8A 2016-12-28 2017-11-20 半导体器件及半导体系统 Active CN108257630B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020160180872A KR102684558B1 (ko) 2016-12-28 2016-12-28 반도체 장치 및 반도체 시스템
KR10-2016-0180872 2016-12-28

Publications (2)

Publication Number Publication Date
CN108257630A CN108257630A (zh) 2018-07-06
CN108257630B true CN108257630B (zh) 2021-12-14

Family

ID=62625012

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711157673.8A Active CN108257630B (zh) 2016-12-28 2017-11-20 半导体器件及半导体系统

Country Status (3)

Country Link
US (1) US10360957B2 (zh)
KR (1) KR102684558B1 (zh)
CN (1) CN108257630B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111208867B (zh) * 2019-12-27 2021-08-24 芯创智（北京）微电子有限公司 一种基于ddr读数据整数时钟周期的同步电路及同步方法
CN111338426B (zh) * 2020-02-18 2021-06-25 芯创智（北京）微电子有限公司 一种基于ddr读数据的分数时钟周期同步系统及方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1892894A (zh) * 2005-06-15 2007-01-10 秦蒙达股份公司 用于半导体存储器芯片和存储系统的高速接口电路
US7873040B2 (en) * 2007-08-20 2011-01-18 Stephen KARLSGODT Internet radio player
CN102789815A (zh) * 2012-05-10 2012-11-21 北京时代民芯科技有限公司 一种用于fpga配置的prom电路架构
CN103219043A (zh) * 2006-11-27 2013-07-24 莫塞德技术公司 非易失性存储器串行核心体系结构
WO2013111757A1 (en) * 2012-01-23 2013-08-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0147228B1 (ko) * 1994-10-27 1998-10-15 김광호 자기 디스크 구동장치에서 오프-트랙을 이용한 트랙 추종 방법
DE10120054B4 (de) * 2001-04-24 2008-01-03 Infineon Technologies Ag Halbleiterspeicherbauelement
US7508722B2 (en) * 2004-01-27 2009-03-24 Micron Technology, Inc. Memory device having strobe terminals with multiple functions
KR100606715B1 (ko) 2004-04-20 2006-08-01 엘지전자 주식회사 이동통신 단말기의 액정표시장치 인터페이싱 장치 및인터페이싱 방법
US7319340B2 (en) * 2005-08-01 2008-01-15 Micron Technology, Inc. Integrated circuit load board and method having on-board test circuit
US7948812B2 (en) * 2006-11-20 2011-05-24 Rambus Inc. Memory systems and methods for dynamically phase adjusting a write strobe and data to account for receive-clock drift
JP2010109233A (ja) * 2008-10-31 2010-05-13 Renesas Technology Corp 半導体装置
US8004887B2 (en) * 2008-11-07 2011-08-23 Micron Technology, Inc. Configurable digital and analog input/output interface in a memory device
US8724649B2 (en) * 2008-12-01 2014-05-13 Texas Instruments Incorporated Distributed coexistence system for interference mitigation in a single chip radio or multi-radio communication device
CN102723952B (zh) * 2012-06-27 2016-12-21 华为技术有限公司 一种模数转换数据传输方法、传输器及模数转换芯片

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1892894A (zh) * 2005-06-15 2007-01-10 秦蒙达股份公司 用于半导体存储器芯片和存储系统的高速接口电路
CN103219043A (zh) * 2006-11-27 2013-07-24 莫塞德技术公司 非易失性存储器串行核心体系结构
US7873040B2 (en) * 2007-08-20 2011-01-18 Stephen KARLSGODT Internet radio player
WO2013111757A1 (en) * 2012-01-23 2013-08-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN102789815A (zh) * 2012-05-10 2012-11-21 北京时代民芯科技有限公司 一种用于fpga配置的prom电路架构

Also Published As

Publication number Publication date
KR102684558B1 (ko) 2024-07-15
US20180182441A1 (en) 2018-06-28
KR20180076571A (ko) 2018-07-06
US10360957B2 (en) 2019-07-23
CN108257630A (zh) 2018-07-06

Similar Documents

Publication Publication Date Title
CN110476157B (zh) 用于经缓冲存储器中的信号变换的方法及设备
US10474594B2 (en) Apparatuses and methods for asymmetric bi-directional signaling incorporating multi-level encoding
US20160134285A1 (en) On-die termination circuit and on-die termination method
US10083763B2 (en) Impedance calibration circuit and semiconductor memory device including the same
CN110809798B (zh) 用于ddr5存储器装置中数据路径功率节省的系统及方法
US9576627B2 (en) Semiconductor device, semiconductor system, and method for use in operating the same based on operation mode information
CN106354679B (zh) 用于高速通信的接口电路和包括其的系统
US9087567B2 (en) Method and apparatus for amplifier offset calibration
CN108257630B (zh) 半导体器件及半导体系统
US10135625B2 (en) Method of communication over a two-wire bus
US20160253279A1 (en) System including interface circuit for high speed communication
EP4080509B1 (en) Quadrature error correction circuit and semiconductor memory device including the same
US20110002180A1 (en) Circuit for generating data strobe signal and method
US9478264B2 (en) Integrated circuits and semiconductor systems including the same
US9443570B1 (en) Memory apparatus with training function and memory system using the same
US9843316B2 (en) Integrated circuits relating to transmission data and latch clock signals
US10256795B1 (en) Pipelined latches to prevent metastability
KR102471529B1 (ko) 반도체 장치
US20140229641A1 (en) Method and apparatus for latency reduction
KR20200049711A (ko) 메모리 판정 피드백 등화기
US9007114B2 (en) Semiconductor device including clock signal generation unit
CN110164491B (zh) 缓冲电路以及包括缓冲电路的半导体装置和系统
US11687114B2 (en) Clock converting circuit with symmetric structure
KR102636148B1 (ko) 신호 수신기의 동작 방법, 펄스 폭 제어기, 및 그것들을 포함하는 전자 장치
JP5831297B2 (ja) 受信回路、半導体集積回路および伝送システム

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20240613

Address after: American Texas

Patentee after: Mimi IP Co.,Ltd.

Country or region after: U.S.A.

Address before: Gyeonggi Do, South Korea

Patentee before: Sk Hynix Inc.

Country or region before: Republic of Korea

TR01 Transfer of patent right