CN108231756A - 显示装置、阵列基板、栅极驱动电路、晶体管及制造方法 - Google Patents
显示装置、阵列基板、栅极驱动电路、晶体管及制造方法 Download PDFInfo
- Publication number
- CN108231756A CN108231756A CN201810004554.7A CN201810004554A CN108231756A CN 108231756 A CN108231756 A CN 108231756A CN 201810004554 A CN201810004554 A CN 201810004554A CN 108231756 A CN108231756 A CN 108231756A
- Authority
- CN
- China
- Prior art keywords
- layer
- drain
- transistor
- lines
- driving circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 35
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 10
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 7
- 238000000034 method Methods 0.000 claims description 6
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 4
- 229910052733 gallium Inorganic materials 0.000 claims description 4
- 229910052738 indium Inorganic materials 0.000 claims description 4
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical group [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 4
- 230000008569 process Effects 0.000 claims description 4
- 239000011787 zinc oxide Substances 0.000 claims description 4
- 238000005516 engineering process Methods 0.000 abstract description 4
- 239000012535 impurity Substances 0.000 description 27
- 238000010586 diagram Methods 0.000 description 7
- 239000010409 thin film Substances 0.000 description 7
- 230000008439 repair process Effects 0.000 description 6
- 238000005520 cutting process Methods 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 150000002739 metals Chemical class 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 239000004411 aluminium Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- HRHKULZDDYWVBE-UHFFFAOYSA-N indium;oxozinc;tin Chemical compound [In].[Sn].[Zn]=O HRHKULZDDYWVBE-UHFFFAOYSA-N 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 230000001154 acute effect Effects 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 230000003044 adaptive effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
- G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
- G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
- G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Theoretical Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
Abstract
本公开提供一种显示装置、阵列基板、栅极驱动电路、晶体管及制造方法。涉及现实技术领域。本公开的晶体管用于栅极驱动电路，该栅极驱动电路设于阵列基板的非显示区。该晶体管包括栅极层、有源层和源漏层。栅极层包括沿第一方向分布且互相连接的多个栅极线。有源层设于栅极层上。源漏极层设于有源层上，且包括沿第二方向间隔分布的多个源极线和多个漏极线，多个源极线互相连接，多个漏极线互相连接，第二方向与第一方向不同。
Description
技术领域
本公开涉及显示技术领域，具体而言，涉及一种显示装置、阵列基板、栅极驱动电路、晶体管及制造方法。
背景技术
阵列基板行驱动(Gate Driver on Array，即GOA)是一种用于阵列基板的驱动技术。可将栅极驱动电路直接制作在阵列基板的非显示区，从而免于外接栅极驱动电路，具有低成本、低功耗、窄边框等优点。其中，薄膜晶体管是栅极驱动电路的重要元件。如图1所示，现有的栅极驱动电路中的薄膜晶体管一般包括自下而上设置的栅极层1a、有源层2a和源漏极层，其中，栅极层1a为一连续且完整的平面。源漏极层包括多个源极线3a和多个漏极线4a，源极线3a和漏极线4a可作为驱动阵列基板的数据线。
在阵列基板的生产中，栅极层1a和源漏极层之间可能会存在金属颗粒物等杂质，导致栅极层1a和源漏极层在杂质所处位置出现短路，影响正常驱动，造成显示不良。若通过激光对杂质所在区域进行切割，可能会导致源极线3a或漏极线4a与栅极层1a熔接，导致新的短路。因而，现有技术中，在维修杂质引起的短路时，通常要将出现杂质的源极线3a或漏极线4a整个切割掉，以消除短路。但是，这种方式对薄膜晶体管造成的损伤较大，影响驱动信号的正常输出。
需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
本公开的目的在于提供一种显示装置、阵列基板、栅极驱动电路及薄膜晶体管，降低杂质造成短路的发生率，并可减小维修时的切割区域，降低对驱动信号的影响。
根据本公开的一个方面，提供一种晶体管，用于栅极驱动电路，所述栅极驱动电路设于阵列基板的非显示区，所述晶体管包括：
栅极层，包括沿第一方向分布且互相连接的多个栅极线；
有源层，设于所述栅极层上；
源漏极层，设于所述有源层上，且包括沿第二方向间隔分布的多个源极线和多个漏极线，多个所述源极线互相连接，多个所述漏极线互相连接，所述第二方向与所述第一方向不同。
在本公开的一种示例性实施例中，所述栅极层还包括边框，多个所述栅极线均设于所述边框内，且均与所述边框连接。
在本公开的一种示例性实施例中，所述有源层包括多个有源条，多个所述有源条一一对应的设于多个所述栅极线上。
在本公开的一种示例性实施例中，所述有源层的材料为铟镓锌氧化物。
在本公开的一种示例性实施例中，相邻两所述源极线间仅设有一个所述漏极线，相邻两所述漏极线间仅设有一个所述源极线。
在本公开的一种示例性实施例中，所述第一方向与所述第二方向垂直。
根据本公开的一个方面，提供一种晶体管制造方法，包括：
形成栅极层，所述栅极层包括沿第一方向分布且互相连接的多个栅极线；
在所述栅极层上形成有源层；
在所述有源层上形成源漏极层，所述源漏极层包括沿第二方向间隔分布的多个源极线和多个漏极线，多个所述源极线互相连接，多个所述漏极线互相连接，所述第二方向与所述第一方向不同。
根据本公开的一个方面，提供一种栅极驱动电路，包括上述任意一项所述的晶体管。
根据本公开的一个方面，提供一种阵列基板，具有显示区和所述显示区周边的非显示区，所述阵列基板包括：
衬底基板；
上述任意一项所述的栅极驱动电路，设于所述衬底基板上，且所述栅极驱动电路位于所述非显示区。
根据本公开的一个方面，提供一种显示装置，包括上述任意一项所述的阵列基板。
本公开的显示装置、阵列基板、栅极驱动电路及晶体管，由于晶体管的栅极层的多个栅极线沿第一方向分布，源漏极层的多个源极线和多个漏极线均沿第二方向分布，且第一方向与第二方向不同，使得源极线和漏极线均与栅极线在空间内纵横交错。
若栅极层和源漏极层之间存在杂质，且杂质位于栅极线与源极线的交错区域或栅极线与漏极线的交错区域，可对杂质所在的栅极线进行切割，且仅从杂质的两侧将该栅极线截断，以消除栅极层和源漏极层的短路，避免切割掉整条源极线或漏极线。相较于现有技术，减小了维修时的切割区域，有利于降低维修对驱动信号的影响。
若栅极层和源漏极层之间存在杂质，但杂质位于相邻两栅极线之间，而非上述的交错区域，则杂质无法导通栅极层与源漏极层，因而不会造成栅极层和源漏极层短路，从而降低了短路的发生率。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有栅极驱动电路的晶体管的示意图。
图2为本公开示例实施方式晶体管的示意图。
图3为图2的A-A剖视图。
图4为本公开示例实施方式晶体管的栅极层的示意图。
图5为本公开示例实施方式晶体管的源漏极层的示意图。
图6为本公开示例实施方式晶体管在维修后的示意图。
图7为本公开示例实施方式晶体管中的杂质不造成短路的示意图。
图8为本公开示例实施方式晶体管制造方法的流程图。
图9为本公开示例实施方式阵列基板的示意图。
具体实施方式
现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的实施方式；相反，提供这些实施方式使得本发明将全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。
虽然本说明书中使用相对性的用语，例如“上”“下”来描述图标的一个组件对于另一组件的相对关系，但是这些术语用于本说明书中仅出于方便，例如根据附图中所述的示例的方向。能理解的是，如果将图标的装置翻转使其上下颠倒，则所叙述在“上”的组件将会成为在“下”的组件。当某结构在其它结构“上”时，有可能是指某结构一体形成于其它结构上，或指某结构“直接”设置在其它结构上，或指某结构通过另一结构“间接”设置在其它结构上。
用语“一个”、“一”、“该”、“所述”和“至少一个”用以表示存在一个或多个要素/组成部分/等；用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等；用语“第一”、“第二”仅作为标记使用，不是对其对象的数量限制。
本公开示例实施方式中提供了一种晶体管，该晶体管可以是薄膜晶体管，其可用于一栅极驱动电路，该栅极驱动电路可用于一阵列基板，该阵列基板可具有显示区和非显示区，该非显示区位于显示区的周围，上述的栅极驱动电路可设于非显示区。
如图2-图7所示，本公开示例实施方式的晶体管可以包括栅极层1、有源层2和源漏极层3。
在一示例实施方式中，如图2-图4所示，栅极层1可以是形成于一衬底基板4上的金属层，其材料可以是铜、铝，但不以此为限，还可以是钼、镍等金属以及这些金属的合金。
栅极层1可以是镂空结构，具体而言，栅极层1可以包括边框11和栅极线12，其中：边框11的形状可以是矩形。栅极线12的数量可以是多个，具体数量在此不做特殊限定。多个栅极线12均可设于边框11内，并沿第一方向分布，第一方向可以是边框11的长度或宽度方向。每个栅极线12的端部均与边框11连接，从而通过边框11使各个栅极线12互相连接。同时，相邻两栅极线12间具有间隙，以使相邻两栅极线12不直接接触，也就是说，栅极层在相邻两栅极线12间镂空。
在本公开的其它示例实施方式中，上述的边框11还可以是梯形等其它形状；或者，边框11可以替换为一条或多条连接线，只要能将每个栅极线12互相连接起来即可。
在一示例实施方式中，如图2和图3所示，有源层2可形成于栅极层1上，有源层2的材料可以是铟镓锌氧化物，但不以此为限，也可以是锌铟锡氧化物等其它金属氧化物，以便提高晶体管的迁移率。当然，有源层2也可以是非晶硅等其它材料。同时，有源层2可以包括多个有源条，有源条的长度和宽度均可与栅极线12相同或小于栅极线12的宽度，且多个有源条可一一对应的设于各个栅极线12正上方，使得每个栅极线12上均设有有源条。
在本公开的其它示例实施方式中，有源层2也可以是一连续且完整的平面，只要能在栅极线12的正上方形成有源层2即可。
在一示例实施方式中，如图2、图3和图5所示，源漏极层3的材料可以是铜、铝、钼、镍等金属以及这些金属的合金，在此不做特殊限定。源漏极层3可形成于有源层2上，且源漏极层3可以包括源极线31和漏极线32，其中：
源极线31的数量可以是多个，具体数量在此不做特殊限定。多个源极线31可沿第二方向分布，第二方向可与第一方向相互垂直，例如，当第一方向为矩形的边框11的长度方向时，第二方向可为该边框11的宽度方向。由此，可使多个源极线31与多个栅极线12在空间内纵横交错设置。
同时，多个源极线31均可连接至一源极引线33，从而通过该源极引线33使各个源极线31互相连接。
漏极线32的数量也可以是多个，具体数量在此不做特殊限定。多个漏极线32也可沿第二方向分布，且多个漏极线32可与上述的多个源极线3间隔分布，例如一一间隔分布，即相邻两个漏极线32间仅设有一个源极线31，相邻两个源极线31间仅设有一个漏极线32。由此，多个漏极线32也与多个栅极线12在空间内纵横交错设置，且漏极线32可与源极线31平行且互不接触。
同时，多个漏极线32均可连接至一漏极引线34，从而通过该漏极引线34使各个漏极线32互相连接。此外，漏极引线34和上述的源极引线33可分别设于栅极层1的边框11的两侧。
在本公开的其它示例实施方式中，第一方向和第二方向也可以呈锐角或钝角设置，只要是不同的方向即可，在此不做特殊限定。
需要说明的是，本公开示例实施方式的晶体管还可以包括栅绝缘层，该栅绝缘层可设于栅极层1与有源层2之间，并可填充栅极层1的镂空区域，以便对栅极层1的上层结构进行支撑。当然，还可以包括其它层，具体可参考现有的薄膜晶体管，在此不再详述。
本公开示例实施方式的晶体管，若栅极层1和源漏极层3之间存在杂质，如图6所示，杂质所在区域如图6中的黑色阴影区域所示，杂质位于栅极线12与漏极线32的交错区域，则会造成栅极层1和源漏极层3短路；此时，可对杂质所在的栅极线12进行切割，且仅将该栅极线12在杂质的两侧截断，以消除栅极层1和源漏极层3的短路，避免切割掉整条源极线31或漏极线32。相较于现有技术，减小了维修时的切割区域，有利于降低维修对驱动信号的影响(杂质位于栅极线12与源极线31的交错区域的情况同理)。如图7所示，若栅极层1和源漏极层3之间存在杂质，杂质所在区域如图7中的黑色阴影区域所示，杂质位于相邻两栅极线12之间，而非上述的交错区域，则杂质无法导通栅极层1与源漏极层3，因而不会造成栅极层1和源漏极层3短路，从而降低了短路的发生率。
具体而言，如图6所示，在对杂质所在区域的栅极线12进行切割时，可先通过266nm近紫外激光器在杂质两侧将有源层2截断，以露出栅极线12，当然，也可以其它激光器或采用激光以外的其它方式截断有源层2，在此不再一一列举。然后再对露出的栅极线12进行切割，以从杂质两侧截断栅极线12，从而消除短路的影响。
如图8所示，本公开示例实施方式提供一种晶体管制造方法，本示例实施方式的晶体管制造方法可以包括：
步骤S110、形成栅极层1，栅极层1包括沿第一方向分布且互相连接的多个栅极线12。
步骤S120、在栅极层1上形成有源层2；
步骤S130、在有源层2上形成源漏极层3，源漏极层3包括沿第二方向间隔分布的多个源极线31和多个漏极线32，多个源极线31互相连接，多个漏极线32互相连接，第二方向与第一方向不同。
在步骤S110中，形成栅极层1可以包括：溅射、涂覆光刻胶、曝光、显影和刻蚀等工艺。或者，还可以采用印刷、打印等方式形成栅极层1，具体可参考现有薄膜晶体管的栅极层1的形成方式，在此不再详述。
在步骤S110中，有源层2可以是铟镓锌氧化物、是锌铟锡氧化物等金属氧化物，形成有源层2的可以参考上述栅极层1的形成方式，也可以包括镀膜、涂覆光刻胶、曝光、显影和刻蚀等工艺。当然还可以采用印刷、打印等方式形成有源层2，具体可视有源层2的材料而定，在此不再详述。
在步骤S130中，形成源漏极层3的方式可参考上述栅极层1的形成方式，在此不再详述。
本公开示例实施方式提供一种栅极驱动电路，本示例实施方式的栅极驱动电路可以包括上述任一示例实施方式的晶体管。该晶体管的数量可以是多个，且分多行设置，以便对阵列基板分行驱动。具体原理可参考现有的阵列基板行驱动技术中的栅极驱动电路，在此不再详述。
此外，本示例实施方式的栅极驱动电路还可以包括其它元件和线路，具体可参考现有栅极驱动电路，在此不再详述。
本公开示例实施方式提供一种阵列基板，该阵列基板可具有显示区和位于显示区周边的非显示区。如图9所示，本示例实施方式的阵列基板可以包括衬底基板4和上述的栅极驱动电路，该栅极驱动电路可设于衬底基板4上，且栅极驱动电路位于非显示区。具体而言，上述晶体管的栅极层1、有源层2和源漏极层3可自下而上的设置于衬底基板4上。此外，本示例实施方式的阵列基板还可以包括其它组件，具体可参考现有阵列基板，在此不再详述。
本公开示例实施方式提供一种显示装置，本示例实施方式的显示装置可以包括上述阵列基板。此外，本实施方式的显示装置还可以包括其它组件，具体可参考现有显示装置，在此不再详述。
本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其它实施方案。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由所附的权利要求指出。
Claims (10)
1.一种晶体管，用于栅极驱动电路，所述栅极驱动电路设于阵列基板的非显示区，其特征在于，所述晶体管包括：
栅极层，包括沿第一方向分布且互相连接的多个栅极线；
有源层，设于所述栅极层上；
源漏极层，设于所述有源层上，且包括沿第二方向间隔分布的多个源极线和多个漏极线，多个所述源极线互相连接，多个所述漏极线互相连接，所述第二方向与所述第一方向不同。
2.根据权利要求1所述的晶体管，其特征在于，所述栅极层还包括边框，多个所述栅极线均设于所述边框内，且均与所述边框连接。
3.根据权利要求1所述的晶体管，其特征在于，所述有源层包括多个有源条，多个所述有源条一一对应的设于多个所述栅极线上。
4.根据权利要求1或3所述的晶体管，其特征在于，所述有源层的材料为铟镓锌氧化物。
5.根据权利要求1-3任一项所述的晶体管，其特征在于，相邻两所述源极线间仅设有一个所述漏极线，相邻两所述漏极线间仅设有一个所述源极线。
6.根据权利要求1-3任一项所述的晶体管，其特征在于，所述第一方向与所述第二方向垂直。
7.一种晶体管制造方法，其特征在于，包括：
形成栅极层，所述栅极层包括沿第一方向分布且互相连接的多个栅极线；
在所述栅极层上形成有源层；
在所述有源层上形成源漏极层，所述源漏极层包括沿第二方向间隔分布的多个源极线和多个漏极线，多个所述源极线互相连接，多个所述漏极线互相连接，所述第二方向与所述第一方向不同。
8.一种栅极驱动电路，其特征在于，包括权利要求1-6任一项所述的晶体管。
9.一种阵列基板，具有显示区和所述显示区周边的非显示区，其特征在于，所述阵列基板包括：
衬底基板；
权利要求8所述的栅极驱动电路，设于所述衬底基板上，且所述栅极驱动电路位于所述非显示区。
10.一种显示装置，其特征在于，包括权利要求9所述的阵列基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810004554.7A CN108231756A (zh) | 2018-01-03 | 2018-01-03 | 显示装置、阵列基板、栅极驱动电路、晶体管及制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810004554.7A CN108231756A (zh) | 2018-01-03 | 2018-01-03 | 显示装置、阵列基板、栅极驱动电路、晶体管及制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN108231756A true CN108231756A (zh) | 2018-06-29 |
Family
ID=62642689
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810004554.7A Pending CN108231756A (zh) | 2018-01-03 | 2018-01-03 | 显示装置、阵列基板、栅极驱动电路、晶体管及制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108231756A (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130280822A1 (en) * | 2009-06-15 | 2013-10-24 | Au Optronics Corp. | Method for repairing driver circuit structure |
| CN105974690A (zh) * | 2016-07-22 | 2016-09-28 | 京东方科技集团股份有限公司 | 一种掩模板、阵列基板、显示面板及显示装置 |
| CN106252418A (zh) * | 2016-09-22 | 2016-12-21 | 南京华东电子信息科技股份有限公司 | 一种薄膜晶体管 |
| CN107425017A (zh) * | 2017-08-17 | 2017-12-01 | 京东方科技集团股份有限公司 | 一种阵列基板、显示面板及显示装置 |
-
2018
- 2018-01-03 CN CN201810004554.7A patent/CN108231756A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130280822A1 (en) * | 2009-06-15 | 2013-10-24 | Au Optronics Corp. | Method for repairing driver circuit structure |
| CN105974690A (zh) * | 2016-07-22 | 2016-09-28 | 京东方科技集团股份有限公司 | 一种掩模板、阵列基板、显示面板及显示装置 |
| CN106252418A (zh) * | 2016-09-22 | 2016-12-21 | 南京华东电子信息科技股份有限公司 | 一种薄膜晶体管 |
| CN107425017A (zh) * | 2017-08-17 | 2017-12-01 | 京东方科技集团股份有限公司 | 一种阵列基板、显示面板及显示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101587272A (zh) | 液晶显示器件及其制造方法 | |
| CN104218019A (zh) | 薄膜晶体管阵列基板及其制造方法 | |
| US9651840B1 (en) | Array substrate and method of repairing broken lines therefor | |
| TW490856B (en) | Repairing method for data line of liquid crystal display | |
| CN104409514A (zh) | 一种薄膜晶体管结构、其制作方法及相关装置 | |
| JP4166300B2 (ja) | 液晶表示装置の製造方法 | |
| CN100514610C (zh) | 薄膜晶体管阵列基板及其制作方法 | |
| CN104409462A (zh) | 阵列基板及其制造方法、显示装置 | |
| US6476881B2 (en) | Liquid crystal display device and defect repairing method therefor | |
| CN108346622A (zh) | 阵列基板及其制备方法、显示面板 | |
| KR20030057230A (ko) | 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법 | |
| WO2016041349A1 (zh) | 阵列基板及其制备方法、显示装置 | |
| JPS61235816A (ja) | 薄膜能動素子 | |
| CN106990632A (zh) | 阵列基板及显示装置 | |
| JPS61153619A (ja) | 薄膜トランジスタ− | |
| CN108231756A (zh) | 显示装置、阵列基板、栅极驱动电路、晶体管及制造方法 | |
| JP3372882B2 (ja) | 反射型液晶表示装置における基板の製造方法 | |
| JP2000029061A (ja) | 液晶表示装置およびその製造方法 | |
| CN103605242A (zh) | 一种阵列基板及其制备方法和显示装置 | |
| KR101232138B1 (ko) | 액정표시소자 및 이의 제조방법 | |
| KR100840309B1 (ko) | 박막 트랜지스터 기판 및 그의 수리 방법 | |
| JP2690404B2 (ja) | アクティブマトリクス基板 | |
| CN107425017A (zh) | 一种阵列基板、显示面板及显示装置 | |
| CN110880288B (zh) | 显示装置及其制造方法 | |
| CN104658900A (zh) | 具有激光通孔和切口的栅极的阳极化 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180629 |