CN108172493B - 等离子体处理装置和等离子体处理方法 - Google Patents

等离子体处理装置和等离子体处理方法 Download PDF

Info

Publication number
CN108172493B
CN108172493B CN201711285454.8A CN201711285454A CN108172493B CN 108172493 B CN108172493 B CN 108172493B CN 201711285454 A CN201711285454 A CN 201711285454A CN 108172493 B CN108172493 B CN 108172493B
Authority
CN
China
Prior art keywords
gas
space
supplied
plasma processing
gas supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711285454.8A
Other languages
English (en)
Other versions
CN108172493A (zh
Inventor
阪根亮太
小林秀行
长畑寿
罗重佑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN108172493A publication Critical patent/CN108172493A/zh
Application granted granted Critical
Publication of CN108172493B publication Critical patent/CN108172493B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • C23C16/4585—Devices at or outside the perimeter of the substrate support, e.g. clamping rings, shrouds
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • C23C16/4586—Elements in the interior of the support, e.g. electrodes, heating or cooling devices
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32623—Mechanical discharge control means
    • H01J37/32651—Shields, e.g. dark space shields, Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Analytical Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)
  • Treatment Of Fiber Materials (AREA)

Abstract

本发明提供一种在具有后混合结构的等离子体处理装置中能够得到良好的蚀刻形状的等离子体处理装置和等离子体处理方法。通过具有如下特征的等离子体处理装置来解决上述课题，该等离子体处理装置包括：处理容器；设置于所述处理容器内的保持基片的载置台；能够从与所述载置台相对的位置供给第一气体的第一气体供给部；将所述第一气体等离子体化的高频电源；以包围所述载置台的周围的方式设置的、遮挡被等离子体化了的所述第一气体的遮挡部；经由所述遮挡部将所述处理容器内排气的排气部；和能够对所述遮挡部与所述排气部之间的空间供给第二气体的第二气体供给部。

Description

等离子体处理装置和等离子体处理方法
技术领域
本发明涉及等离子体处理装置和等离子体处理方法。
背景技术
等离子体蚀刻是为了将抗蚀剂掩模等的蚀刻掩模的图案转印到蚀刻对象膜而进行的，上述抗蚀剂掩模通过使用光刻技术形成在蚀刻对象膜上。形成在蚀刻对象膜的图案的极限尺寸依赖于抗蚀剂掩模的分辨率。
近年来，随着电子器件的高集成化，要求形成比抗蚀剂掩模的分辨率的极限更小尺寸的精细图案。关于形成这样的精细图案的方法，公知的是进行以下步骤的方法，即：在形成于蚀刻对象膜上的抗蚀剂掩模上成膜硅氧化膜的步骤；和将抗蚀剂掩模作为蚀刻掩模来进行等离子体蚀刻的步骤(例如，参照专利文献1)。
关于在抗蚀剂掩模上成膜硅氧化膜的方法，原子层沉积(ALD：Atomic LayerDeposition)法是众所周知的。ALD法中，通过反复进行：使作为成膜原料(前体)的含硅气体吸附在抗蚀剂掩模上的步骤；和向所吸附的含硅气体供给作为反应气体的由含氧气体生成的氧自由基的步骤，在抗蚀剂掩模上形成硅氧化膜。
另外，ALD法中，通过使用氨基硅烷类气体作为含硅气体，能够在抗蚀剂掩模上成膜共形的硅氧化膜(例如，参照专利文献2)。这是因为，通过氨基硅烷类气体与抗蚀剂的表面或者氧化膜的表面的羟基发生置换反应而被吸附，并且直至被氧化处理以前不会发生进一步的聚合反应。
另外，能够供给氨基硅烷类气体的等离子体处理装置具有使氨基硅烷类气体的供给配管与其他的处理气体(例如氧气)的供给配管分离的结构，也就是所谓的后混合结构。这是因为氨基硅烷类气体的反应性高，所以如果使用相同的配管供给氨基硅烷类气体和其他的处理气体，那么在配管内吸附了的氨基硅烷类气体会与其他的处理气体反应，而堆积反应生成物。在配管内所堆积的反应生成物成为颗粒的原因。另外，在配管内所堆积的反应生成物难以通过清洗来去除。而且，当配管的位置距等离子体区域近时，会成为异常放电的原因。
另外，即使是具有后混合结构的等离子体处理装置，在不供给氨基硅烷类气体而是供给其他处理气体的情况下，也有可能其他处理气体侵入到氨基硅烷类气体的供给配管。因此，为了防止其他处理气体侵入氨基硅烷类气体的供给配管，在不供给氨基硅烷类气体时，在氨基硅烷类气体的供给配管中流动不活泼气体。
现有技术文献
专利文献
专利文献1：日本特开2004-080033号公报
专利文献2：日本特开2009-016814号公报
发明内容
发明要解决的课题
但是，当使用相同等离子体处理装置进行利用ALD法的成膜工序和蚀刻工序时，在蚀刻工序中，存在从氨基硅烷类气体的供给配管供给的不活泼气体作为添加气体发挥作用的情况。在蚀刻工序中，当不活泼气体作为添加气体发挥作用时，由于掩模选择比降低，或者LER(Line Edge Roughness：线边缘粗糙度)增大，有时不能得到良好的蚀刻形状。
因此，本发明的一个方式，其目的在于一种提供等离子体处理装置，在具有后混合结构的等离子体处理装置中，能够得到良好的蚀刻形状。
用于解决课题的技术手段
为了达成上述目的，本发明的一个方式的等离子体处理装置，其特征在于，包括：处理容器；设置于所述处理容器内的保持基片的载置台；能够从与所述载置台相对的位置供给第一气体的第一气体供给部；将所述第一气体等离子体化的高频电源；以包围所述载置台的周围的方式设置的、遮挡被等离子体化了的所述第一气体的遮挡部；经由所述遮挡部将所述处理容器内排气的排气部；和能够对所述遮挡部与所述排气部之间的空间供给第二气体的第二气体供给部。
发明效果
根据本发明的等离子体处理装置，在具有后混合结构的等离子体处理装置中，能够得到良好的蚀刻形状。
附图说明
图1是表示本发明的实施方式的等离子体处理装置的概略截面图。
图2是用于说明图1的等离子体处理装置的动作的流程图。
图3是表示图1的等离子体处理装置的主要部分的结构的部分截面图。
图4是用于说明本发明的实施方式的等离子体处理方法的流程图。
图5是表示SiARC的蚀刻速率的图。
图6是表示SOC的蚀刻速率的图。
图7是用于说明蚀刻对象膜的图。
图8(a)～图8(b)是表示等离子体蚀刻后的蚀刻对象膜的图。
图9(a)～图9(b)是表示等离子体蚀刻后的蚀刻对象膜的LWR的图。
图10(a)～图10(b)是表示等离子体蚀刻后的蚀刻对象膜的LER的图。
图11是表示硅氧化膜的成膜量的图。
附图标记说明
10 等离子体处理装置
12 处理容器
40 第一气体供给部
48 挡板
50 排气装置
62 第一高频电源
64 第二高频电源
80 第二气体供给部
90 控制部
PD 载置台
A 处理空间
B 排气空间
W 晶片
具体实施方式
以下，参照附图对本发明的实施方式进行说明。此外，本说明书和附图中，对于实质上具有相同的功能结构的结构要素，标注相同的附图标记，并省略反复的说明。
(等离子体处理装置)
对本发明的实施方式的等离子体处理装置进行说明。图1是表示本发明的实施方式的等离子体处理装置的概略截面图。
如图1所示，等离子体处理装置10为电容耦合型等离子体蚀刻装置，具有大致圆筒形状的处理容器12。处理容器12的内壁面例如由进行了阳极氧化处理的铝形成。处理容器12被接地。
在处理容器12的底部上，设置有大致圆筒形状的支承部14。支承部14例如由绝缘材料形成。支承部14在处理容器12内从处理容器12的底部在铅锤方向上延伸。在处理容器12内设置有载置台PD。载置台PD由支承部14支承。
载置台PD在其上面保持半导体晶片(以下，称为“晶片W”)。载置台PD包括下部电极LE和静电卡盘ESC。下部电极LE包括第一板18a和第二板18b。第一板18a和第二板18b例如由铝等金属形成为大致圆盘形状。第二板18b设置于第一板18a上，与第一板18a电连接。
在第二板18b上设置有静电卡盘ESC。静电卡盘ESC具有在一对绝缘层或者绝缘片之间配置有作为导电膜的电极的结构。直流电源22经由开关23与静电卡盘ESC的电极电连接。静电卡盘ESC通过由来自直流电源22的直流电压产生的库仑力等静电力来吸附晶片W。由此，静电卡盘ESC能够保持晶片W。
在第二板18b的周缘部上，以包围晶片W的边缘和静电卡盘ESC的方式配置有聚焦环FR。聚焦环FR是为了提高蚀刻的均匀性而设置的。聚焦环FR由根据蚀刻对象膜的材料选择的材料形成，例如由硅或者石英形成。
在第二板18b的内部设置有作为温度调节机构发挥功能的制冷剂流路24。从设置于处理容器12的外部的冷却机构经由配管26a向制冷剂流路24供给制冷剂，供给到制冷剂流路24的制冷剂经由配管26b返回冷却机构。即，以循环的方式向制冷剂流路24供给制冷剂。另外，通过调整向制冷剂流路24供给的制冷剂的温度，能够控制由静电卡盘ESC所保持的晶片W的温度。
在等离子体处理装置10设置有气体供给线路28。气体供给线路28将来自导热气体供给机构的导热气体、例如氦(He)气体供给到静电卡盘ESC的上表面与晶片W的背面之间。
等离子体处理装置10具有上部电极30。上部电极30以与该载置台PD相对的方式配置于载置台PD的上方。下部电极LE和上部电极30彼此大致平行地设置。在上部电极30和下部电极LE之间形成有用于对晶片W进行等离子体处理的处理空间A。
上部电极30通过绝缘性遮挡部件32被支承于被处理容器12的上部。上部电极30例如构成为距载置台PD的上表面的铅锤方向的距离G是可变的。上部电极30包括电极板34和电极支承体36。电极板34面向处理空间A，在电极板34设置有多个气体喷出孔34a。电极板34例如由硅形成。此外，虽然图1所示的电极板34为平板，但是也可以具有随着外周部而上部电极30与载置台PD的上表面的距离G逐渐变短的锥形形状(taper：倾斜形状)。
电极支承体36是将电极板34可自由装卸地支承的部件，例如由铝等导电性材料形成。电极支承体36可以具有水冷结构。在电极支承体36的内部设置有气体扩散室36a。在气体扩散室36a，与气体喷出孔34a连通的多个气体流通孔36b向下方延伸。另外，在电极支承体36形成有向气体扩散室36a导入处理气体的气体导入口36c，在气体导入口36c连接有气体供给管38。
处理气体供给源组41经由阀组42和流量控制器组43与气体供给管38连接。由此，能够向处理空间A供给处理气体。处理气体供给源组41包括含氧气体的供给源、含氮气体的供给源等的反应气体的供给源和蚀刻气体的供给源。含氧气体例如为氧气(O2)气体、臭氧(O3)气体、一氧化碳(CO)气体、二氧化碳(CO2)气体。含氮气体例如为氮气(N2)气体、氨气(NH3)气体。蚀刻气体例如为C4H6气体、C4H8气体等的氟碳气体。
另外，气体供给管与吹扫气体供给源连接。由此，能够向处理空间A供给吹扫气体。吹扫气体为稀有气体或者N2气体等的不活泼气体。稀有气体例如为氩(Ar)气体、He气体、氪(Kr)气体、氙(Xe)气体。
阀组42包括多个阀，流量控制器组43包括质量流量控制器等的多个流量控制器。处理气体供给源组41的多个气体供给源分别经由阀组42对应的阀和流量控制器组43对应的流量控制器与气体供给管38连接。
气体喷出孔34a、气体扩散室36a、气体流通孔36b、气体导入口36c、气体供给管38、处理气体供给源组41、阀组42、流量控制器组43和吹扫气体供给源构成第一气体供给部40。
在等离子体处理装置10中，沿着处理容器12的内壁装卸自由地设置有防护件46。防护件46也设置于支承部14的外周。防护件46是用于防止由蚀刻产生的副产物吸附在处理容器12的部件，例如通过在铝上覆盖Y2O3等的陶瓷来形成。
在载置台PD的周围设置有为了将处理容器12内均匀地排气而具有多个排气孔的挡板48。挡板48例如通过在铝上覆盖Y2O3等的陶瓷来形成，具有遮挡等离子体化了的气体的功能。在挡板48的下方，以包围载置台PD的方式形成有排气空间B。即，排气空间B经由挡板48与处理空间A连通。此外，挡板48在载置台PD的周围能够在铅锤方向上移动。
处理空间A从排气空间B经由排气管52与包括涡轮分子泵等真空泵的排气装置50连接。并且，处理容器12内的处理空间A的气体通过排气装置50向排气空间B排出，经由排气管52被排气。由此，能够将处理容器12内的处理空间A减压到规定的真空度。另外，由于设置有挡板48的部分的电导(Conductance)低，排气空间B具有比处理空间A的压力小规定比例的压力。规定的比例是根据设置于挡板48的多个排气孔的数量、大小等变化的数值，例如可以设为30％以上。
在排气管52形成有向排气空间B导入成膜原料(前体)气体的气体导入口52a。气体供给管82与气体导入口52a连接。
在气体供给管82连接有前体气体供给源和吹扫气体供给源经由未图示的阀、流量控制器等。由此，能够从气体供给管82将前体气体和/或吹扫气体供给到排气空间B。前体气体例如为含硅气体。含硅气体为BTBAS(双叔丁基氨基硅烷)、BDMAS(双(二甲基氨基)硅烷)、BDEAS(双(二乙基氨基)硅烷)、DMAS(二甲基氨基硅烷)、DEAS(二乙基氨基硅烷)、DPAS(二丙基氨基硅烷)、BAS(丁基氨基硅烷)、DIPAS(二异丙基氨基硅烷)、BEMAS(双乙基甲基氨基硅烷)等氨基硅烷类气体、TEOS(四乙氧基硅烷)等烷氧基硅类气体、SiCl4、SiF4气体等卤化硅气体。吹扫气体为稀有气体或者N2气体。稀有气体例如为Ar气体、He气体、Kr气体、Xe气体。
气体导入口52a、气体供给管82、前体气体供给源和吹扫气体供给源构成第二气体供给部80。
另外，在处理容器12的侧壁设置有晶片W的搬入搬出口12g。搬入搬出口12g通过闸阀54能够开闭。
另外，等离子体处理装置10具有第一高频电源62和第二高频电源64。第一高频电源62为产生等离子体生成用的第一高频电力的电源，产生频率为27～100MHz、例如为40MHz的高频电力。第一高频电源62经由匹配器66与下部电极LE连接。匹配器66为用于使第一高频电源62的输出阻抗与负载侧(下部电极LE侧)的输入阻抗匹配的电路。此外，第一高频电源62也可以经由匹配器66与上部电极30连接。
第二高频电源64为产生用于向晶片W引入离子的第二高频电力、即高频偏置电力的电源，产生频率为400kHz～13.56MHz的范围内、例如为13MHz的高频偏置电力。第二高频电源64经由匹配器68与下部电极LE连接。匹配器68为用于使第二高频电源64的输出阻抗与负载侧(下部电极LE侧)的输入阻抗匹配的电路。
另外，等离子体处理装置10具有电源70。电源70与上部电极30连接。电源70对上部电极30施加电压，该电压用于将存在于处理空间A中的正离子引入到电极板34。电源70例如为产生负的直流电压的直流电源。此外，电源70也可以为产生比较低频率的交流电压的交流电源。从电源70施加到上部电极30的电压例如为150V以上的电压。当从电源70向上部电极30施加电压时，存在于处理空间A中的正离子与电极板34碰撞。由此，从电极板34释放二次电子和/或硅。所释放出的硅与存在于处理空间A中的氟元素的活性种结合，使氟元素的活性种的量降低。
另外，等离子体处理装置10具有控制部90。控制部90为包括处理器、存储部、输入装置、显示装置等的计算机，控制等离子体处理装置10的各部。在控制部90，操作员等为了管理等离子体处理装置10能够使用输入装置进行指令的输入操作。另外，在控制部90，通过显示装置，能够可视化显示等离子体处理装置10的工作状况。而且，在控制部90的存储部存储有用于通过处理器控制由等离子体处理装置10实施的各种处理的控制程序、用于根据处理条件使在处理装置10的各部实施处理的程序、即处理方案。
然而，能够供给氨基硅烷类气体的等离子体处理装置具有使氨基硅烷类气体的供给配管与其他处理气体(例如氧气)的供给配管分离的结构，即所谓的后混合结构。这是由于，氨基硅烷类气体的反应性高，因此如果使用相同(同一)配管供给氨基硅烷类气体和其他的处理气体，那么配管内吸附的氨基硅烷类气体与其他的处理气体发生反应，反应生成物堆积。在配管内堆积了的反应生成物是产生颗粒的原因。另外，在配管内堆积的反应生成物难以通过清洗去除。而且，在配管的位置离等离子体区域近的情况下，会成为异常放电的原因。
但是，即使是具有后混合结构的等离子体处理装置，在供给氨基硅烷类气体、而不供给其他处理气体时，氨基硅烷类气体也可能侵入到其他处理气体的供给配管。因此，为了防止氨基硅烷类气体侵入到其他处理气体的供给配管内，在不供给其他的处理气体时，在其他处理气体的供给配管中流通着作为吹扫气体的不活泼气体。
另外，即使是具有后混合结构的等离子体处理装置，在不供给氨基硅烷类气体、而供给其他处理气体时，其他处理气体也可能侵入到氨基硅烷类气体的供给配管。因此，为了防止其他处理气体侵入到氨基硅烷类气体的供给配管内，在不供给氨基硅烷类气体时，在氨基硅烷类气体的供给配管中流通着作为吹扫气体的不活泼气体。
但是，在使用相同等离子体处理装置进行基于ALD法的成膜工序和蚀刻工序的情况下，在蚀刻工序中，存在从供给氨基硅烷类气体的配管供给的吹扫气体作为添加气体发挥作用的情况。在蚀刻工序中吹扫气体作为添加气体发挥作用时，由于掩模选择比降低，或者LER(Liner Edge Roughness：线边缘粗糙度)增大，因此有时无法得到良好的蚀刻形状。
本发明的实施方式的等离子体处理装置中，设置有能够供给前体气体的第二气体供给部80，上述前体气体供给到被供给等离子体化了的处理气体的处理空间A和经由挡板48连通的排气空间B。由此，供给到处理空间A的等离子体化了的处理气体通过挡板48被遮挡，基本不被供给到排气空间B，基本上不能到达第二气体供给部80的气体供给管82。因此，在气体供给管82中，能够抑制前体气体与等离子体化了的处理气体发生反应而生成反应生成物的情况。
另外，本发明的实施方式的等离子体处理装置中，由于在排气空间B设置有第二气体供给部80，在从第二气体供给部80不供给前体气体时，即使供给吹扫气体，也基本不能到达处理空间A中。因此，在蚀刻工序中，吹扫气体没有作为添加气体发挥作用，因此掩模选择比不会降低、LER不会增大，能够得到良好的蚀刻形状。
(等离子体处理装置的动作)
接着，对本发明的实施方式的等离子体处理装置的动作进行说明。图2是用于说明图1的等离子体处理装置的动作的流程图。
首先，由操作员等向等离子体处理装置10输入实施规定的等离子体处理的指令时，控制部90判断要实施的规定的等离子体处理是否为供给前体气体的处理(步骤S1)。
在步骤S1中，判断为是供给前体气体的处理时，控制部90控制等离子体处理装置10，使得从第一气体供给部40向处理控制A供给吹扫气体，从第二气体供给部80向排气空间B供给前体气体(步骤S2)。此时，优选调整吹扫气体的流量和载置台PD与上部电极30之间的距离G的至少任意一者，使得在从第一气体供给部40到第二气体供给部80之间的空间中，气体的输送为相比于“流动”以“扩散”起主要作用。具体而言，是减少吹扫气体的流量而扩大距离G的趋势。在从第一气体供给部40到第二气体供给部80之间的空间中，气体的输送为相比于“流动”以“扩散”起主要作用时，供给到排气空间B的前体气体与供给到处理空间A的吹扫气体的流动相逆流，通过气体分子的扩散变得容易到达晶片W的表面。因此，前体气体高效地吸附至晶片W的表面。此外，在从第一气体供给部40到第二气体供给部80之间的空间中，气体的输送为相比于“流动”以“扩散”起主要作用是指，后述的佩克莱数(pecletnumber)为小于1的情况。
接着，控制器90判断是否经过了规定的时间(步骤S3)。规定的时间为实施规定的等离子体处理的时间。
在步骤S3中，判断为经过了规定的时间时，控制部90控制等离子体处理装置10，以停止来自第一气体供给部40和第二气体供给部80的气体的供给(步骤S4)。然后，结束处理。
在步骤S3中，判断为没有经过规定的时间时，返回步骤S2。即，直到经过规定的时间为止，控制部90控制等离子体处理装置10，使得从第一气体供给部40向处理空间A供给吹扫气体，从第二气体供给部80向排气空间B供给前体气体。
在步骤S1中，判断不是供给前体气体的处理时，控制部90判断要实施的规定的等离子体处理是否为供给处理气体的处理(步骤S5)。
在步骤S5中，判断为是供给处理气体的处理时，控制部90控制等离子体处理装置10，使得从第一气体供给部40供给处理气体，从第二气体供给部80供给吹扫气体(步骤S6)。此时，优选调整供给到处理空间A中的处理气体的流量和载置台PD与上部电极30之间的距离G的至少任意一者，使得在从第一气体供给部40到第二气体供给部80之间的空间中，气体的输送为相比于“扩散”以“流动”起主要作用。具体而言是增加吹扫气体的流量、缩短距离G的趋势。在从第一气体供给部40到第二气体供给部80之间的空间中，气体的输送为相比于“扩散”以“流动”其主要作用时，供给到排气空间B的前体气体不能与供给到处理空间A的处理气体的流动相逆流，基本上不能通过气体分子的扩散到达晶片W的表面。因此，在处理空间A中，使用了处理气体的工序处理，例如进行使用了蚀刻气体的等离子体蚀刻时，能够抑制供给到排气空间B的吹扫气体作为添加气体发挥作用。其结果为，掩模选择比不降低、LER不增大，能够得到良好的蚀刻形状。此外，在步骤S5，也可以不从第二气体供给部80供给吹扫气体。
接着，控制部90控制等离子体处理装置10，使得等离子体ON(开启)(步骤S7)。具体而言，控制部90控制第一高频电源62和第二高频电源64的动作，向下部电极LE供给高频电力，由此在处理容器12内的处理空间A中生成处理气体的等离子体。
接着，控制部90判断是否经过了规定的时间(步骤S8)。规定的时间是指实施规定的等离子体处理的时间。
在步骤S8中，判断为经过了规定的时间时，控制部90控制等离子体处理装置10的动作，使得等离子体OFF(停止)，并且停止向处理空间A供给气体和向排气空间B供给气体(步骤S9)。然后结束处理。
在步骤S8中，判断为没有经过规定的时间时，返回步骤S6。即，直至经过了规定的时间，控制等离子体处理装置10，使得从第一气体供给部40供给处理气体，从第二气体供给部80供给吹扫气体。
此外，在步骤S5中，当控制部90判断为不是供给处理气体的处理时，结束处理。
(佩克莱数)
接着，对佩克莱数进行说明。图3是表示图1的等离子体处理装置的主要部分的结构的部分截面图。
如图3所示，从多个气体喷出孔34a向上部电极30与载置台PD之间的空间即处理空间A供给气体时，气体在连接着排气装置50的方向即排气方向上一边扩散一边流动。根据装置结构、处理条件等，通过“扩散”和“流动”输送的气体成分(例如，自由基)的浓度分布，依赖于“扩散”和“流动”中哪一个因素是不同的。公知作为无量纲量的佩克莱数Pe，其定性地表示依赖于“扩散”和“流动”中哪一个因素且以怎样的程度依赖。
佩克莱数Pe，通过使用从第一气体供给部40的端部至第二气体供给部80之间的距离L[m]、与从第一气体供给部40供给的气体的气流垂直的空间截面积S(x)[m2]、从第一气体供给部40供给的气体的供给流量Q[Torr·m3/s]、处理容器12内的压力P[Torr]、从第二气体供给部80供给的气体相对从第一气体供给部40供给的气体的扩散系数D[m2/s]，按照下列的式(1)来计算。
【式1】
Figure BDA0001498342320000121
佩克莱数Pe以1为界限，Pe小于1时，气体的输送以“扩散”起主要作用，Pe大于1时，气体的输送以“流动”起主要作用。
(等离子体处理方法)
接着，对本发明的实施方式中的等离子体处理方法进行说明。本发明的实施方式的等离子体处理方法包括成膜步骤和蚀刻步骤。成膜步骤包括吸附步骤和反应步骤。吸附步骤是通过向排气空间B供给前体气体，向处理空间A供给不活泼气体，使晶片W的表面吸附前体气体的步骤。反应步骤是通过向处理空间A供给与前体气体发生反应的反应气体，生成前体气体与反应气体的反应生成物的步骤。蚀刻步骤为是通过向处理空间A供给蚀刻气体，进行蚀刻的步骤。另外，在切换各步骤时，可以进行通过向处理空间A供给吹扫气体，由吹扫气体来置换处理空间A中剩余的前体气体、反应气体和蚀刻气体的吹扫步骤。
以下，使用上述的等离子体处理装置10，以进行基于ALD法得到的硅氧化膜的成膜和等离子体蚀刻的情况为例进行说明。具体而言，首先，准备形成有蚀刻对象膜和抗蚀剂图案的晶片W。接着，以覆盖抗蚀剂图案的表面的方式，通过ALD法形成硅氧化膜。接着，通过等离子体蚀刻对蚀刻对象膜进行蚀刻，由此形成期望的精细图案。此外，以下的等离子体处理方法，通过控制部90控制等离子体处理装置10的各部的动作来实施。
图4是用于说明本发明的实施方式的等离子体处理方法的流程图。如图4所示，本发明的实施方式的等离子体处理方法包括：通过ALD法成膜硅氧化膜的成膜步骤S50；和进行等离子体蚀刻的蚀刻步骤S60。
成膜步骤S50包括吸附步骤S51、反应步骤S52和判断步骤S53。
吸附步骤S51是通过供给氨基硅烷气体，使氨基硅烷气体吸附在抗蚀剂图案上的步骤。在吸附步骤S51中，从第二气体供给部80向排气空间B供给氨基硅烷气体，从第一气体供给部40向处理空间A供给不活泼气体。此时，优选对不活泼气体的流量进行调整，使得在从第一气体供给部40至第二气体供给部80之间的空间中，气体的输送为相比于“流动”以“扩散”起主要作用。在从第一气体供给部40到第二气体供给部80之间的空间中，气体的输送为相比于“流动”以“扩散”起主要作用时，供给到排气空间B中的氨基硅烷气体与供给到处理空间A中的不活泼气体的流动相逆流，通过气体分子的扩散变得容易到达晶片W的表面。因此，在抗蚀剂图案上，高效地吸附氨基硅烷气体。
反应步骤S52是通过供给等离子体化了的氧气，使吸附于抗蚀剂图案上的氨基硅烷气体与等离子体化了的氧气发生反应，来使硅氧化膜堆积的步骤。反应步骤S52中，从第一气体供给部40向处理空间A供给氧气，从第二气体供给部向排气空间B供给不活泼气体。另外，从第一高频电源62向下部电极LE施加第一高频电力，使所供给的氧气等离子体化。此时，在处理空间A与排气空间B之间设置有遮挡等离子体化了的氧气的挡板48。由此，供给到处理空间A的等离子体化了的氧气被挡板48遮挡，因此基本上不被供给到排气空间B，基本上不能到达第二气体供给部80的气体供给管82。因此，能够抑制在气体供给管82内前体气体与等离子体化了的氧气发生反应而生成反应生成物的情况。另外，由于不需要引入来自等离子体的离子，优选不从第二高频电源64向下部电极LE施加第二高频电力。
判断步骤S53是判断从开始成膜起是否已经过了吸附步骤和反应步骤的规定的反复次数的步骤。在判断步骤S53中，判断为已经过了吸附步骤和反应步骤的规定的反复次数时，结束成膜步骤S50，进行蚀刻步骤S60。在判断步骤S53中，判断为还未经过吸附步骤和反应步骤的规定的反复次数时，返回吸附步骤S51，进行吸附步骤S51和反应步骤S53。此外，反复次数是根据要成膜的膜的厚度等预先设定的。
由此，在成膜步骤S50中，通过反复进行吸附步骤S51和反应步骤S52直至预先设定的规定的反复次数经过，来成膜期望的膜厚的硅氧化膜。
在蚀刻步骤S60中，包括第一蚀刻步骤S61和第二蚀刻步骤S62。
第一蚀刻步骤S61是通过供给第一蚀刻气体，使硅氧化膜保留于抗蚀剂图案的侧壁，并去除在抗蚀剂图案的上面所形成的硅氧化膜的步骤。在第一蚀刻步骤S61中，从第一气体供给部40向处理空间A供给第一蚀刻气体，从第二气体供给部向排气空间B供给不活泼气体。作为第一蚀刻气体，可以使用硅氧化膜比抗蚀剂图案更容易被蚀刻的蚀刻气体，例如可以举出CF4气体或C4F8气体等氟碳气体，CHF3气体或CH2F2气体等的氢氟烃气体。另外，从第一高频电源62将第一高频电力施加到下部电极LE，从第二高频电源64将第二高频电力施加到下部电极LE。在第二蚀刻步骤S62中，保留在抗蚀剂图案的侧壁的硅氧化膜起到防止抗蚀剂图案的宽度变窄的作用。这是由于通过保留在抗蚀剂图案的侧壁的硅氧化膜，能够防止原子、等离子体离子与抗蚀剂图案的侧壁发生碰撞的情况。
在第一蚀刻步骤S61中，优选调整向处理空间A供给的第一蚀刻气体的流量和载置台PD与上部电极30之间的距离G中的至少任意一者，使得在从第一气体供给部40至第二气体供给部80之间的空间中，气体的输送为相比于“扩散”以“流动”起主要作用。具体而言是增大吹扫气体的流量而缩小距离G的趋势。在从第一气体供给部40到第二气体供给部80之间的空间中，气体的输送为相比于“扩散”以“流动”起主要作用时，供给到排气空间B的不活泼气体不能够与供给到处理空间A的第一蚀刻气体的气流相逆流，基本上不会通过气体分子的扩散到达晶片W的表面。因此，能够抑制供给到排气空间B的不活泼气体作为第一蚀刻气体的添加气体发挥作用。其结果为，掩模的选择比不降低、LE R不增大，而能够得到良好的蚀刻形状。
第二蚀刻步骤S62是通过供给第二蚀刻气体，将抗蚀剂图案作为蚀刻掩模来对蚀刻对象膜进行蚀刻，由此形成蚀刻对象膜的图案的步骤。在第二蚀刻步骤S62中，从第一气体供给部40向处理空间A供给第二蚀刻气体，并从第二气体供给部向排气空间B供给不活泼气体。作为第二蚀刻气体，能够使用抗蚀剂图案比硅氧化膜更容易被蚀刻的蚀刻气体，例如可以举出O2或者H2/N2。由此，在对蚀刻对象膜进行蚀刻时，硅氧化膜的蚀刻速度变低，而抗蚀剂图案的蚀刻速度变高，因此，在抗蚀剂图案中产生损伤。当在抗蚀剂图案中产生损伤时，抗蚀剂材料与蚀刻气体发生反应而生成有机物质的聚合物。例如，这样的聚合物可以是包括碳元素和氟元素的物质。当生成聚合物时，在抗蚀剂图案的上部形成聚合物膜。聚合物膜防止在其下部的抗蚀剂图案中产生这样程度以上的损伤。
在第二蚀刻步骤S62中，优选调整向处理空间A供给的第二蚀刻气体的流量和载置台PD与上部电极30之间的距离G中的至少任意一者，使得在从第一气体供给部40至第二气体供给部80之间的空间中，气体的输送为相比于“扩散”以“流动”起主要作用。具体而言是增大吹扫气体的流量而缩小距离G的趋势。在从第一气体供给部40至第二气体供给部80之间的空间中，气体的输送为相比于“扩散”以“流动”起主要作用时，供给到排气空间B的不活泼气体不能与供给到处理空间A的第二蚀刻气体的气流相逆流，基本上不会通过气体分子的扩散而到达晶片W的表面。因此，能够抑制供给到排气空间B的不活泼气体作为第二蚀刻气体的添加气体发挥作用。其结果为，掩模的选择比不降低，LER不增大，而能够得到良好的蚀刻形状。
实施例
对使用了本发明的实施方式的等离子体处理装置的等离子体处理方法中的、确认了蚀刻特性和成膜特性的实施例进行说明。
[实施例1]
实施例1中，利用下文所示的蚀刻条件，对作为蚀刻对象膜的含硅反射防止膜(SiARC)进行了等离子体蚀刻。
(蚀刻条件)
Figure BDA0001498342320000151
此时，为了实施例1的比较，代替排气空间B而以处理空间A为供给作为吹扫气体的Ar气体的空间，除了这一点以外，以与实施例1相同的蚀刻条件对SiARC进行了等离子体蚀刻(比较例1)。另外，在没有供给作为吹扫气体的Ar气体而其他的蚀刻条件与实施例1相同的条件下，对SiARC进行了等离子体蚀刻(参考例1)。
[比较例1]
比较例1中，利用下文所示的蚀刻条件，对作为蚀刻对象膜的SiARC进行等离子体蚀刻。
(蚀刻条件)
第一气体供给部：O2/CF4＝5sccm/55sccm
第二气体供给部：没有供给气体(Ar＝0sccm)
能够向处理空间A供给气体的气体供给部：Ar＝200sccm
第一高频电源：400W、连续波
第二高频电源：50W、连续波
[参考例1]
参考例1中，利用下文所示的蚀刻条件，对作为蚀刻对象膜的SiARC进行等离子体蚀刻。
(蚀刻条件)
第一气体供给部：O2/CF4＝5sccm/55sccm
第二气体供给部：没有供给气体(Ar＝0sccm)
第一高频电源：400W、连续波
第二高频电源：50W、连续波
图5是表示SiARC的蚀刻速率的图。图5中，横轴表示晶片的径向的位置(mm)，0(mm)为晶片的中心。另外，纵轴表示蚀刻速率(nm/min)。另外，图5中，实施例1的蚀刻速率以特性线α表示，比较例1的蚀刻速率以特性线β表示，参考例1的蚀刻速率以特性线γ表示。
如图5所示，从第二气体供给部80向排气空间B供给作为吹扫气体的Ar气体时(特性线α)，蚀刻速率为19.3nm/min±8.3％。而向处理空间A供给作为吹扫气体的Ar气体时(特性线β)，蚀刻速率为17.4nm/min±8.4％。另外，在没有供给作为吹扫气体的Ar气体时(特性线γ)，蚀刻速率为20.1nm/min±4.9％。
即，通过从第二气体供给部80向排气空间B供给作为吹扫气体的Ar气体，能够得到与没有供给作为吹扫气体的Ar气体时大致相同程度的蚀刻速率。与此不同，在向处理空间A供给作为吹扫气体的Ar气体的情况与没有供给作为吹扫气体的Ar气体的情况相比较，蚀刻速率大幅降低。
如此，在实施例1中，能够得到与参考例1大致相同程度的蚀刻速率。因此，认为在实施例1中，能够得到与参考例1大致相同的蚀刻特性。
[实施例2]
在实施例2中，利用下文所示的蚀刻条件，对作为蚀刻对象膜的旋涂碳(SOC：spin-on carbon)进行等离子体蚀刻。
(蚀刻条件)
第一气体供给部：H2/N2＝350sccm/350sccm
第二气体供给部：Ar＝200sccm
第一高频电源：500W、连续波
第二高频电源：100W、连续波
此时，为了比较实施例2的比较，代替排气空间B而以处理空间A为供给作为吹扫气体的Ar气体的空间，除了这一点以外，以与实施例2相同的蚀刻条件对SOC进行了等离子体蚀刻(比较例2)。另外，在没有供给作为吹扫气体的Ar气体而其他的蚀刻条件为与实施例1同样的条件下，对SOC进行了等离子体蚀刻(参考例2)。
[比较例2]
比较例2中，利用下文所示的蚀刻条件，对作为蚀刻对象膜的SOC进行了等离子体蚀刻。
(蚀刻条件)
第一气体供给部：H2/N2＝350sccm/350sccm
第二气体供给部：没有供给气体(Ar＝0sccm)
能够向处理空间A供给气体的气体供给部：Ar＝200sccm
第一高频电源：500W、连续波
第二高频电源：100W、连续波
[参考例2]
在参考例2中，利用下文所示的蚀刻条件，对作为蚀刻对象膜的SOC进行了等离子体蚀刻。
(蚀刻条件)
第一气体供给部：H2/N2＝350sccm/350sccm
第二气体供给部：没有供给气体(Ar＝0sccm)
第一高频电源：500W、连续波
第二高频电源：100W、连续波
图6是表示SOC的蚀刻速率的图。在图6中，横轴表示晶片的径向的位置(mm)，0(mm)为晶片的中心。另外，纵轴表示蚀刻速率(nm/min)。另外，在图6中，实施例2的蚀刻速率以特性线α表示，比较例2的蚀刻速率以特性线β表示，参考例2的蚀刻速率以特性线γ表示。
如图6所示，在从第二气体供给部80向排气空间B供给作为吹扫气体的Ar气体时(特性线α)，蚀刻速率为69.4nm/min±11.4％。而向处理空间A供给作为吹扫气体的Ar气体时(特性线β)，蚀刻速率为65.7nm/min±10.5％。另外，在没有供给作为吹扫气体的Ar气体的情况下(特性线γ)，蚀刻速率为71.2nm/min±11.2％。
即，通过从第二气体供给部80向排气空间B供给作为吹扫气体的Ar气体，能够得到与没有供给作为吹扫气体的Ar气体时大致相同程度的蚀刻速率。与此不同，向处理空间A供给作为吹扫气体的Ar气体的情况与没有供给作为吹扫气体的Ar气体的情况相比较，蚀刻速率大幅降低。
如此，由于在实施例2中，得到了与参考例2大致相同程度的蚀刻速率，因此，认为由于供给Ar气体导致的对蚀刻特性的影响比比较例2小。
[实施例3]
实施例3中，首先，如图7所示，在硅晶片101上成膜的作为蚀刻对象膜的SOC102上，形成了SiARC层103和抗蚀剂图案104。然后，将抗蚀剂图案104作为蚀刻掩模，利用下文所示的蚀刻条件，对SOC104进行等离子体蚀刻。
(蚀刻条件)
第一气体供给部：H2/N2＝350sccm/350sccm
第二气体供给部：Ar＝200sccm
第一高频电源：500W、连续波
第二高频电源：100W、连续波
此时，为了实施例3的比较，代替排气空间B而以处理空间A为供给作为吹扫气体的Ar气体的空间，除了这一点以外，以与实施例3相同的蚀刻条件对SOC104进行了等离子体蚀刻(比较例3)。
[比较例3]
比较例3中，利用下文所示的蚀刻条件，对作为蚀刻对象膜的SOC104进行了等离子体蚀刻。
(蚀刻条件)
第一气体供给部：H2/N2＝350sccm/350sccm
第二气体供给部：没有供给气体(Ar＝0sccm)
能够向处理空间A供给气体的气体供给部：Ar＝200sccm
第一高频电源：500W、连续波
第二高频电源：100W、连续波
图8(a)～图8(b)是表示等离子体蚀刻后的蚀刻对象膜的图。图8(a)表示从第二气体供给部向排气空间B供给Ar气体时(实施例3)的结果，图8(b)表示向处理空间A供给Ar气体时(比较例3)的结果。另外，在图8(a)和图8(b)中，左侧的图(Center：中央)表示晶片的中央部，右侧的图(Edge：边缘)表示晶片的端部，中央的图(Middle：中间)表示晶片的中央部与端部之间的蚀刻对象膜。
如图8(a)和图8(b)所示，即使在晶片的任意位置，通过从第二气体供给部向排气空间B供给Ar气体(实施例3)，相比于向处理空间A供给Ar气体的情况(比较例3)，均改善了图案的粗糙度(Roughness)。
图9(a)～图9(b)是表示等离子体蚀刻后的蚀刻对象膜的LWR(Line WidthRoughness：线宽粗糙度)的图。图9(a)表示实施例3的结果，图9(b)表示比较例3的结果。图9(a)和图9(b)中，横轴表示晶片的径向的位置(mm)，0(mm)为晶片的中心。另外，纵轴表示LWR(nm)。
如图9(a)所示，实施例3中，LWR为4.9nm±5.1％。与此不同，如图9(b)所示，比较例3中，LWR为5.3nm±13.0％。如此，实施例3与比较例3相比，能够改善LWR。
图10(a)～图10(b)是表示等离子体蚀刻后的蚀刻对象膜的LER的图。图10(a)表示实施例3的结果，图10(b)表示比较例3的结果。图10(a)和图10(b)中，横轴表示晶片的径向的位置(mm)，0(mm)为晶片的中心。另外，纵轴表示LER(nm)。
如图10(a)所示，实施例3中，LER为3.9nm±5.6％。与此不同，如图10(b)所示，比较例3中，LER为4.1nm±8.5％。如此，实施例3与比较例3相比，能够改善LER。
[实施例4]
在实施例4中，通过反复进行下文所示的吸附步骤和反应步骤，成膜了晶片的表面硅氧化膜。
(吸附步骤)
第一气体供给部：N2
第二气体供给部：氨基硅烷气体
(反应步骤)
第一气体供给部：O2
第二气体供给部：没有供给气体
第一高频电源：300W、连续波
第二高频电源：0W
此时，作为参考例4，代替排气空间B而以处理空间A为供给作为前体气体的氨基硅烷气体的空间，除了这一点以外，以与实施例4相同的成膜条件在晶片的表面成膜了硅氧化膜。
[参考例4]
在参考例4中，通过反复进行下文所示的吸附步骤和反应步骤，在晶片的表面成膜了硅氧化膜。
(吸附步骤)
第一气体供给部：氨基硅烷气体
第二气体供给部：没有供给气体
(反应步骤)
第一气体供给部：O2
第二气体供给部：没有供给气体
第一高频电源：300W、连续波
第二高频电源：0W
图11是表示硅氧化膜的成膜量的图。在图11中，横轴表示晶片的径向的位置(mm)，0(mm)为晶片的中心。另外，纵轴表示成膜量(nm)。另外，在图11中，在实施例4中所成膜的硅氧化膜的成膜量以特性线α表示，在参考例4中所成膜的硅氧化膜的成膜量以特性线γ表示。
如图11所示，从第二气体供给部80向排气空间B供给作为前体气体的氨基硅烷气体时(特性线α)，成膜量为3.4nm±3.6％。而向处理空间A供给作为前体气体的氨基硅烷气体时(特性线γ)，成膜量为3.5nm±2.7％。
即，通过从第二气体供给部80向排气空间B供给作为前体气体的氨基硅烷气体，能够得到与向处理空间A供给作为前体气体的氨基硅烷气体时大致相同的成膜量。据此，认为即使向排气空间B供给作为前体气体的氨基硅烷气体，对利用ALD法的成膜也基本没有影响。
此外，上述的实施方式中，挡板48为遮挡部的一个例子。排气装置50为排气部的一个例子。晶片W为基片的一个例子。处理气体为第一气体的一个例子，前体气体为第二气体的一个例子。
以上，对于本发明优选的实施方式进了说明，但是本发明不限于特定的实施方式，而在专利申请的范围内所记载的本发明的主旨的范围内，能够进行各种变形、变更。
在上述的实施方式中，作为等离子体处理装置，以使用电容耦合型等离子体处理装置的情况为例进行了说明，但是不限于此，本发明也能够适用于感应耦合型等离子体处理装置、微波等离子体处理装置。
上述的实施方式中，以按每一个晶片进行处理的单片式的等离子体处理装置为例进行了说明，但是不限于此，本发明也能够适用于例如装载多个晶片来一起进行处理的批量式的等离子体处理装置。
上述的实施方式中，作为基片，以使用半导体晶片的情况为例进行了说明，但是不限于此，本发明也能够适用于例如LCD玻璃基片等其他的基片。

Claims (11)

1.一种等离子体处理装置，其特征在于，包括：
处理容器；
设置于所述处理容器内的保持基片的载置台；
能够从与所述载置台相对的位置供给第一气体的第一气体供给部；
将所述第一气体等离子体化的高频电源；
以包围所述载置台的周围的方式设置的、遮挡被等离子体化了的所述第一气体的遮挡部；
经由所述遮挡部将所述处理容器内排气的排气部；和
能够对所述遮挡部与所述排气部之间的空间供给可与所述第一气体反应而生成反应生成物的第二气体的第二气体供给部。
2.如权利要求1所述的等离子体处理装置，其特征在于：
具有控制所述第一气体供给部和所述第二气体供给部的动作的控制部。
3.如权利要求2所述的等离子体处理装置，其特征在于：
所述第一气体供给部能够供给第一吹扫气体，
所述控制部控制所述第一气体供给部和所述第二气体供给部的动作，使得在对所述基片供给第二气体时，从所述第一气体供给部供给所述第一吹扫气体，从所述第二气体供给部供给所述第二气体。
4.如权利要求3所述的等离子体处理装置，其特征在于：
所述控制部控制从所述第一气体供给部供给的所述第一吹扫气体的流量和所述载置台与所述第一气体供给部之间的距离中的至少任意一者，使得从所述第一气体供给部至所述第二气体供给部之间的气体的输送中，相比于流动扩散起主要作用。
5.如权利要求3所述的等离子体处理装置，其特征在于：
在设从所述基片的端部至所述第二气体供给部的距离为L1、与所述第一吹扫气体的气流垂直的空间截面积为S1(x)、所述第一吹扫气体的供给流量为Q1、所述处理容器内的压力为P1、所述第二气体相对于所述第一吹扫气体的扩散系数为D1时，所述控制部控制从所述第一气体供给部供给的所述第一吹扫气体的流量和与第一吹扫气体的气流垂直的空间截面积S1(x)中的至少任意一者，使得按照以下的式(2)计算出的佩克莱数Pe1比1小，
式(2)：
Figure FDA0002217545070000021
6.如权利要求2所述的等离子体处理装置，其特征在于：
所述第二气体供给部能够供给第二吹扫气体，
所述控制部控制所述第一气体供给部和所述第二气体供给部的动作，使得在对所述基片供给所述第一气体时，从所述第一气体供给部供给所述第一气体，从所述第二气体供给部供给所述第二吹扫气体。
7.如权利要求6所述的等离子体处理装置，其特征在于：
所述控制部控制从所述第一气体供给部供给的所述第一气体的流量和所述载置台与所述第一气体供给部之间的距离中的至少任意一者，使得从所述第一气体供给部至所述第二气体供给部之间的气体的输送中，相比于扩散流动起主要作用。
8.如权利要求6所述的等离子体处理装置，其特征在于：
在设从所述基片的端部至所述第二气体供给部的距离为L2、与所述第一气体的气流垂直的空间截面积为S2(x)、所述第一气体的供给流量为Q2、所述处理容器内的压力为P2、所述第二吹扫气体相对于所述第一气体的扩散系数为D2时，所述控制部控制从所述第一气体供给部供给的所述第一气体流量和与第一气体的气流垂直的空间截面积S2(x)中的至少任意一者，使得按照以下的式(3)计算出的佩克莱数Pe2比1大，
式(3)：
Figure FDA0002217545070000031
9.如权利要求1至8中任一项所述的等离子体处理装置，其特征在于：
所述第一气体为处理气体，所述第二气体为前体气体。
10.如权利要求9所述的等离子体处理装置，其特征在于：
所述第二气体为氨基硅烷类气体。
11.一种等离子体处理方法，其为包括处理空间和排气空间的等离子体处理装置中的处理方法，所述处理空间用于在处理容器中将气体供给到基片并进行规定的处理，所述排气空间与所述处理空间连通，并且所述排气空间能够进行排气且与所述处理空间之间的传导被设定得低，以使所述排气空间具有比所述处理空间的压力小的压力，所述等离子体处理方法的特征在于，包括：
吸附步骤，通过向所述排气空间供给第二气体，并向所述处理空间供给吹扫气体，使所述第二气体吸附在所述基片上；
反应步骤，通过向所述处理空间供给与所述第二气体进行反应的第一气体，生成所述第二气体与所述第一气体的反应生成物；和
蚀刻步骤，通过向所述处理空间供给蚀刻气体，来蚀刻所述反应生成物的至少一部分。
CN201711285454.8A 2016-12-07 2017-12-07 等离子体处理装置和等离子体处理方法 Active CN108172493B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016237635A JP6804280B2 (ja) 2016-12-07 2016-12-07 プラズマ処理装置及びプラズマ処理方法
JP2016-237635 2016-12-07

Publications (2)

Publication Number Publication Date
CN108172493A CN108172493A (zh) 2018-06-15
CN108172493B true CN108172493B (zh) 2020-06-26

Family

ID=62243753

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711285454.8A Active CN108172493B (zh) 2016-12-07 2017-12-07 等离子体处理装置和等离子体处理方法

Country Status (5)

Country Link
US (1) US10832891B2 (zh)
JP (1) JP6804280B2 (zh)
KR (1) KR102418243B1 (zh)
CN (1) CN108172493B (zh)
TW (1) TWI766907B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6811202B2 (ja) * 2018-04-17 2021-01-13 東京エレクトロン株式会社 エッチングする方法及びプラズマ処理装置
JP7178918B2 (ja) * 2019-01-30 2022-11-28 東京エレクトロン株式会社 エッチング方法、プラズマ処理装置、及び処理システム
CN110867365B (zh) * 2019-11-04 2022-05-27 北京北方华创微电子装备有限公司 等离子体系统
KR102675856B1 (ko) * 2020-01-20 2024-06-17 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법 및 박막 표면 개질 방법
CN113357113B (zh) * 2021-07-02 2022-08-26 兰州空间技术物理研究所 一种空间电推力器供气绝缘一体化结构

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW473789B (en) * 1999-10-13 2002-01-21 Tokyo Electron Ltd Processing apparatus
CN1900353A (zh) * 2005-07-19 2007-01-24 应用材料公司 可抽空的磁控管室
EP1791161A2 (en) * 2005-11-24 2007-05-30 Tokyo Electron Limited Liquid processing method and liquid processing apparatus
CN101308784A (zh) * 2007-05-15 2008-11-19 应用材料股份有限公司 用于环形源反应器的具有高均匀腔室干燥工艺的等离子体浸没离子注入
TW201546934A (zh) * 2014-03-11 2015-12-16 Tokyo Electron Ltd 電漿處理裝置及成膜方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2748886B2 (ja) * 1995-03-31 1998-05-13 日本電気株式会社 プラズマ処理装置
JP2872637B2 (ja) * 1995-07-10 1999-03-17 アプライド マテリアルズ インコーポレイテッド マイクロ波プラズマベースアプリケータ
JP3837365B2 (ja) * 2002-06-19 2006-10-25 アプライド マテリアルズ インコーポレイテッド 高密度プラズマ処理装置
KR100480610B1 (ko) 2002-08-09 2005-03-31 삼성전자주식회사 실리콘 산화막을 이용한 미세 패턴 형성방법
JP4280603B2 (ja) * 2003-11-04 2009-06-17 キヤノン株式会社 処理方法
US20070264427A1 (en) * 2005-12-21 2007-11-15 Asm Japan K.K. Thin film formation by atomic layer growth and chemical vapor deposition
KR101011490B1 (ko) 2007-06-08 2011-01-31 도쿄엘렉트론가부시키가이샤 패터닝 방법
JP5347294B2 (ja) * 2007-09-12 2013-11-20 東京エレクトロン株式会社 成膜装置、成膜方法及び記憶媒体
JP2010186891A (ja) * 2009-02-12 2010-08-26 Tokyo Electron Ltd プラズマ処理装置、プラズマ処理装置のメンテナンス方法及びプラズマ処理装置の組み立て方法
JP4733214B1 (ja) * 2010-04-02 2011-07-27 東京エレクトロン株式会社 マスクパターンの形成方法及び半導体装置の製造方法
US9695510B2 (en) * 2011-04-21 2017-07-04 Kurt J. Lesker Company Atomic layer deposition apparatus and process
JP2013069602A (ja) 2011-09-26 2013-04-18 Tokyo Electron Ltd マイクロ波処理装置および被処理体の処理方法
US9048178B2 (en) * 2011-09-27 2015-06-02 Tokyo Electron Limited Plasma etching method and semiconductor device manufacturing method
JP6063264B2 (ja) * 2012-09-13 2017-01-18 東京エレクトロン株式会社 被処理基体を処理する方法、及びプラズマ処理装置
JP6499835B2 (ja) * 2014-07-24 2019-04-10 株式会社日立ハイテクノロジーズ プラズマ処理装置およびプラズマ処理方法
JP6559430B2 (ja) * 2015-01-30 2019-08-14 東京エレクトロン株式会社 被処理体を処理する方法
JP6586328B2 (ja) * 2015-09-04 2019-10-02 東京エレクトロン株式会社 被処理体を処理する方法
JP6695705B2 (ja) * 2016-02-17 2020-05-20 東京エレクトロン株式会社 プラズマ処理装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW473789B (en) * 1999-10-13 2002-01-21 Tokyo Electron Ltd Processing apparatus
CN1900353A (zh) * 2005-07-19 2007-01-24 应用材料公司 可抽空的磁控管室
EP1791161A2 (en) * 2005-11-24 2007-05-30 Tokyo Electron Limited Liquid processing method and liquid processing apparatus
TW200729311A (en) * 2005-11-24 2007-08-01 Tokyo Electron Ltd Liquid processing method and liquid processing apparatus
CN101308784A (zh) * 2007-05-15 2008-11-19 应用材料股份有限公司 用于环形源反应器的具有高均匀腔室干燥工艺的等离子体浸没离子注入
TW201546934A (zh) * 2014-03-11 2015-12-16 Tokyo Electron Ltd 電漿處理裝置及成膜方法

Also Published As

Publication number Publication date
TWI766907B (zh) 2022-06-11
JP6804280B2 (ja) 2020-12-23
JP2018093139A (ja) 2018-06-14
KR102418243B1 (ko) 2022-07-07
US10832891B2 (en) 2020-11-10
US20180158650A1 (en) 2018-06-07
KR20180065901A (ko) 2018-06-18
CN108172493A (zh) 2018-06-15
TW201832266A (zh) 2018-09-01

Similar Documents

Publication Publication Date Title
CN108172493B (zh) 等离子体处理装置和等离子体处理方法
KR102430939B1 (ko) 반도체 디바이스 제조시 고품질 실리콘 옥사이드 막들의 저온 형성
KR102402866B1 (ko) 고 종횡비의 구조체들의 콘택 세정
KR101427505B1 (ko) 마스크 패턴의 형성 방법 및 반도체 장치의 제조 방법
US9859126B2 (en) Method for processing target object
US11658036B2 (en) Apparatus for processing substrate
JP7422557B2 (ja) 基板処理方法および基板処理装置
US8889023B2 (en) Plasma processing apparatus and plasma processing method
US9607811B2 (en) Workpiece processing method
KR102309936B1 (ko) 피처리체를 처리하는 방법
US9735027B2 (en) Method for etching organic film
JP2024045236A (ja) プラズマ処理装置および基板処理装置
KR20170000340A (ko) 에칭 방법
CN107017162B (zh) 具有高产量的超高选择比的多晶硅蚀刻
KR20170041154A (ko) 피처리체의 처리 방법
KR20180124754A (ko) 에칭 방법
CN107408494B (zh) 缺陷平面化
JP2019009403A (ja) プラズマ処理方法およびプラズマ処理装置
KR102678853B1 (ko) 피처리체를 처리하는 방법
JP2023067443A (ja) プラズマ処理方法及びプラズマ処理装置
CN117693805A (zh) 基板处理装置、等离子体生成装置、半导体装置的制造方法以及程序
CN116897409A (zh) 用于处理基板的方法及设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant