CN108172181A - 一种goa电路及液晶显示面板 - Google Patents
一种goa电路及液晶显示面板 Download PDFInfo
- Publication number
- CN108172181A CN108172181A CN201711395210.5A CN201711395210A CN108172181A CN 108172181 A CN108172181 A CN 108172181A CN 201711395210 A CN201711395210 A CN 201711395210A CN 108172181 A CN108172181 A CN 108172181A
- Authority
- CN
- China
- Prior art keywords
- film transistor
- tft
- thin film
- grid
- source electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
- G09G3/3681—Details of drivers for scan electrodes suitable for passive matrices only
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
本发明提供一种GOA电路及液晶显示面板,GOA电路包括多个级联的GOA单元,第N级GOA单元包括:第一上拉控制模块、第二上拉控制模块、上拉模块、下拉维持模块;第一上拉控制模块包括第一薄膜晶体管,第二上拉控制模块包括第二薄膜晶体管和滤波电容,上拉模块包括第三薄膜晶体管和第四薄膜晶体管;第一薄膜晶体管的栅极和漏极分别接入第n‑2级上拉控制信号和第n‑2级栅极驱动信号,第一薄膜晶体管的源极与第三薄膜晶体管的栅极以及第四薄膜晶体管的栅极连接于控制节点;第二薄膜晶体管的栅极和漏极均接入第n+1级栅极驱动信号,第二薄膜晶体管的源极通过滤波电容接入控制节点。本发明可以增加Q(n)的电压,使第三薄膜晶体管的输出电流加大,增加GOA电路的驱动能力。
Description
技术领域
本发明涉及显示技术领域,尤其涉及一种GOA电路及液晶显示面板。
背景技术
随着平板显示技术的发展,高分辨率、高对比度、高刷新速率、窄边框、薄型化已成为平板显示发展趋势,目前液晶显示面板仍为平板显示的主流产品;为了实现液晶显示面板的窄边框、薄型化和低成本,GOA(Gate Driver on Array,阵列基板行驱动技术)的开发与应用已相对成熟。
如图1所示,现有GOA单元包括:上拉控制模块1’、上拉模块2’、下拉模块5’、第一下拉维持模块3’和第二下拉维持模块4’。当GOA单元中的第n-2级栅极驱动信号G(n-2)为高电位时,Q(n)节点被充电拉高,此时薄膜晶体管T21被打开,时钟信号CLK的高电位将第n级栅极驱动信号G(n)上拉输出高电位扫描信号,当第n+2级栅极驱动信号G(n+2)为高电位时,下拉模块将第n级栅极驱动信号G(n)和Q(n)节点电位同时被拉低,下拉维持模块的工作点电位为Q(n)低电位和下拉控制信号LC1(或LC2)高电位。GOA控制时序如图2所示,时钟信号CLK包括CLK1、CLK2、CLK3、CLK4,STV为扫描启动信号,其中LC1和LC2周期为2倍帧周期,占空比为1/2的低频信号,LC1和LC2相位相差1/2周期。其中Q(n)节点电位变化如图3所示,当第n-2级栅极驱动信号G(n-2)和第n-2级上拉控制信号ST(n-2)为高电位时,薄膜晶体管T11被打开,Q(n)节点开始被充电,此时为Q(n)节点第一阶段电压爬坡,薄膜晶体管T21被打开,紧接着时钟信号CLK为高电位,此时第n级栅极驱动信号G(n)输出高电位,Q(n)节点电位通过电容Cb耦合进行第二阶段电压爬坡,进而增大薄膜晶体管T21的输出电流,使第n级栅极驱动信号G(n)的上升时间大大缩减,但由于在低温环境下薄膜晶体管的输出电流会大大降低,因此如果要想增大薄膜晶体管T21的输出电流,减小G(n)的上升沿,必须进一步加大Q(n)节点的电压。N/S和S/N表示图1中S点和N点交替工作对应的波形图。
发明内容
为解决上述技术问题,本发明提供一种GOA电路及液晶显示面板,可以增加Q(n)节点的电压,使薄膜晶体管T21的输出电流加大,保证薄膜晶体管T21的输出能力,增加GOA电路的驱动能力。
本发明提供的一种GOA电路,包括多个级联的GOA单元,第N级GOA单元包括:第一上拉控制模块、第二上拉控制模块、上拉模块、下拉维持模块;
所述第一上拉控制模块包括第一薄膜晶体管,所述第二上拉控制模块包括第二薄膜晶体管和滤波电容,所述上拉模块包括第三薄膜晶体管和第四薄膜晶体管;
所述第一薄膜晶体管的栅极和漏极分别接入第n-2级上拉控制信号和第n-2级栅极驱动信号,所述第一薄膜晶体管的源极与所述第三薄膜晶体管的栅极以及所述第四薄膜晶体管的栅极连接于控制节点;所述第三薄膜晶体管的漏极和所述第四薄膜晶体管的漏极均接入时钟信号,且所述第三薄膜晶体管的源极输出第n级栅极驱动信号,所述第四薄膜晶体管的漏极输出第n级上拉控制信号;
所述第二薄膜晶体管的栅极和漏极均接入第n+1级栅极驱动信号,所述第二薄膜晶体管的源极通过所述滤波电容接入所述控制节点;
所述下拉维持模块一端接入恒压低电平信号,另一端与所述控制节点连接,用于在所述控制节点的电位维持在恒压低电平信号的电位。
优选地,所述第N级GOA单元还包括:下拉单元;所述下拉单元包括第五薄膜晶体管和第六薄膜晶体管;
所述第五薄膜晶体管的栅极和所述第六薄膜晶体管的栅极均接入第n+2级栅极驱动信号,所述第五薄膜晶体管的漏极和所述第六薄膜晶体管的漏极均接入恒压低电位信号,所述第五薄膜晶体管的源极与所述第三薄膜晶体管的源极连接,所述第六薄膜晶体管的源极与所述控制节点连接。
优选地,所述下拉维持模块包括第一下拉维持模块和第二下拉维持模块;
所述第一下拉维持模块包括第一反相器、第七薄膜晶体管和第八薄膜晶体管;
所述第一反相器的输入端与所述控制节点连接,所述第一反相器的输出端与所述第七薄膜晶体管的栅极和所述第八薄膜晶体管的栅极连接,所述第七薄膜晶体管的源极与所述控制节点连接,所述第八薄膜晶体管的源极与所述第一薄膜晶体管的源极连接;
所述第二下拉维持模块包括第二反相器、第九薄膜晶体管和第十薄膜晶体管;
所述第二反相器的输入端与所述控制节点连接,所述反相器的输出端与所述第九薄膜晶体管的栅极以及所述第十薄膜晶体管的栅极连接,所述第九薄膜晶体管的漏极和所述第十薄膜晶体管的漏极均接入恒压低电平信号,所述第九薄膜晶体管的源极和所述第十薄膜晶体管的源极均与所述控制节点连接。
优选地,所述第一反相器包括第十一薄膜晶体管、第十二薄膜晶体管、第十三薄膜晶体管和第十四薄膜晶体管;
所述第十一薄膜晶体管的栅极和漏极以及所述第十三薄膜晶体管的漏极均接入第一下拉控制信号,所述第十一薄膜晶体管的源极与所述第十三薄膜晶体管的栅极以及所述第十二薄膜晶体管的源极连接,所述第十二薄膜晶体管的栅极和所述第十四薄膜晶体管的栅极均与所述控制节点连接,所述第十二薄膜晶体管的漏极和所述第十四薄膜晶体管的漏极均接入恒压低电平信号,所述第十三薄膜晶体管的源极与所述第十四薄膜晶体管的源极、所述第七薄膜晶体管的栅极以及所述第八薄膜晶体管的栅极连接。
优选地,所述第二反相器包括第十五薄膜晶体管、第十六薄膜晶体管、第十七薄膜晶体管和第十八薄膜晶体管;
所述第十五薄膜晶体管的栅极和漏极以及所述第十七薄膜晶体管的漏极均接入第二下拉控制信号,所述第十五薄膜晶体管的源极与所述第十七薄膜晶体管的栅极以及所述第十六薄膜晶体管的源极连接,所述第十六薄膜晶体管的栅极和所述第十八薄膜晶体管的栅极均与所述控制节点连接,所述第十六薄膜晶体管的漏极和所述第十八薄膜晶体管的漏极均接入恒压低电平信号,所述第十七薄膜晶体管的源极与所述第十八薄膜晶体管的源极、所述第九薄膜晶体管的栅极以及所述第十薄膜晶体管的栅极连接。
优选地,所述第N级GOA单元还包括自举电容;所述自举电容的一端与所述控制节点连接,另一端与所述第七薄膜晶体管的源极以及所述第九薄膜晶体管的源极连接。
优选地,所述第N级GOA单元中所有的薄膜晶体管均为N沟道的薄膜晶体管。
本发明还提供一种液晶显示面板,包括上述的GOA电路。
实施本发明,具有如下有益效果:本发明通过增加一个第二上拉控制模块2,第二上拉控制模块2中的第二薄膜晶体管T12的栅极和漏极接入第n+1级栅极驱动信号G(n+1),第二薄膜晶体管T12的栅极和漏极连接在一起等效于一个由第n+1级栅极驱动信号驱动的二极管,当第n+1级栅极驱动信号G(n+1)为高电位时,第二薄膜晶体管T12被打开,第n+1级栅极驱动信号G(n+1)通过滤波电容C1被耦合到控制节点Q(n),使得控制节点Q(n)的电位升高,通过第n+1级栅极驱动信号将控制节点Q(n)的电位由两次爬坡变为三次爬坡,进一步增加控制节点Q(n)的电压,使得第三薄膜晶体管T21的输出电流加大,进而增加第n级GOA单元的驱动能力,也即是增加了整个GOA电路的驱动能力。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本发明提供的背景技术中第n级GOA单元的电路图。
图2是本发明提供的背景技术中GOA单元的控制时序图。
图3是本发明提供的背景技术中Q(n)节点的信号波形图。
图4是本发明提供的第n级GOA单元的电路图。
图5是本发明提供的控制节点Q(n)的信号波形图。
图6是本发明提供的液晶显示面板的示意图。
具体实施方式
本发明提供一种GOA电路,该GOA电路用于液晶显示面板中,其包括多个级联的GOA单元,如图4所示,第N级GOA单元包括:第一上拉控制模块1、第二上拉控制模块2、上拉模块3、下拉维持模块4。
第一上拉控制模块1包括第一薄膜晶体管T11,第二上拉控制模块2包括第二薄膜晶体管T12和滤波电容C1,上拉模块3包括第三薄膜晶体管T21和第四薄膜晶体管T22。这里,滤波电容C1应用滤波,起到通交流隔直流的作用。
第一薄膜晶体管T11的栅极和漏极分别接入第n-2级上拉控制信号ST(n-2)和第n-2级栅极驱动信号G(n-2),第一薄膜晶体管T11的源极与第三薄膜晶体管T21的栅极以及第四薄膜晶体管T22的栅极连接于控制节点Q(n);第三薄膜晶体管T21的漏极和第四薄膜晶体管T22的漏极均接入时钟信号CLK,且第三薄膜晶体管T21的源极输出第n级栅极驱动信号G(n),第四薄膜晶体管T22的漏极输出第n级上拉控制信号。
第二薄膜晶体管T12的栅极和漏极均接入第n+1级栅极驱动信号G(n+1),第二薄膜晶体管T12的源极通过滤波电容C1接入控制节点Q(n)。
下拉维持模块4一端接入恒压低电平信号VSS,下拉维持模块4的另一端与控制节点Q(n)连接,下拉维持模块4用于在控制节点Q(n)的电位维持在恒压低电平信号VSS的电位。进一步地,第N级GOA单元还包括:下拉单元5;下拉单元5包括第五薄膜晶体管T31和第六薄膜晶体管T41。
第五薄膜晶体管T31的栅极和第六薄膜晶体管T41的栅极均接入第n+2级栅极驱动信号G(n+2),第五薄膜晶体管T31的漏极和第六薄膜晶体管T41的漏极均接入恒压低电位信号VSS,第五薄膜晶体管T31的源极与第三薄膜晶体管T21的源极连接,第六薄膜晶体管T41的源极与控制节点Q(n)连接。
优选地,当第n级GOA单元为倒数第二级GOA单元或者最后一级GOA单元时,第五薄膜晶体管T31的栅极和第六薄膜晶体管T41的栅极均接入扫描启动信号STV,当第n级GOA单元为最后一级GOA单元时,第二薄膜晶体管T12的栅极和漏极均接入扫描启动信号STV,当第n级GOA单元为第一级GOA单元或者第二级GOA单元时,第一薄膜晶体管T11的栅极和漏极接入扫描启动信号。
进一步地,下拉维持模块4包括第一下拉维持模块41和第二下拉维持模块42。
第一下拉维持模块41包括第一反相器411、第七薄膜晶体管T32和第八薄膜晶体管T42。
第一反相器411的输入端与控制节点Q(n)连接,第一反相器411的输出端与第七薄膜晶体管T32的栅极和第八薄膜晶体管T42的栅极连接,第七薄膜晶体管T32的源极与控制节点Q(n)连接,第八薄膜晶体管T42的源极与第一薄膜晶体管T11的源极连接。
第二下拉维持模块42包括第二反相器421、第九薄膜晶体管T33和第十薄膜晶体管T43。
第二反相器421的输入端与控制节点Q(n)连接,反相器的输出端与第九薄膜晶体管T33的栅极以及第十薄膜晶体管T43的栅极连接,第九薄膜晶体管T33的漏极和第十薄膜晶体管T43的漏极均接入恒压低电平信号VSS,第九薄膜晶体管T33的源极和第十薄膜晶体管T43的源极均与控制节点Q(n)连接。
反相器(包括第一反相器411和第二反相器421)的输入端为高电位信号时,则反相器的输出端为低电位信号;反之,反相器的输入端为低电位信号时,则反相器的输出端为高电位信号。
进一步地,第一反相器411包括第十一薄膜晶体管T51、第十二薄膜晶体管T52、第十三薄膜晶体管T53和第十四薄膜晶体管T54;
第十一薄膜晶体管T51的栅极和漏极以及第十三薄膜晶体管T53的漏极均接入第一下拉控制信号LC1,第十一薄膜晶体管T51的源极与第十三薄膜晶体管T53的栅极以及第十二薄膜晶体管T52的源极连接,第十二薄膜晶体管T52的栅极和第十四薄膜晶体管T54的栅极均与控制节点Q(n)连接,第十二薄膜晶体管T52的漏极和第十四薄膜晶体管T54的漏极均接入恒压低电平信号VSS,第十三薄膜晶体管T53的源极与第十四薄膜晶体管T54的源极、第七薄膜晶体管T32的栅极以及第八薄膜晶体管T42的栅极连接。
进一步地,第二反相器421包括第十五薄膜晶体管T61、第十六薄膜晶体管T62、第十七薄膜晶体管T63和第十八薄膜晶体管T64。
第十五薄膜晶体管T61的栅极和漏极以及第十七薄膜晶体管T63的漏极均接入第二下拉控制信号LC2,第十五薄膜晶体管T61的源极与第十七薄膜晶体管T63的栅极以及第十六薄膜晶体管T62的源极连接,第十六薄膜晶体管T62的栅极和第十八薄膜晶体管T64的栅极均与控制节点Q(n)连接,第十六薄膜晶体管T62的漏极和第十八薄膜晶体管T64的漏极均接入恒压低电平信号VSS,第十七薄膜晶体管T63的源极与第十八薄膜晶体管T64的源极、第九薄膜晶体管T33的栅极以及第十薄膜晶体管T43的栅极连接。
进一步地,第N级GOA单元还包括自举电容Cb;自举电容Cb的一端与控制节点Q(n)连接,另一端与第七薄膜晶体管T32的源极以及第九薄膜晶体管T33的源极连接。
进一步地,第N级GOA单元中所有的薄膜晶体管均为N沟道的薄膜晶体管。
综上所述,本发明的GOA电路中的第N级GOA单元通过增加一个第二上拉控制模块2,第二上拉控制模块2中的第二薄膜晶体管T12的栅极和漏极接入第n+1级栅极驱动信号G(n+1),第二薄膜晶体管T12的栅极和漏极连接在一起等效于一个由第n+1级栅极驱动信号驱动的二极管,如图5所示,当第n+1级栅极驱动信号G(n+1)为高电位时,第二薄膜晶体管T12被打开,第n+1级栅极驱动信号G(n+1)通过滤波电容C1被耦合到控制节点Q(n),使得控制节点Q(n)的电位升高,通过第n+1级栅极驱动信号将控制节点Q(n)的电位由两次爬坡变为三次爬坡,进一步增加控制节点Q(n)的电压,使得第三薄膜晶体管T21的输出电流加大,进而增加第n级GOA单元的驱动能力,也即是增加了整个GOA电路的驱动能力。图5中的N/S和S/N表示图4中S点和N点交替工作对应的波形图。
并且,当对液晶显示面板进行低温驱动时,由于第一薄膜晶体管T11输出的电流减小,控制节点Q(n)被充电的电压降低,造成第三薄膜晶体管T21输出的第n级栅极驱动信号G(n)的波形衰减较大,因而本发明可以将控制节点Q(n)的电位进行两次耦合,保证GOA电路在对液晶显示面板进行低温驱动时第三薄膜晶体管T21的输出能力。
本发明还提供一种液晶显示面板,如图6所示,该液晶显示面板10包括上述的GOA电路20。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明,不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干简单推演或替换,都应当视为属于本发明的保护范围。
Claims (8)
1.一种GOA电路,其特征在于,包括多个级联的GOA单元,第N级GOA单元包括:第一上拉控制模块(1)、第二上拉控制模块(2)、上拉模块(3)、下拉维持模块(4);
所述第一上拉控制模块(1)包括第一薄膜晶体管(T11),所述第二上拉控制模块(2)包括第二薄膜晶体管(T12)和滤波电容(C1),所述上拉模块(3)包括第三薄膜晶体管(T21)和第四薄膜晶体管(T22);
所述第一薄膜晶体管(T11)的栅极和漏极分别接入第n-2级上拉控制信号(ST(n-2))和第n-2级栅极驱动信号(G(n-2)),所述第一薄膜晶体管(T11)的源极与所述第三薄膜晶体管(T21)的栅极以及所述第四薄膜晶体管(T22)的栅极连接于控制节点(Q(n));所述第三薄膜晶体管(T21)的漏极和所述第四薄膜晶体管(T22)的漏极均接入时钟信号(CLK),且所述第三薄膜晶体管(T21)的源极输出第n级栅极驱动信号(G(n)),所述第四薄膜晶体管(T22)的漏极输出第n级上拉控制信号;
所述第二薄膜晶体管(T12)的栅极和漏极均接入第n+1级栅极驱动信号(G(n+1)),所述第二薄膜晶体管(T12)的源极通过所述滤波电容(C1)接入所述控制节点(Q(n));
所述下拉维持模块(4)一端接入恒压低电平信号(VSS),另一端与所述控制节点(Q(n))连接,用于在所述控制节点(Q(n))的电位维持在恒压低电平信号(VSS)的电位。
2.根据权利要求1所述的GOA电路,其特征在于,所述第N级GOA单元还包括:下拉单元(5);所述下拉单元(5)包括第五薄膜晶体管(T31)和第六薄膜晶体管(T41);
所述第五薄膜晶体管(T31)的栅极和所述第六薄膜晶体管(T41)的栅极均接入第n+2级栅极驱动信号(G(n+2)),所述第五薄膜晶体管(T31)的漏极和所述第六薄膜晶体管(T41)的漏极均接入恒压低电位信号(VSS),所述第五薄膜晶体管(T31)的源极与所述第三薄膜晶体管(T21)的源极连接,所述第六薄膜晶体管(T41)的源极与所述控制节点(Q(n))连接。
3.根据权利要求1所述的GOA电路,其特征在于,所述下拉维持模块(4)包括第一下拉维持模块(41)和第二下拉维持模块(42);
所述第一下拉维持模块(41)包括第一反相器(411)、第七薄膜晶体管(T32)和第八薄膜晶体管(T42);
所述第一反相器(411)的输入端与所述控制节点(Q(n))连接,所述第一反相器(411)的输出端与所述第七薄膜晶体管(T32)的栅极和所述第八薄膜晶体管(T42)的栅极连接,所述第七薄膜晶体管(T32)的源极与所述控制节点(Q(n))连接,所述第八薄膜晶体管(T42)的源极与所述第一薄膜晶体管(T11)的源极连接;
所述第二下拉维持模块(42)包括第二反相器(421)、第九薄膜晶体管(T33)和第十薄膜晶体管(T43);
所述第二反相器(421)的输入端与所述控制节点(Q(n))连接,所述反相器的输出端与所述第九薄膜晶体管(T33)的栅极以及所述第十薄膜晶体管(T43)的栅极连接,所述第九薄膜晶体管(T33)的漏极和所述第十薄膜晶体管(T43)的漏极均接入恒压低电平信号(VSS),所述第九薄膜晶体管(T33)的源极和所述第十薄膜晶体管(T43)的源极均与所述控制节点(Q(n))连接。
4.根据权利要求3所述的GOA电路,其特征在于,所述第一反相器(411)包括第十一薄膜晶体管(T51)、第十二薄膜晶体管(T52)、第十三薄膜晶体管(T53)和第十四薄膜晶体管(T54);
所述第十一薄膜晶体管(T51)的栅极和漏极以及所述第十三薄膜晶体管(T53)的漏极均接入第一下拉控制信号(LC1),所述第十一薄膜晶体管(T51)的源极与所述第十三薄膜晶体管(T53)的栅极以及所述第十二薄膜晶体管(T52)的源极连接,所述第十二薄膜晶体管(T52)的栅极和所述第十四薄膜晶体管(T54)的栅极均与所述控制节点(Q(n))连接,所述第十二薄膜晶体管(T52)的漏极和所述第十四薄膜晶体管(T54)的漏极均接入恒压低电平信号(VSS),所述第十三薄膜晶体管(T53)的源极与所述第十四薄膜晶体管(T54)的源极、所述第七薄膜晶体管(T32)的栅极以及所述第八薄膜晶体管(T42)的栅极连接。
5.根据权利要求4所述的GOA电路,其特征在于,所述第二反相器(421)包括第十五薄膜晶体管(T61)、第十六薄膜晶体管(T62)、第十七薄膜晶体管(T63)和第十八薄膜晶体管(T64);
所述第十五薄膜晶体管(T61)的栅极和漏极以及所述第十七薄膜晶体管(T63)的漏极均接入第二下拉控制信号(LC2),所述第十五薄膜晶体管(T61)的源极与所述第十七薄膜晶体管(T63)的栅极以及所述第十六薄膜晶体管(T62)的源极连接,所述第十六薄膜晶体管(T62)的栅极和所述第十八薄膜晶体管(T64)的栅极均与所述控制节点(Q(n))连接,所述第十六薄膜晶体管(T62)的漏极和所述第十八薄膜晶体管(T64)的漏极均接入恒压低电平信号(VSS),所述第十七薄膜晶体管(T63)的源极与所述第十八薄膜晶体管(T64)的源极、所述第九薄膜晶体管(T33)的栅极以及所述第十薄膜晶体管(T43)的栅极连接。
6.根据权利要求5所述的GOA电路,其特征在于,所述第N级GOA单元还包括自举电容(Cb);所述自举电容(Cb)的一端与所述控制节点(Q(n))连接,另一端与所述第七薄膜晶体管(T32)的源极以及所述第九薄膜晶体管(T33)的源极连接。
7.根据权利要求5所述的GOA电路,其特征在于,所述第N级GOA单元中所有的薄膜晶体管均为N沟道的薄膜晶体管。
8.一种液晶显示面板,其特征在于,包括权利要求1~7任一项所述的GOA电路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201711395210.5A CN108172181A (zh) | 2017-12-21 | 2017-12-21 | 一种goa电路及液晶显示面板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201711395210.5A CN108172181A (zh) | 2017-12-21 | 2017-12-21 | 一种goa电路及液晶显示面板 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN108172181A true CN108172181A (zh) | 2018-06-15 |
Family
ID=62523122
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201711395210.5A Pending CN108172181A (zh) | 2017-12-21 | 2017-12-21 | 一种goa电路及液晶显示面板 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN108172181A (zh) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109712552A (zh) * | 2019-02-12 | 2019-05-03 | 深圳市华星光电半导体显示技术有限公司 | Goa电路及显示面板 |
CN110619839A (zh) * | 2019-03-08 | 2019-12-27 | 友达光电股份有限公司 | 栅极驱动电路以及移位暂存器的控制方法 |
CN110930918A (zh) * | 2019-11-19 | 2020-03-27 | 深圳市华星光电半导体显示技术有限公司 | Goa电路以及显示面板 |
WO2020215435A1 (zh) * | 2019-04-22 | 2020-10-29 | 深圳市华星光电半导体显示技术有限公司 | Goa电路及显示面板 |
WO2021027067A1 (zh) * | 2019-08-13 | 2021-02-18 | 深圳市华星光电半导体显示技术有限公司 | 栅极驱动电路和显示面板 |
WO2021174649A1 (zh) * | 2020-03-04 | 2021-09-10 | Tcl华星光电技术有限公司 | Goa 电路及显示面板 |
CN115294915A (zh) * | 2022-08-29 | 2022-11-04 | 惠科股份有限公司 | 栅极驱动电路和显示装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103745696A (zh) * | 2013-10-03 | 2014-04-23 | 友达光电股份有限公司 | 栅极驱动电路 |
US20150213746A1 (en) * | 2014-01-24 | 2015-07-30 | Sumsung Display Co., Ltd. | Gate driver integrated on display panel |
CN105139825A (zh) * | 2015-10-20 | 2015-12-09 | 京东方科技集团股份有限公司 | 移位寄存器单元、栅极驱动装置、显示装置、控制方法 |
CN107086028A (zh) * | 2017-04-10 | 2017-08-22 | 深圳市华星光电技术有限公司 | 液晶显示装置及其goa电路 |
-
2017
- 2017-12-21 CN CN201711395210.5A patent/CN108172181A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103745696A (zh) * | 2013-10-03 | 2014-04-23 | 友达光电股份有限公司 | 栅极驱动电路 |
US20150213746A1 (en) * | 2014-01-24 | 2015-07-30 | Sumsung Display Co., Ltd. | Gate driver integrated on display panel |
CN105139825A (zh) * | 2015-10-20 | 2015-12-09 | 京东方科技集团股份有限公司 | 移位寄存器单元、栅极驱动装置、显示装置、控制方法 |
CN107086028A (zh) * | 2017-04-10 | 2017-08-22 | 深圳市华星光电技术有限公司 | 液晶显示装置及其goa电路 |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109712552A (zh) * | 2019-02-12 | 2019-05-03 | 深圳市华星光电半导体显示技术有限公司 | Goa电路及显示面板 |
WO2020164193A1 (zh) * | 2019-02-12 | 2020-08-20 | 深圳市华星光电半导体显示技术有限公司 | Goa 电路及显示面板 |
CN110619839A (zh) * | 2019-03-08 | 2019-12-27 | 友达光电股份有限公司 | 栅极驱动电路以及移位暂存器的控制方法 |
WO2020215435A1 (zh) * | 2019-04-22 | 2020-10-29 | 深圳市华星光电半导体显示技术有限公司 | Goa电路及显示面板 |
WO2021027067A1 (zh) * | 2019-08-13 | 2021-02-18 | 深圳市华星光电半导体显示技术有限公司 | 栅极驱动电路和显示面板 |
CN110930918A (zh) * | 2019-11-19 | 2020-03-27 | 深圳市华星光电半导体显示技术有限公司 | Goa电路以及显示面板 |
CN110930918B (zh) * | 2019-11-19 | 2023-06-02 | 深圳市华星光电半导体显示技术有限公司 | Goa电路以及显示面板 |
WO2021174649A1 (zh) * | 2020-03-04 | 2021-09-10 | Tcl华星光电技术有限公司 | Goa 电路及显示面板 |
CN115294915A (zh) * | 2022-08-29 | 2022-11-04 | 惠科股份有限公司 | 栅极驱动电路和显示装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108172181A (zh) | 一种goa电路及液晶显示面板 | |
CN105957480B (zh) | 栅极驱动电路及液晶显示装置 | |
CN106205528B (zh) | 一种goa电路及液晶显示面板 | |
CN104700789B (zh) | 移位寄存器、栅极驱动电路单元、栅极驱动电路及显示器 | |
CN106128379B (zh) | Goa电路 | |
CN102005196B (zh) | 具低功率损耗的移位寄存器 | |
CN109036307B (zh) | 包括goa电路的液晶面板及其驱动方法 | |
CN107909971B (zh) | Goa电路 | |
CN106448588B (zh) | Goa驱动电路及液晶显示装置 | |
CN106297715B (zh) | 一种三阶驱动的goa电路及液晶显示器 | |
CN107993627A (zh) | 一种goa电路 | |
CN106782395B (zh) | Goa电路的驱动方法和驱动装置 | |
JP6419324B2 (ja) | 酸化物半導体薄膜トランジスタにおけるスキャン駆動回路 | |
TW201123135A (en) | Display device and method for controlling gate pulse modulation thereof | |
CN109961737A (zh) | Goa电路和显示装置 | |
CN107123405A (zh) | 双向移位寄存器单元、双向移位寄存器及显示面板 | |
CN103514840B (zh) | 集成门极驱动电路及液晶面板 | |
CN103956146B (zh) | 一种液晶面板驱动电路、液晶显示装置及一种驱动方法 | |
CN107331360B (zh) | Goa电路及液晶显示装置 | |
CN102708778A (zh) | 移位寄存器及其驱动方法、栅极驱动装置与显示装置 | |
CN107492362B (zh) | 一种栅极驱动电路及液晶显示器 | |
CN103761949A (zh) | 栅极驱动电路以及驱动方法 | |
CN108962166A (zh) | Goa电路及具有该goa电路的液晶显示装置 | |
CN110379349A (zh) | 栅极驱动电路 | |
CN107086028B (zh) | 液晶显示装置及其goa电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180615 |
|
RJ01 | Rejection of invention patent application after publication |