CN108140640A - 半导体装置及具备该半导体装置的半导体模块 - Google Patents
半导体装置及具备该半导体装置的半导体模块 Download PDFInfo
- Publication number
- CN108140640A CN108140640A CN201580083502.8A CN201580083502A CN108140640A CN 108140640 A CN108140640 A CN 108140640A CN 201580083502 A CN201580083502 A CN 201580083502A CN 108140640 A CN108140640 A CN 108140640A
- Authority
- CN
- China
- Prior art keywords
- conducting wire
- switch element
- semiconductor device
- gate electrode
- grid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/4501—Shape
- H01L2224/45012—Cross-sectional shape
- H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/4501—Shape
- H01L2224/45012—Cross-sectional shape
- H01L2224/45015—Cross-sectional shape being circular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45147—Copper (Cu) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48105—Connecting bonding areas at different heights
- H01L2224/48106—Connecting bonding areas at different heights the connector being orthogonal to a side surface of the semiconductor or solid-state body, e.g. parallel layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/4811—Connecting to a bonding area of the semiconductor or solid-state body located at the far end of the body with respect to the bonding area outside the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48111—Disposition the wire connector extending above another semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
- H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/4905—Shape
- H01L2224/4909—Loop shape arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/4905—Shape
- H01L2224/4909—Loop shape arrangement
- H01L2224/49095—Loop shape arrangement parallel in plane
- H01L2224/49097—Loop shape arrangement parallel in plane vertical
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/4917—Crossed wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1203—Rectifying Diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Abstract
本发明的目的在于,提供使并联地搭载的半导体元件的个数增加,且抑制了搭载半导体元件的绝缘基板的形状横向变长的半导体装置及具备该半导体装置的半导体模块。本发明涉及的半导体装置(100)具备:绝缘基板(1);连续的金属图案(2),其与绝缘基板(1)的一个主面接合;以及多个开关元件(31、32、33、41、42、43),它们接合于金属图案(2)上的与绝缘基板(1)相反侧的面,多个开关元件在金属图案(2)上配置为行的数量以及列的数量分别大于或等于2的矩阵状。
Description
技术领域
本发明涉及半导体装置及具备该半导体装置的半导体模块,特别是涉及在半导体装置搭载的开关元件的配置。
背景技术
当前,在电力控制中使用半导体功率模块(例如参照专利文献1)。在半导体功率模块中使用功率器件。作为功率器件的一个例子,举出绝缘栅型双极晶体管(IGBT;InsulatedGate Bipolar Transistor)。IGBT由栅极驱动信号进行通断控制,能够进行高电压、大电流的通断。包含IGBT的半导体功率模块广泛地用于对电动机等进行驱动的逆变器等。
专利文献1:日本特开2013-12560号公报
发明内容
作为对IGBT模块的要求之一,举出额定电流的大容量化。例如,在使用额定900A的IGBT模块对额定电流1800A的负载进行驱动的情况下,需要将2台额定900A的IGBT模块并联连接而使用。另一方面,如果是额定1800A的IGBT模块,则能够以1台对上述负载进行驱动,不需要将IGBT模块并联连接而使用。
为了增大单台IGBT模块的额定电流,需要将在绝缘基板上搭载的半导体元件的并联数量增加。例如,如果针对在1片绝缘基板上沿横向并联连接有3个IGBT元件且沿横向并联连接有3个二极管元件的结构,设为将IGBT元件和二极管元件分别沿横向排列6个的构造,则IGBT元件成为6个,二极管元件成为6个,额定电流也能够设为2倍。然而,在该结构中,绝缘基板的形状显著地横向变长。与其相伴,半导体模块的形状也显著地横向变长。如果绝缘基板以及模块的形状横向变长,则由于由模块使用时的温度变化引起的应力的增加等,存在热寿命显著变短等不良问题。
本发明就是为了解决上述的课题而提出的,其目的在于,提供半导体装置及具备该半导体装置的半导体模块,该半导体装置使并联地搭载的半导体元件的个数增加,且抑制了搭载半导体元件的绝缘基板的形状横向变长。
本发明涉及的半导体装置具备:绝缘基板;连续的金属图案,其与绝缘基板的一个主面接合;以及多个开关元件,它们接合于金属图案上的与绝缘基板相反侧的面,多个开关元件在金属图案上配置为行的数量以及列的数量分别大于或等于2的矩阵状。
发明的效果
根据本发明涉及的半导体装置,能够得到抑制了绝缘基板显著地横向变长,且使开关元件的个数增加,额定电流大的半导体装置及具备该半导体装置的半导体模块。
本发明的目的、特征、方案以及优点通过以下的详细说明和附图变得更清楚。
附图说明
图1是实施方式1涉及的半导体装置的俯视图。
图2是实施方式2涉及的半导体装置的俯视图。
图3是实施方式3涉及的半导体装置的俯视图。
图4是实施方式4涉及的半导体装置的俯视图。
图5是实施方式5涉及的半导体装置的俯视图。
图6是实施方式6涉及的半导体装置的俯视图。
图7是实施方式6涉及的半导体装置的剖视图。
图8是实施方式7涉及的半导体装置的俯视图。
图9是实施方式8涉及的半导体装置的俯视图。
图10是实施方式9涉及的半导体装置的俯视图。
图11是实施方式10涉及的半导体装置的俯视图。
图12是实施方式11涉及的半导体装置的俯视图。
图13是实施方式12涉及的半导体装置的俯视图。
图14是前提技术涉及的半导体模块以及半导体装置的俯视图。
具体实施方式
<前提技术>
在对本发明的实施方式进行说明之前,对作为本发明的前提的技术进行说明。图14是表示前提技术的半导体模块30的内部构造的俯视图。如图14所示,前提技术的半导体模块30具备在基座板19上搭载的多个半导体装置10、10A以及多个金属图案24、26。
在基座板19的第1边19a侧搭载有相同结构的3个半导体装置10,该3个半导体装置10沿X方向排列。另外,在基座板19的与第1边19a相对的第2边19b侧搭载有具备与半导体装置10对称的结构的3个半导体装置10A,该3个半导体装置10A沿X方向排列。即,搭载有3组成对的半导体装置10、10A。
在各半导体装置10与基座板19的第1边19a之间搭载有接合在绝缘基板23上的金属图案24。另外,在各半导体装置10A与基座板19的第2边19b之间搭载有接合在绝缘基板23上的金属图案24。栅极辅助电极27的下端部例如通过焊料与各金属图案24接合。
另外,在基座板19上,在成对的半导体装置10与半导体装置10A之间搭载有接合在绝缘基板25上的金属图案26。发射极主电极29的下端部例如通过焊料与金属图案26接合。
下面,对半导体装置10进行说明。就半导体装置10而言,在绝缘基板1上接合有金属图案2。在金属图案2上配置有3个开关元件31、32、33,该3个开关元件31、32、33沿X方向(行方向)排列。另外,在各开关元件的Y方向(列方向)处配置有3个二极管元件51、52、53,该3个二极管元件51、52、53沿X方向排列。在这里,开关元件31、32、33例如是IGBT半导体元件。
在开关元件31的一个主面设置第1主电极(集电极),在另一个主面设置第2主电极(发射极)。另外,在与第2主电极相同的面还设置栅极电极。开关元件32、33的结构与开关元件31的结构相同,因此省略说明。
在二极管元件51的一个主面设置阳极电极,在另一个主面设置阴极电极。二极管元件52、53的结构与二极管元件51的结构相同,因此省略说明。
开关元件31的第1主电极(未图示)和金属图案2例如通过焊料而接合。栅极电极与金属图案24经由栅极用导线9a电连接。第2主电极与二极管元件51的阳极电极经由主电流用导线8a电接合。二极管元件51的阴极电极(未图示)和金属图案2例如经由焊料而接合。将二极管元件51的阳极电极和金属图案26经由主电流用导线8c电连接。
此外,就开关元件32与二极管元件52的连接关系、以及开关元件33与二极管元件53的连接关系而言,由于和上述的开关元件31与二极管元件51的连接关系相同,因此省略说明。
就上述现有例的IGBT模块而言,在1张绝缘基板1之上,3个开关元件沿横向并联连接,并且3个二极管元件也沿横向并联连接,就半导体模块整体而言,并联连接有18个开关元件、18个二极管元件。在各元件的额定电流例如为50A的情况下,半导体模块的额定电流是18个50A而成为900A。
作为对半导体模块的要求之一,举出额定电流的大容量化。这是由于,例如在需要额定电流1800A的系统的情况下,如果是额定900A的半导体模块,则需要将2台并联连接而使用,但如果是额定1800A的半导体模块,则1台即可,不需要并联连接而使用。
为了增大单台半导体模块的额定电流,需要增加半导体元件的并联数量。在前提技术中,在1片绝缘基板1之上,沿X方向并联配置有3个开关元件31、32、33,与各开关元件串联地配置有二极管元件51、52、53。如果设为将开关元件和二极管元件分别沿横向排列6个的构造,则额定电流也能够成为2倍。然而,由于绝缘基板1以及半导体模块30的形状显著地横向变长,由半导体模块30使用时的温度的变化引起的应力的增加等,存在热寿命显著地变短等不良问题。以下的实施方式解决如上所述的问题。
<实施方式1>
图1是本实施方式1中的半导体装置100的俯视图。本实施方式1中的半导体装置100构成为,取代在前提技术中示出的半导体装置10、10A这两者而搭载于半导体模块30(图14)。
半导体装置100具备:绝缘基板1、连续的金属图案2、6个开关元件31、32、33、41、42、43、以及3个二极管元件51、52、53。在这里,开关元件31、32、33、41、42、43例如各自是IGBT。
绝缘基板1由SiN、AlN等构成。金属图案2由铜、铝等构成。
金属图案2接合于绝缘基板1上。绝缘基板1接合于未图示的基座板(前提技术中的基座板19)上。在金属图案2的与绝缘基板1相反侧的面,将开关元件31、32、33、41、42、43配置成沿X方向(行方向)为3个、沿Y方向(列方向)为2个的矩阵状。各开关元件和金属图案2例如通过焊料而接合。
另外,在金属图案2上,将二极管元件51、52、53沿X方向配置为一列。各二极管元件和金属图案2例如通过焊料而接合。另外,集电极主电极28的下端部与金属图案2例如通过焊料接合。
在开关元件31的一个主面(绝缘基板1侧的面)设置第1主电极(集电极)。第1主电极与金属图案2接合。在开关元件31的另一个主面设置第2主电极31a(发射极)。另外,在与第2主电极31a相同的面还设置栅极电极31b。栅极电极31b设置为与开关元件31的另一个主面的角相接。
同样地,在开关元件32设置第1主电极、第2主电极32a以及栅极电极32b。在开关元件33设置第1主电极、第2主电极33a以及栅极电极33b。在开关元件41设置第1主电极、第2主电极41a以及栅极电极41b。在开关元件42设置第1主电极、第2主电极42a以及栅极电极42b。在开关元件43设置第1主电极、第2主电极43a以及栅极电极43b。
在二极管元件51的一个主面(绝缘基板1侧的面)设置阴极电极。阴极电极与金属图案2接合。在二极管元件51的另一个主面设置阳极电极51a。同样地,在二极管元件52设置阴极电极和阳极电极52a。在二极管元件53设置阴极电极和阳极电极53a。
在本实施方式中,在Y方向(列方向)上,相邻的各元件的主电极通过至少1根导线(主电流用导线)电连接。即,如图1所示,将开关元件31的第2主电极31a和开关元件41的第2主电极41a经由并列的2根主电流用导线8a电连接。另外,将开关元件41的第2主电极41a和二极管元件51的阳极电极51a经由并列的2根主电流用导线8b电连接。另外,将金属图案26和二极管元件51的阳极电极51a经由并列的2根主电流用导线8c电连接。
以上说明的Y方向的主电流用导线8a、8b、8c的连接关系在开关元件32、42以及二极管元件52的连接关系中也是同样的。另外,在开关元件33、43以及二极管元件53的连接关系中也是同样的。
如图1所示,将金属图案24和开关元件31的栅极电极31b经由栅极用导线9a电连接。另外,将金属图案24和开关元件41的栅极电极41b经由栅极用导线9b电连接。以上说明的栅极用导线9a、9b的连接关系对于开关元件32、42以及开关元件33、43而言也是同样的。
<效果>
本实施方式1中的半导体装置100具备:绝缘基板1;连续的金属图案2,其与绝缘基板1的一个主面接合;以及多个开关元件31、32、33、41、42、43,它们接合于金属图案2上的与绝缘基板1相反侧的面,多个开关元件在金属图案2上被配置为行的数量以及列的数量分别大于或等于2的矩阵状。
将本实施方式1的半导体装置100(图1)与前提技术(图14)进行比较。本实施方式1的半导体装置100是相对于前提技术中的半导体装置10,增加了3个开关元件的结构。在本实施方式1中,并不是针对前提技术的半导体装置10沿绝缘基板1的长边方向(X方向)追加配置开关元件,而是沿绝缘基板1的短边方向(Y方向)追加配置开关元件。通常,如果绝缘基板1横向变长,则由于模块使用时的温度的变化而对绝缘基板施加的应力增加,会引起热寿命明显变短等不良问题。在本实施方式1中,沿绝缘基板1的短边方向追加配置了开关元件,因此能够抑制绝缘基板1显著地横向变长。因此,能够得到抑制了绝缘基板1显著地横向变长,且使开关元件的个数增加,额定电流大的半导体装置100。
另外,就本实施方式1中的半导体装置100而言,多个开关元件31、32、33、41、42、43分别具备:第1主电极,其设置于与金属图案2接合侧的一个主面;第2主电极31a、32a、33a、41a、42a、43a,它们设置在与一个主面相反侧的另一个主面;以及至少1个栅极电极31b、32b、33b、41b、42b、43b,它们设置于另一个主面,在行方向或列方向上,相邻地配置的开关元件之间的第2主电极通过至少1根主电流用导线8a、8b电连接。
在本实施方式1中,沿列方向(Y方向)相邻地配置的开关元件(例如开关元件31、41)之间的第2主电极31a、41a通过并列的2根主电流用导线8a连接。这样,通过以将相邻地配置的开关元件的主电极连接的方式配置导线,从而能够使供主电流流动的导线的配线长度更短。
另外,本实施方式1中的半导体模块具备多个半导体装置100、以及搭载多个半导体装置100的基座板19。因此,能够得到抑制了半导体模块的尺寸显著地横向变长,且使开关元件的个数增加,额定电流大的半导体模块。此外,就半导体模块而言,也可以取代半导体装置100而搭载后述的实施方式2~12的半导体装置。
<实施方式2>
图2是本实施方式2中的半导体装置200的俯视图。在实施方式1(图1)中,栅极用导线9a、9b从金属图案24与各个开关元件31、32、33、41、42、43的栅极电极31b、32b、33b、41b、42b、43b连接。
就本实施方式2中的半导体装置200而言,在Y方向(列方向)上,相邻地配置的开关元件间的栅极电极通过栅极用导线而接合。即,如图2所示,在Y方向上,相邻地配置的开关元件31、41间的栅极电极31b、41b通过栅极用导线9b而接合。同样地,在Y方向上,相邻地配置的开关元件32、42间的栅极电极32b、42b通过栅极用导线9b而接合。同样地,在Y方向上,相邻地配置的开关元件33、43间的栅极电极33b、43b通过栅极用导线9b而接合。此外,栅极用导线9b既可以如图2所示地与栅极用导线9a连续地进行针脚式接合,也可以在栅极电极31b、32b、33b上独立地打线。
半导体装置200的其他结构与实施方式1中的半导体装置100(图1)相同,因此省略说明。
<效果>
就本实施方式2中的半导体装置200而言,在行方向或列方向上,相邻地配置的开关元件间的栅极电极通过栅极用导线而接合。
因此,在本实施方式2中,能够减少与金属图案24接合的栅极用导线的根数。另外,能够缩短栅极用导线的配线长度。栅极用导线的根数减少,长度变短,由此在通过导线键合对栅极用导线进行接合时,减小了配线的方向等的限制。另外,与金属图案24接合的栅极用导线的根数减少,因此能够减小金属图案24的面积。由此,能够减小与金属图案24接合的绝缘基板23的面积,能够抑制材料成本。
<实施方式3>
图3是本实施方式3中的半导体装置300的俯视图。在本实施方式3中,开关元件31的栅极电极31b设置为相对于与主电流用导线8a的方向(Y方向)平行的2边的距离大致相等。即,栅极电极31b设置在与X方向正交的2边的中央附近。对于其他开关元件32、33、41、42、43的栅极电极32b、33b、41b、42b、43b的位置也是同样的。
在本实施方式3中,在Y方向(列方向)上相邻地配置的开关元件31、41间的第2主电极31a、41a通过并列的4根主电流用导线8a连接。在这里,4根主电流用导线8a以在开关元件41的栅极电极41b的+X方向侧设置2根、在―X方向侧设置2根的方式,相对于栅极电极41b而对称地进行配置。
另外,在Y方向(列方向)上相邻地配置的开关元件41的第2主电极41a与二极管元件51的阳极电极51a通过并列的4根主电流用导线8b连接。另外,金属图案26和二极管元件51的阳极电极51a通过并列的4根主电流用导线8c连接。
以上说明的Y方向的主电流用导线8a、8b、8c的连接关系在开关元件32、42以及二极管元件52的连接关系中也是同样的。另外,在开关元件33、43以及二极管元件53的连接关系中也是同样的。
半导体装置300的其他结构与实施方式2中的半导体装置200(图2)相同,因此省略说明。
<效果>
就本实施方式3中的半导体装置300而言,栅极电极(例如栅极电极31b)设置在与另一个主面的相对的2边距离相等的位置,相对的2边是与一个方向(即,列方向(Y方向))平行的2边。
因此,根据本实施方式3,能够相对于栅极用导线9b以左右相同的根数、形状构成主电流用导线8a。由此,由主电流的导通产生的电磁感应以及由切断时的电流变化产生的电磁感应对栅极用导线9b的影响,在栅极用导线9b的左右相抵消。因此,能够抑制向各开关元件的栅极电极供给的供给电压的变动以及通断速度的波动。因此,能够得到抑制了由切断耐量的降低、短路电流的增大引起的元件破坏的半导体装置300及具备该半导体装置300的半导体模块。
<实施方式4>
图4是本实施方式4中的半导体装置400的俯视图。在本实施方式4中,开关元件31的栅极电极31b设置在开关元件31的另一个主面的大致中央。即,栅极电极31b设置在与主电流用导线8a、8b的朝向正交的开关元件31的一边的大致中央区域,且位于与主电流导通导线的朝向平行的IGBT元件的一边的大致中央区域。
对于其他开关元件32、33、41、42、43的栅极电极32b、33b、41b、42b、43b的位置也是同样的。
半导体装置400的其他结构与实施方式3中的半导体装置300(图3)相同,因此省略说明。在本实施方式4中,也能够获得实施方式3中说明的效果。
<实施方式5>
图5是本实施方式5中的半导体装置500的俯视图。在本实施方式5中,在开关元件31设置2个栅极电极31b。2个栅极电极31b是分别与相对的2边相接而设置的。在这里,相对的2边是与主电流用导线8a、8b的朝向(Y方向)正交的方向(X方向)的2边。对于其他开关元件32、33、41、42、43的栅极电极32b、33b、41b、42b、43b的结构也是同样的。
在本实施方式5中,如图5所示,沿Y方向(列方向)相邻地配置的开关元件31、41间的栅极电极31b、41b相对。相对的栅极电极31b、41b经由栅极用导线9b电连接。对于开关元件32、42以及开关元件33、43也是同样的。
在本实施方式5中,在Y方向(列方向)上相邻地配置的开关元件31、41间的第2主电极31a、41a通过并列的2根主电流用导线8a连接。在这里,2根主电流用导线8a以在栅极电极31b及栅极电极41b的+X方向侧设置1根、在―X方向侧设置1根的方式,相对于栅极电极31b以及栅极电极41b而对称地进行配置。
<效果>
就本实施方式5中的半导体装置500而言,设置于各开关元件的栅极电极是2个,各个栅极电极是与另一个主面的相对的2边各自相接而设置的,在行方向或列方向中的一个方向上,以相邻地配置的开关元件间的栅极电极相对的方式配置多个开关元件。
因此,在本实施方式5中,在相邻地配置的开关元件(例如开关元件31、41)间,栅极电极31b、41b相对,因此能够将对栅极电极31b、41b进行连接的栅极用导线9b的长度进一步缩短。
<实施方式6>
图6是本实施方式6中的半导体装置600的俯视图。另外,图7是图6的线段AA处的半导体装置600的剖视图。
如图6所示,就半导体装置600而言,在半导体装置500(图5)的结构的基础上,将开关元件31的2个栅极电极31b之间的第2主电极31a、和开关元件41的2个栅极电极41b之间的第2主电极41a,通过主电流用导线8a进行连接。另外,将开关元件41的2个栅极电极41b之间的第2主电极41a、和二极管元件51的阳极电极51a,通过主电流用导线8b进行连接。对于开关元件32、42、二极管元件52以及开关元件33、43、二极管元件53也是同样的。
如图7所示,绝缘基板1的背面侧金属图案21通过焊料20连接在基座板19上,在表面侧的金属图案2之上,将开关元件31、41以及二极管元件51通过焊料22接合。如图7所示,主电流用导线8a的高度大于栅极用导线9b的高度。由此,即使将栅极用导线9b和主电流用导线8a以在俯视观察时重叠的方式进行配置,导线彼此也不会干渉。
半导体装置600的其他结构与实施方式5中的半导体装置500(图5)相同,因此省略说明。
<效果>
就本实施方式6中的半导体装置600而言,在另一个主面,在2个栅极电极之间配置第2主电极,主电流用导线8a和8b与该第2主电极连接。
通过采用本实施方式6的结构,能够使主电流用导线8a和8b的设置根数增加,能够降低单根导线的电流密度。因此,能够抑制由于发热增加而产生的导线的热寿命的降低。
就本实施方式6中的半导体装置600而言,所述主电流用导线8a的高度大于栅极用导线9b的高度。
因此,即使将栅极用导线9b和主电流用导线8a以在俯视观察时重叠的方式进行配置,导线彼此也不会干渉。因此,能够配置更多的主电流用导线8a。
<实施方式7>
图8是本实施方式7中的半导体装置700的俯视图。在本实施方式7中,接合在金属图案2上的开关元件31、32、33、41、42、43以及二极管元件51、52、53的配置与实施方式1~6相同。在本实施方式7中,将开关元件的栅极电极连接的栅极用导线9a、9b、9c的方向与将开关元件的第2主电极连接的主电流用导线8a、8b、8c的方向正交。
即,如图8所示,在Y方向(列方向)上,开关元件31的第2主电极31a和开关元件41的第2主电极41a经由并列的4根主电流用导线8a电连接。另外,开关元件41的第2主电极41a和二极管元件51的阳极电极51a经由并列的4根主电流用导线8b电连接。另外,金属图案26和二极管元件51的阳极电极51a经由并列的3根主电流用导线8c电连接。
以上说明的Y方向的主电流用导线8a、8b、8c的连接关系在开关元件32、42以及二极管元件52的连接关系中也是同样的。另外,在开关元件33、43以及二极管元件53的连接关系中也是同样的。
如图8所示,在X方向(行方向)上,金属图案24和开关元件31的栅极电极31b经由栅极用导线9a电连接。在这里,金属图案24配置于绝缘基板1的―X方向侧。另外,开关元件31的栅极电极31b和开关元件32的栅极电极32b经由栅极用导线9b电连接。另外,开关元件32的栅极电极32b和开关元件33的栅极电极33b经由栅极用导线9c电连接。
以上说明的X方向的栅极用导线9a、9b、9c的连接关系对于开关元件41、42、43而言也是同样的。
如图8所示,在本实施方式7中,栅极用导线9a、9b、9c与主电流用导线8a立体地交叉。这可以通过使主电流用导线8a的高度大于栅极用导线9a、9b、9c的高度来实现。
另外,在本实施方式7中,如图8所示,开关元件31的栅极电极31b在俯视观察时为长方形。栅极电极31b的长边与开关元件31的另一个主面的平行于X方向(即,与栅极用导线9a、9b、9c连接的方向)的1边相接。对于其他开关元件32、33、41、42、43的栅极电极32b、33b、41b、42b、43b也是同样的结构。
对于栅极电极,通过采用上述结构,能够减小栅极电极的无效区域(无法对栅极用导线进行接合的区域)。即,能够增大第2主电极的区域。并且,还能够减小主电流用导线8a、8b、8c的无效区域(无法对主电流用导线进行接合的区域)。即,能够增加可以与1个第2主电极接合的主电流用导线的根数。
此外,在实施方式1~6中,对通过栅极用导线将相邻的2个开关元件间的栅极电极连接的例子进行了说明,但也可以如本实施方式7那样,对连续地相邻的3个或更多的开关元件间的栅极电极进行连接。
此外,在图8中,金属图案26配置于绝缘基板1的-Y方向侧,但也可以将金属图案26配置于绝缘基板1的+Y方向侧。在该情况下,金属图案26与开关元件31、32、33的第2主电极31a、32a、33a通过主电流用导线连接。
<效果>
就本实施方式7中的半导体装置700而言,在行方向或列方向中的一个方向上,相邻地配置的开关元件间的栅极电极通过栅极用导线接合,在行方向或列方向中的另一个方向上,相邻地配置的开关元件间的第2主电极通过主电流用导线接合。
在本实施方式7中,栅极用导线9a、9b、9c的连接方向(行方向)与主电流用导线8a、8b、8c的连接方向(列方向)正交。由此,由主电流的导通产生的电磁感应以及由切断时的电流变化产生的电磁感应对栅极用导线9a、9b、9c的影响降低。因此,能够抑制向各开关元件的栅极电极供给的供给电压的变动以及通断速度的波动。因此,能够得到抑制了由切断耐量的降低、短路电流的增大引起的元件破坏的半导体装置700及具备该半导体装置700的半导体模块。
另外,就本实施方式7中的半导体装置700而言,各开关元件的栅极电极在俯视观察时为长方形,栅极电极的长边与开关元件的另一个主面的一边相接。
因此,通过使栅极电极的长边的延伸方向(X方向)与栅极用导线9a、9b、9c的连接方向(行方向)一致,能够减小栅极电极的无效区域(无法对栅极用导线进行接合的区域)。即,能够增大第2主电极的区域。并且,还能够减小主电流用导线8a、8b、8c的无效区域(无法对主电流用导线进行接合的区域)。即,能够增加可以与1个第2主电极接合的主电流用导线的根数。
另外,就本实施方式7中的半导体装置700而言,栅极用导线9a、9b、9c与主电流用导线8a立体地交叉。
因此,通过使主电流用导线8a的高度大于栅极用导线9a、9b、9c的高度,能够实现栅极用导线9a、9b、9c与主电流用导线8a立体地交叉的结构。
<实施方式8>
图9是本实施方式8中的半导体装置800的俯视图。在本实施方式8中,开关元件31的栅极电极31b是与―X方向侧的边相接而设置的。关于其他开关元件32、33、41、42、43的栅极电极32b、33b、41b、42b、43b也是同样的结构。
由此,能够进一步缩短将开关元件31的栅极电极31b和金属图案24连接的栅极用导线9a的长度。即,能够使从金属图案24起至最远的栅极电极33b、43b各自为止的栅极用导线9a、9b、9c的累积长度更短。因此,栅极用导线的用量被削减,所以能够降低栅极用导线的材料成本。
此外,半导体装置800的其他结构与实施方式7中的半导体装置700(图8)相同,因此省略说明。
<实施方式9>
图10是本实施方式9中的半导体装置900的俯视图。在实施方式1~8中,开关元件31、32、33、41、42、43配置为3×2的矩阵状,并且,将二极管元件51、52、53沿列方向配置为3×1的矩阵状。另一方面,在本实施方式9中,如图10所示,将开关元件31、32、33、41、42、43配置为2×3的矩阵状,并且,将二极管元件51、52、53沿行方向配置为1×3的矩阵状。
如图10所示,在Y方向(列方向)上,开关元件33的第2主电极33a和开关元件32的第2主电极32a经由并列的4根主电流用导线8a电连接。另外,开关元件32的第2主电极32a和开关元件31的第2主电极31a经由并列的4根主电流用导线8b电连接。另外,金属图案26和开关元件31的第2主电极31a经由并列的3根主电流用导线8c电连接。
以上说明的Y方向的主电流用导线8a、8b、8c的连接关系对于开关元件41、42、43来说也是同样的。
另外,在Y方向(列方向)上,二极管元件53的阳极电极53a和二极管元件52的阳极电极52a经由并列的4根主电流用导线8a电连接。另外,二极管元件52的阳极电极52a和二极管元件51的阳极电极51a经由并列的4根主电流用导线8b电连接。另外,金属图案26和二极管元件51的阳极电极51a经由并列的3根主电流用导线8c电连接。
如图10所示,在X方向(行方向)上,金属图案24和开关元件33的栅极电极33b经由栅极用导线9a电连接。在这里,金属图案24配置于绝缘基板1的―X方向侧。另外,开关元件33的栅极电极33b和开关元件43的栅极电极43b经由栅极用导线9b电连接。
以上说明的X方向的栅极用导线9a、9b的连接关系对于开关元件32、42以及开关元件31、41来说也是同样的。
在本实施方式9中,特征在于,形成3级针对2个相邻的开关元件的栅极电极连续地进行配线的结构。在实施方式1~8中,从金属图案24起至最远的栅极电极33b、43b为止经由3根栅极用导线9a、9b、9c。另一方面,在本实施方式9中,从金属图案24起至最远的栅极电极41b、42b、43b为止经由2根栅极用导线9a、9b。因此,从金属图案24起至最远的栅极电极为止的栅极用导线的累积长度变短,所以能够得到不易产生栅极通断时间的延迟等缺陷的半导体装置900。
<实施方式10>
图11是本实施方式10中的半导体装置1000的俯视图。在本实施方式10中,开关元件31、32、33、41、42、43以及二极管元件51、52、53的配置与实施方式9(图10)相同。另外,在本实施方式10中,开关元件31、32、33、41、42、43的栅极电极31b、32b、33b、41b、42b、43b的位置与实施方式8(图9)相同。其他结构与实施方式9或实施方式10相同,因此省略说明。
在本实施方式10中,能够得到实施方式8所述的效果和实施方式9所述的效果这两者。
<实施方式11>
图12是本实施方式11中的半导体装置1100的俯视图。在本实施方式11中,开关元件31、32、33、41、42、43以及二极管元件51、52、53的配置与实施方式3(图3)相同。
在本实施方式11中,在Y方向(列方向)上相邻地配置的开关元件31、41间的第2主电极31a、41a通过并列的4根主电流用导线8a连接。在这里,4根主电流用导线8a以在开关元件41的栅极电极41b的+X方向侧设置2根、在―X方向侧设置2根的方式,相对于栅极电极41b而对称地进行配置。
另外,在Y方向(列方向)上相邻地配置的开关元件41的第2主电极41a和二极管元件51的阳极电极51a通过并列的8根主电流用导线8b连接。另外,金属图案26和二极管元件51的阳极电极51a通过并列的10根主电流用导线8c连接。
以上说明的Y方向的主电流用导线8a、8b、8c的连接关系在开关元件32、42以及二极管元件52的连接关系中也是同样的。另外,在开关元件33、43以及二极管元件53的连接关系中也是同样的。
半导体装置1100的其他结构与实施方式3中的半导体装置300(图3)相同,因此省略说明。
在本实施方式11中,如上所述,越沿Y方向(列方向)前进,将相邻地配置的开关元件间的第2主电极接合的主电流用导线的根数越增加。
主电流用导线8a仅供开关元件31、32、33的发射极电流流通,但主电流用导线8b供开关元件31、32、33和开关元件41、42、43这2种元件的发射极电流流通。主电流用导线8c在开关元件31、32、33、41、42、43的发射极电流的基础上,还供二极管元件51、52、53的阳极电流流通。在本实施方式11中,设置多根供大的主电流流过的部分的主电流用导线。
<效果>
就本实施方式11中的半导体装置1100而言,越沿行方向或列方向前进,将相邻地配置的开关元件之间的第2主电极接合的主电流用导线的根数越增加。
就本实施方式11中的半导体装置1100而言,越沿Y方向(列方向)前进,在主电流用导线中流动更大的主电流。因此,通过使主电流用导线8b的根数多于主电流用导线8a的根数,使主电流用导线8c的根数多于主电流用导线8b的根数,从而能够在所有的主电流用导线8a、8b、8c间,使电流密度为相同程度。即,能够抑制由发热增加而产生的主电流用导线的热寿命的降低。
<实施方式12>
图13是本实施方式12中的半导体装置1200的俯视图。在本实施方式12中,与实施方式1~11不同,在金属图案2上仅将开关元件31、32、33、41、42、43配置为3×2的矩阵状。在这里,各开关元件例如是具有反向导通功能的IGBT。具有反向导通功能的IGBT是将续流二极管内置于IGBT的芯片内的元件。另外,在各开关元件是MOSFET的情况下,在MOSFET的源极-漏极之间内置有寄生二极管(体二极管)。
本实施方式12中的栅极用导线9a、9b以及主电流用导线8a的连接关系与实施方式3(图3)相同。本实施方式12的半导体装置1200不具备二极管元件51、52、53。因此,开关元件41的第2主电极41a并非与二极管元件51的阳极电极51a连接,而是经由主电流用导线8b与金属图案26连接。对于开关元件42、43也是同样的。
<效果>
就本实施方式12中的半导体装置1200而言,配置在金属图案2上的半导体元件仅是开关元件31、32、33、41、42、43,开关元件31、32、33、41、42、43内置有二极管。
因此,本实施方式12的半导体装置1200不具备二极管元件,因此能够使主电流用导线的长度缩短。因此,主电流用导线整体的电阻减小,能够抑制由发热增加而产生的主电流用导线的热寿命的降低。
此外,在实施方式1~12中,栅极用导线9a、9b的直径也可以小于主电流用导线8a、8b、8c的直径。在实施方式1~12中,将电极间连接的导线、特别是主电流用导线8a、8b、8c的材质、根数、形状并不限定于曾图示、说明过的内容。主电流用导线8a、8b、8c的材质也可以是除铝以外的例如铜导线。另外,导线的形状也可以是细板状的带导线、平板状的导线。另外,栅极配线导线9a、9b不会流过大电流,因此通过使用直径小于主电流用导线8a、8b、8c的导线,能够容易地避免导线间的干渉。
此外,在实施方式1~12中,就直至栅极电极为止的栅极用导线的累积长度彼此相等的开关元件彼此而言,对这些开关元件的通断速度产生影响的电气特性也可以设定为使通断速度相等。例如在图1中,针对开关元件31、32、33,从金属图案24起至栅极电极31b、32b、33b为止的导线的长度相等。同样地,针对开关元件41、42、43,从金属图案24起至栅极电极31b、32b、33b为止的导线的长度相等。在该情况下,针对开关元件31、32、33,设定为使栅极阈值电压或主电极之间的饱和电压的特性彼此一致。同样地,针对开关元件41、42、43,设定为使栅极阈值电压或主电极之间的饱和电压的特性彼此一致。另外,针对二极管元件51、52、53,设定为使正向的电压降一致。
因此,即使在栅极用导线9a、9b的电阻以及电感、主电流用导线8a、8b的电阻以及电感大的情况下,就直至栅极电极为止的栅极用导线9a、9b的累积长度彼此相等的开关元件彼此而言,通过使对这些开关元件的通断速度产生影响的电气特性一致,能够抑制多个开关元件间的通断定时(timing)的波动。因此,能够得到抑制了耐破坏量的降低的半导体装置100。
另外,就直至栅极电极为止的栅极用导线9a、9b的累积长度彼此相等的开关元件彼此而言,通过使栅极阈值电压或主电极间的饱和电压的特性一致,能够抑制通断定时的波动。并且,通过将主电流用导线的累积长度长的开关元件(图1的开关元件31、32、33)的电气特性(饱和电压、栅极阈值电压)设为小于主电流用导线的累积长度短的开关元件(图1的开关元件41、42、43)的电气特性,能够进一步抑制半导体装置整体的通断定时的波动。
此外,在本实施方式1~12中,将多个开关元件配置为3×2(或2×3)的矩阵状,只要行的数量以及列的数量分别大于或等于2,则开关元件的个数以及配置并不限定于此。
另外,本实施方式1~11中的半导体装置具备与矩阵的行数或列数相同个数的多个二极管元件51、52、53,多个开关元件31、32、33、41、42、43的另一个主面的面积总和大于多个二极管元件51、52、53的上表面的面积总和。
因此,通过使二极管元件的电流密度大于开关元件的电流密度,能够使二极管元件的个数少于开关元件的个数。即,能够使多个开关元件的另一个主面的面积总和大于多个二极管元件的上表面的面积总和。
此外,在本实施方式1~12中,开关元件31、32、33、41、42、43也可以包含宽带隙半导体。
另外,在本实施方式1~11中,二极管元件51、52、53也可以包含宽带隙半导体。
通常,由SiC、GaN等宽带隙半导体材料构成的半导体元件与硅制半导体元件相比,能够实现高耐压化、高温环境下的使用,但是与硅制半导体元件相比,制造时的不良率高,元件面积越大,不良率以指数函数的方式变高。根据本实施方式1~12的结构,通过搭载多个面积小的半导体元件,能够得到不良率低的半导体装置。因此,在由宽带隙半导体材料形成开关元件31、32、33、41、42、43的情况下,本实施方式1~12特别有效。另外,由宽带隙半导体材料构成的开关元件能够高速地进行通断。即,就能够抑制由通断速度的波动引起的切断耐量的降低、由主电流通电时的波动引起的主电流导通导线的高温化的本实施方式1~12而言,在由宽带隙半导体材料形成开关元件31、32、33、41、42、43的情况下特别有效,能够得到提高了可靠性以及寿命的半导体装置。
此外,也可以根据金属图案24、26与绝缘基板1的位置关系,设为使各实施方式的半导体装置的绝缘基板1在X、Y方向上反转的旋转90度等的配置结构。
另外,在上述各实施方式的说明中,说明了连续的金属图案2为简单的长方形的情况,其中,在该连续的金属图案2,将开关元件31、32、33、41、42、43配置为矩阵状。然而,金属图案2的形状并不限定于此。即,金属图案2只要是在将开关元件31、32、33、41、42、43配置成矩阵状的区域处连续即可,金属图案2的其他区域的形状并不限定于各实施方式。
另外,在除了实施方式4以外的各实施方式的说明(图1~3、图5、图6、图8~13)中,说明了栅极电极31b、32b、33b、41b、42b、43b设置为与开关元件31、32、33、41、42、43的某个边相接,在附图中,也描绘为栅极电极31b、32b、33b、41b、42b、43b在俯视观察时与开关元件31、32、33、41、42、43的外周的一部分相接。这是为了简便地说明栅极电极的配置,当然在实际的开关元件的外周部存在用于获得耐压的终端构造区域,在其内侧设置栅极电极。
并且,在各实施方式中,对将开关元件31、32、33、41、42、43配置成矩阵状的情况进行了说明,但在希望实现二极管侧的低电压降的用途中,也可以将多个二极管元件配置成矩阵状。
对本发明进行了详细说明,但上述说明在所有方面为例示,本发明不限定于此。可以理解为在不脱离本发明的范围的情况下能够想到未例示出的无数的变形例。
标号的说明
1、23、25 绝缘基板,2、24、26 金属图案,8a、8b、8c 主电流用导线,9a、9b 栅极用导线,27 栅极辅助电极,28 集电极主电极,29 发射极主电极,30 半导体模块,31、32、33、41、42、43 开关元件,31a、32a、33a、41a、42a、43a 第2主电极,31b、32b、33b、41b、42b、43b栅极电极,51、52、53 二极管元件,51a、52a、53a 阳极电极,10、10A、100、200、300、400、500、600、700、800、900、1000、1100、1200 半导体装置。
Claims (19)
1.一种半导体装置,其具备:
绝缘基板;
连续的金属图案,其与所述绝缘基板的一个主面接合;以及
多个开关元件,它们接合于所述金属图案上的与所述绝缘基板相反侧的面,
所述多个开关元件在所述金属图案上配置为行的数量以及列的数量分别大于或等于2的矩阵状。
2.根据权利要求1所述的半导体装置,其中,
所述多个开关元件分别具备:
第1主电极,其设置在与所述金属图案接合侧的一个主面;
第2主电极,其设置在与所述一个主面相反侧的另一个主面;以及
至少1个栅极电极,其设置于所述另一个主面,
在行方向或列方向中的一个方向上,相邻地配置的所述开关元件间的所述第2主电极通过至少1根主电流用导线电连接。
3.根据权利要求2所述的半导体装置,其中,
在行方向或列方向中的一个方向上,相邻地配置的所述开关元件间的所述栅极电极通过栅极用导线接合。
4.根据权利要求2所述的半导体装置,其中,
所述栅极电极设置在与所述另一个主面的相对的2边距离相等的位置,
所述相对的2边是与所述一个方向平行的2边。
5.根据权利要求3所述的半导体装置,其中,
所述至少1个栅极电极是2个,各个所述栅极电极是与所述另一个主面的相对的2边各自相接而设置的,
在行方向或列方向中的一个方向上,以相邻地配置的所述开关元件间的所述栅极电极相对的方式配置所述多个开关元件。
6.根据权利要求5所述的半导体装置,其中,
在所述另一个主面,在2个所述栅极电极之间配置所述第2主电极,所述主电流用导线与所述第2主电极连接。
7.根据权利要求6所述的半导体装置,其中,
所述主电流用导线的高度高于所述栅极用导线的高度。
8.根据权利要求3所述的半导体装置,其中,
在行方向或列方向中的一个方向上,相邻地配置的所述开关元件间的所述栅极电极通过栅极用导线接合,
在行方向或列方向中的另一个方向上,相邻地配置的所述开关元件间的所述第2主电极通过主电流用导线接合。
9.根据权利要求3所述的半导体装置,其中,
所述栅极电极在俯视观察时为长方形,
所述栅极电极的长边与所述另一个主面的一边相接。
10.根据权利要求8所述的半导体装置,其中,
所述栅极用导线与所述主电流用导线立体地交叉。
11.根据权利要求3所述的半导体装置,其中,
就多个所述开关元件中的直至所述栅极电极为止的所述栅极用导线的累积长度彼此相等的所述开关元件彼此而言,将对所述开关元件的通断速度产生影响的电气特性设定为使所述通断速度相等。
12.根据权利要求11所述的半导体装置,其中,
所述电气特性是栅极阈值电压或主电极间的饱和电压。
13.根据权利要求3所述的半导体装置,其中,
越沿行方向或列方向前进,对相邻地配置的所述开关元件间的所述第2主电极进行接合的所述主电流用导线的根数越增加。
14.根据权利要求3所述的半导体装置,其中,
所述栅极用导线的直径小于所述主电流用导线的直径。
15.根据权利要求1所述的半导体装置,其中,
还具备与所述矩阵的行数或列数相同个数的多个二极管元件,
所述多个开关元件的所述另一个主面的面积总和大于所述多个二极管元件的上表面的面积总和。
16.根据权利要求1所述的半导体装置,其中,
配置于所述金属图案上的半导体元件仅是所述开关元件,
所述开关元件内置有二极管。
17.根据权利要求1所述的半导体装置,其中,
所述开关元件包含宽带隙半导体。
18.根据权利要求15所述的半导体装置,其中,
所述二极管元件包含宽带隙半导体。
19.一种半导体模块,其具备:
多个权利要求1所述的半导体装置;以及
基座板,其搭载多个所述半导体。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2015/077426 WO2017056176A1 (ja) | 2015-09-29 | 2015-09-29 | 半導体装置およびそれを備える半導体モジュール |
Publications (2)
Publication Number | Publication Date |
---|---|
CN108140640A true CN108140640A (zh) | 2018-06-08 |
CN108140640B CN108140640B (zh) | 2021-06-04 |
Family
ID=58423108
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201580083502.8A Active CN108140640B (zh) | 2015-09-29 | 2015-09-29 | 半导体装置及具备该半导体装置的半导体模块 |
Country Status (5)
Country | Link |
---|---|
US (1) | US10361136B2 (zh) |
JP (1) | JP6391845B2 (zh) |
CN (1) | CN108140640B (zh) |
DE (1) | DE112015006984B4 (zh) |
WO (1) | WO2017056176A1 (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111788682A (zh) * | 2018-09-20 | 2020-10-16 | 富士电机株式会社 | 半导体装置 |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6502263B2 (ja) | 2013-11-20 | 2019-04-17 | ローム株式会社 | スイッチングデバイスおよび電子回路 |
DE102016224631B4 (de) * | 2016-12-09 | 2020-06-04 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Elektrisch leitende Verbindung zwischen mindestens zwei elektrischen Komponenten an einem mit elektronischen und/oder elektrischen Bauelementen bestücktem Träger, die mit einem Bonddraht ausgebildet ist |
WO2018220721A1 (ja) * | 2017-05-30 | 2018-12-06 | 三菱電機株式会社 | 半導体パワーモジュール |
WO2019181198A1 (ja) * | 2018-03-20 | 2019-09-26 | 富士電機株式会社 | 半導体装置 |
JP7139799B2 (ja) * | 2018-09-03 | 2022-09-21 | 株式会社デンソー | 半導体装置 |
US11688722B2 (en) | 2018-09-20 | 2023-06-27 | Fuji Electric Co., Ltd. | Semiconductor device |
DE102020107288A1 (de) * | 2019-12-10 | 2021-06-10 | X-Fab Semiconductor Foundries Gmbh | Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002033446A (ja) * | 2000-05-10 | 2002-01-31 | Nissan Motor Co Ltd | 半導体装置 |
CN102881682A (zh) * | 2011-07-11 | 2013-01-16 | 株式会社日立制作所 | 半导体功率模块 |
US8441075B2 (en) * | 2009-03-30 | 2013-05-14 | Hitachi, Ltd. | Power semiconductor apparatus having a silicon power semiconductor device and a wide gap semiconductor device |
US20130249008A1 (en) * | 2012-03-21 | 2013-09-26 | Sumitomo Electric Industries, Ltd. | Semiconductor device |
CN104821282A (zh) * | 2014-01-30 | 2015-08-05 | 株式会社日立功率半导体 | 功率半导体组件 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2776373B2 (ja) * | 1996-05-31 | 1998-07-16 | 株式会社日立製作所 | ダイオード及びigbtとの並列回路とそのモジュール及びそれを用いた電力変換装置 |
US7230273B2 (en) | 2002-06-13 | 2007-06-12 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device with a plurality of semiconductor elements each including a wide band-gap semiconductor |
JP5790039B2 (ja) * | 2010-07-23 | 2015-10-07 | 富士電機株式会社 | 半導体装置 |
JP5637944B2 (ja) | 2011-06-29 | 2014-12-10 | 株式会社 日立パワーデバイス | パワー半導体モジュール |
CN104160502A (zh) | 2012-03-09 | 2014-11-19 | 三菱电机株式会社 | 半导体模块 |
-
2015
- 2015-09-29 US US15/742,608 patent/US10361136B2/en active Active
- 2015-09-29 DE DE112015006984.4T patent/DE112015006984B4/de active Active
- 2015-09-29 WO PCT/JP2015/077426 patent/WO2017056176A1/ja active Application Filing
- 2015-09-29 CN CN201580083502.8A patent/CN108140640B/zh active Active
- 2015-09-29 JP JP2017542547A patent/JP6391845B2/ja active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002033446A (ja) * | 2000-05-10 | 2002-01-31 | Nissan Motor Co Ltd | 半導体装置 |
US8441075B2 (en) * | 2009-03-30 | 2013-05-14 | Hitachi, Ltd. | Power semiconductor apparatus having a silicon power semiconductor device and a wide gap semiconductor device |
CN102881682A (zh) * | 2011-07-11 | 2013-01-16 | 株式会社日立制作所 | 半导体功率模块 |
US20130249008A1 (en) * | 2012-03-21 | 2013-09-26 | Sumitomo Electric Industries, Ltd. | Semiconductor device |
CN104821282A (zh) * | 2014-01-30 | 2015-08-05 | 株式会社日立功率半导体 | 功率半导体组件 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111788682A (zh) * | 2018-09-20 | 2020-10-16 | 富士电机株式会社 | 半导体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP6391845B2 (ja) | 2018-09-19 |
WO2017056176A1 (ja) | 2017-04-06 |
JPWO2017056176A1 (ja) | 2018-01-18 |
DE112015006984T5 (de) | 2018-07-12 |
CN108140640B (zh) | 2021-06-04 |
DE112015006984B4 (de) | 2020-12-17 |
US20180204778A1 (en) | 2018-07-19 |
US10361136B2 (en) | 2019-07-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108140640A (zh) | 半导体装置及具备该半导体装置的半导体模块 | |
US9899328B2 (en) | Power semiconductor module | |
US8736043B2 (en) | Power device having a specific range of distances between collector and emitter electrodes | |
US11171122B2 (en) | Semiconductor device | |
US9165871B2 (en) | Semiconductor unit and semiconductor device using the same | |
CN106252320B (zh) | 半导体装置 | |
US9659912B2 (en) | Low-inductance circuit arrangement comprising load current collecting conductor track | |
US7821128B2 (en) | Power semiconductor device having lines within a housing | |
JP6216594B2 (ja) | パワー半導体モジュール | |
KR20140055514A (ko) | 일체형 전력 반도체 모듈 | |
US9362240B2 (en) | Electronic device | |
CN205542761U (zh) | 功率模块 | |
US20180247923A1 (en) | Semiconductor module | |
CN109473415A (zh) | 具有顶侧冷却部的smd封装 | |
CN107492531A (zh) | 半导体装置 | |
JP2018186302A (ja) | 半導体装置およびそれを備える半導体モジュール | |
CN106972001A (zh) | 半导体模块以及半导体装置 | |
CN107785354A (zh) | 一种基于3d封装的片内并联半桥模块 | |
CN113035787B (zh) | 一种逆导型功率半导体模块封装结构及其封装方法 | |
CN209087837U (zh) | 一种igbt模块 | |
CN206388694U (zh) | 半导体功率模块3d封装构造 | |
CN112234054A (zh) | 一种多芯片并联的半桥型igbt模块 | |
JP3525823B2 (ja) | 相補型igbtの実装構造 | |
CN109427744B (zh) | Ipm模块、车辆及ipm模块的制作方法 | |
CN109755229A (zh) | 一种igbt模块 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |