CN108140560B - 用于钨膜的低电阻率物理气相沉积的系统和方法 - Google Patents

用于钨膜的低电阻率物理气相沉积的系统和方法 Download PDF

Info

Publication number
CN108140560B
CN108140560B CN201680059853.XA CN201680059853A CN108140560B CN 108140560 B CN108140560 B CN 108140560B CN 201680059853 A CN201680059853 A CN 201680059853A CN 108140560 B CN108140560 B CN 108140560B
Authority
CN
China
Prior art keywords
tungsten
target
substrate
chamber
backing plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680059853.XA
Other languages
English (en)
Other versions
CN108140560A (zh
Inventor
乔斯林甘·罗摩林甘
清·X·源
王志勇
雷建新
唐先民
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of CN108140560A publication Critical patent/CN108140560A/zh
Application granted granted Critical
Publication of CN108140560B publication Critical patent/CN108140560B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C23C14/18—Metallic material, boron or silicon on other inorganic substrates
    • C23C14/185—Metallic material, boron or silicon on other inorganic substrates by cathodic sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3435—Applying energy to the substrate during sputtering
    • C23C14/345—Applying energy to the substrate during sputtering using substrate bias
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/35—Sputtering by application of a magnetic field, e.g. magnetron sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/56—Apparatus specially adapted for continuous coating; Arrangements for maintaining the vacuum, e.g. vacuum locks
    • C23C14/568—Transferring the substrates through a series of coating stations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
    • H01J37/3402—Gas-filled discharge tubes operating with cathodic sputtering using supplementary magnetic fields
    • H01J37/3405—Magnetron sputtering
    • H01J37/3408—Planar magnetron sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
    • H01J37/3411—Constructional aspects of the reactor
    • H01J37/3414—Targets
    • H01J37/3426—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
    • H01J37/3411—Constructional aspects of the reactor
    • H01J37/3435—Target holders (includes backing plates and endblocks)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/326—Application of electric currents or fields, e.g. for electroforming

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Physical Vapour Deposition (AREA)
  • Semiconductor Memories (AREA)

Abstract

在此公开用于将耐火金属层溅射到设置在基板上的阻挡层上的系统和方法。在一或多个实施方式中，在集成电路中溅射沉积钨结构的方法包括以下步骤：将基板移动到等离子体处理腔室中，且移动到与溅射靶材组件相对的基板支撑件上，溅射靶材组件包含具有不超过10ppm的碳和不超过10ppm的氧作为杂质存在的钨靶材；将氪气流入等离子体处理腔室；和将氪气激发成等离子体，以通过溅射而在由基板支撑件所支撑的基板的材料层上沉积钨膜层。在一些实施方式中，靶材组件进一步包括钛背板和设置在钛背板与钨靶材之间的铝粘合层。

Description

用于钨膜的低电阻率物理气相沉积的系统和方法
技术领域
本公开内容的实施方式一般涉及基板处理系统。
背景技术
现代集成电路的导电互连层通常具有非常精细的间距和高的密度。最终形成集成电路的金属互连层的前驱物金属膜中的单个小缺陷可能被定位成严重损害集成电路的操作完整性。
集成电路的金属膜通常通过物理气相沉积(PVD)或化学气相沉积(CVD)而形成。一种PVD方法使用DC磁控管设备，例如，如可从加州的应用材料公司所取得的
Figure GDA0001835060740000011
系统。在上述类型的DC磁控管设备中，金属或金属合金靶材的离子轰击使靶材材料的原子或分子被溅射到基板上。
虽然PVD系统可产生具有相对低缺陷密度的高质量金属膜，但是本发明人在此已经观察到可通过这样的系统实现的位线小型化的程度在很大程度上由金属膜的电阻率所决定。
发明内容
在此公开用于将耐火金属层溅射到设置在基板上的阻挡层上的系统和方法。在一或多个实施方式中，在集成电路中溅射沉积钨结构的方法包括以下步骤：将基板移动到等离子体处理腔室中，且移动到与溅射靶材组件相对的基板支撑件上，溅射靶材组件包含具有不超过10ppm的碳和不超过10ppm的氧作为杂质存在的钨靶材；将氪气流入等离子体处理腔室；及将氪气激发成等离子体，以通过溅射而在由基板支撑件所支撑的基板的材料层上沉积钨膜层。在一些实施方式中，靶材组件进一步包括钛背板和设置在钛背板与钨靶材之间的铝粘合层。
在一些实施方式中，根据与本公开内容一致的一或多个实施方式的用于在等离子体处理腔室中使用的靶材包括：溅射靶材组件，包含具有不超过5ppm的碳和不超过10ppm的氧作为杂质存在的钨靶材。
根据与本公开内容一致的一或多个实施方式而构造的等离子体处理腔室包含：溅射靶材组件，包含具有不超过10ppm的碳和不超过10ppm的氧作为杂质存在的钨靶材，钨靶材具有与处理区域接触的第一表面和与第一表面相对的第二表面。等离子体处理腔室进一步包括：基板支撑件，具有设置在钨靶材的下方的基板接收表面；DC电源，耦接到钨靶材；RF电源，耦接到基板支撑件；及磁控管，设置邻近于钨靶材的第二表面，磁控管包括：外磁极，包含多个磁体；及内磁极，包含多个磁体，其中外磁极和内磁极形成闭环磁控管组件，且其中外磁极和内磁极各自产生磁场。在一实施方式中，靶材组件进一步包括钛背板和设置在钛背板与钨靶材之间的铝粘合层。
额外的实施方式和特征部分地在随后的实施方式中阐述，且部分地将对于本领域技术人员在审查说明书时将变得显而易见，或可通过实施所公开的实施方式而习得。所公开的实施方式的特征和优点可通过在说明书中所描述的手段、组合和方法来实现和获得。
附图说明
可通过参考说明书的剩余部分和附图来实现对所公开的实施方式的本质和优点的进一步理解。附随的附图仅显示与所附随的公开内容一致的示例性实施方式，且不应被认为是限制性的，因为本公开内容可允许其他同等有效的实施方式。
图1A显示根据本公开内容的一或多个实施方式的具有改进的性质的DRAM存储器中的动态存储单元的电路图。
图1B显示根据本公开内容的一或多个实施方式的可应用于图1A的DRAM单元的栅电极堆叠，栅电极堆叠包括通过沉积低电阻率的钨薄膜而形成的特征。
图2显示根据本公开内容的一或多个实施方式的通过沉积低电阻率的钨薄膜在基板上形成特征的方法的处理图。
图3显示根据本公开内容的一或多个实施方式的具有用于形成电路结构的多腔室的平台系统，电路结构包括通过在基板上薄膜沉积钨而形成的特征。
图4A显示根据本公开内容的实施方式的等离子体处理腔室的截面图。
图4B描绘根据本公开内容的实施方式的腔室的等角视图。
图5描绘根据本公开内容的一或多个实施方式的用于在通过沉积低电阻率的钨薄膜而在基板上形成特征中使用的磁控管的一部分的顶视图。
图6描绘根据本公开内容的一或多个实施方式的用于在通过沉积低电阻率的钨薄膜而在基板上形成特征中使用的替代磁控管的一部分的顶视图。
图7是描绘根据与本公开内容一致的实施方式的通过溅射而获得的薄膜钨层的电阻率和厚度之间的关系的图形表示。
为促进理解，尽可能使用相同的附图标记来表示附图中共同的相同元件。附图是未按比例而绘制的，且为了清楚起见可被简化。此外，一个实施方式的元件和特征可有利地并入在与本公开内容一致的其它实施方式中，而无需进一步详述。
具体实施方式
与本公开内容一致的实施方式通常提供包括一或多个低电阻率特征的结构，一或多个低电阻率特征由薄膜耐火金属所形成，诸如(例如)钨，如可在栅电极堆叠或在位线结构中所实现的，且包括其形成的方法和设备。通过例子，根据本公开内容的实施方式所形成的栅电极堆叠结构可为存储器型半导体装置，诸如DRAM型集成电路。
现转到图1A，显示有诸如可在DRAM存储器中使用的一个晶体管单元的电路图。适于根据本公开内容的修改的晶体管存储单元的另一例子描述于Cao等人于2014年2月13日公开，且转让给加州圣克拉拉市的应用材料公司的美国申请案公开号第2014/00420151号中。图1A中所示的晶体管存储单元包含储存电容10和选择晶体管20。选择晶体管20形成为场效应晶体管，且具有第一源/漏电极21和第二源/漏电极23，在第一源/漏电极21和第二源/漏电极23之间布置有有源区22。在有源区22的上方是栅极绝缘层或介电层24和栅电极25，它们一起作用如板电容，且可影响在有源区22中的电荷密度，以形成或阻挡在第一源/漏电极21和第二源/漏电极23之间的电流传导通道。
选择晶体管20的第二源/漏电极23经由连接线14而连接到储存电容10的第一电极11。储存电容10的第二电极12接着连接到电容板15，电容板15可共享于DRAM存储单元布置的储存电容。选择晶体管20的第一源/漏电极21还连接到位线16，以可写入和读出以电荷形式储存在储存电容10中的信息。写入或读出操作经由连接到选择晶体管20的栅电极25的字线17而控制。写入或读出操作通过施加电压以在有源区22中产生电流传导通道在第一源/漏电极21和第二源/漏电极23之间而发生。
不同类型的电容可用作诸如沟槽电容、堆叠电容和平面电容的DRAM型存储单元中的储存电容10。随着DRAM型存储单元不断增加的小型化和沟槽电容不断降低的截面，电路(如，DRAM型存储单元的MOS装置)的RC时间常数的减少变得有益。RC时间常数是与通过电阻对电容充电至完全充电的百分比，或将电容放电至一小段的初始电压相关联的时间。RC时间常数等于电路电阻和电路电容的乘积。栅电极是电路电阻的一个贡献者。因此，减小DRAM型存储单元中的MOS装置的RC时间常数的一种方式可为降低栅电极的电阻。
图1B说明可用于DRAM型存储单元(诸如图1A中的选择晶体管20)中的MOS装置20B的栅电极堆叠25B的实施方式。诸如MOS装置20B的半导体装置形成在基板30上。基板可由诸如硅、锗等的任何类型的半导体材料所形成。MOS装置20B包括在基板30上的源极区域21B和漏极区域23B。源极区域21B和漏极区域23B可通过使用传统的掺杂技术掺杂基板30而形成。栅电极堆叠25B的下方的区域可为基板30的轻掺杂区域22B，其中掺杂剂具有与用以形成源极区域21B和漏极区域23B的掺杂剂不同的导电性。另外，浅沟槽绝缘区域32也可形成在基板30上。
栅电极堆叠25B形成在源极区域21B与漏极区域23B之间。栅极介电层24B可形成在基板的位于轻掺杂区域22B的上方的区域上。栅极介电层可由各种介电材料所制成(包括高介电常数的介电材料)，以使栅极与基板30绝缘。
导电膜层26B形成在栅极介电层24B上并且形成栅电极堆叠25B的部分。导电膜层26B可为使用于栅电极堆叠的多晶硅或其它类型的导电膜。在一实施方式中，栅电极堆叠25B进一步包括在导电膜层26B上的耐火金属氮化物膜层27B。耐火金属氮化物膜可包括氮化钛(TiN)、氮化钨(WN)以及其它耐火金属(诸如锆、铪、钽、钒、铬等)的氮化物。耐火金属膜层可具有从约50埃
Figure GDA0001835060740000051
至约
Figure GDA0001835060740000052
的厚度。在一个实施方式中，耐火金属薄膜层的厚度约为
Figure GDA0001835060740000053
在一个实施方式中，含硅膜层28B形成在耐火金属氮化物膜层27B上。含硅膜可为使用各种技术(诸如PVD、CVD和ALD技术)所沉积的硅薄膜。含硅膜层可包括掺杂剂，诸如硼。在一个实施方式中，含硅膜层可为硅化钨膜。含硅膜层可具有约
Figure GDA0001835060740000054
至
Figure GDA0001835060740000055
的厚度，诸如
Figure GDA0001835060740000056
在其它实施方式中，省略了在图1B中所示的含硅膜层28B。
栅电极堆叠25B还包括在含硅膜层28B上或者在省略的耐火金属氮化物膜层27B上的钨膜层29B。钨可为α或β相。在一个实施方式中，钨膜层29B可以以α相而形成，这有助于降低钨的电阻。钨膜层可具有约
Figure GDA0001835060740000057
至约
Figure GDA0001835060740000058
的厚度。在一些实施方式中，钨膜层具有约
Figure GDA0001835060740000059
至约
Figure GDA00018350607400000510
的厚度。在一个实施方式中，钨膜层在厚度为
Figure GDA00018350607400000511
时具有小于10μohms-cm的电阻率，在厚度为
Figure GDA00018350607400000512
时具有小于9μohms-cm的电阻率和在厚度为
Figure GDA00018350607400000513
时具有约8.5μohms-cm的电阻率。
在沉积期间或之后，由多晶硅上的WN或WSiN所形成的栅电极堆叠可与多晶硅反应，以在金属层与多晶硅之间形成绝缘层。绝缘层可特别容易在随后的高温处理期间形成。另外，在WN沉积期间，所使用的反应性氮等离子体可与多晶硅或多晶硅上的自然氧化物反应并形成氮化硅(SiN)，一种类型的绝缘层。此外，在多晶硅栅电极堆叠上的W/AN/Ti的情况下，Ti是非常反应性的，且在多晶硅上吸收氧化物，在随后的热处理期间形成TiSiN或TiOxNy。在钨膜层29B与耐火金属氮化物膜层27B之间插入含硅膜层28B可有助于克服其它类型的栅电极堆叠的这些缺点。
图2描绘如在此的实施方式中所述的用于形成栅电极堆叠的处理200的流程图。处理200在开始方块202处开始。处理200可包括提供等离子体处理腔室，等离子体处理腔室包括溅射靶材组件，溅射靶材组件具有钨靶材，钨靶材具有小于百万分之十(ppm)的碳(C)和小于10ppm的氧(O2)作为杂质，如方块204中所示。通过最小化钨靶材作为等离子体处理腔室内的O2和C污染物的来源的贡献，发明人推理出杂质散射的有害影响(取决于通过溅射靶材材料所衍生的钨膜的电阻率)可显著地减少。
在实施方式中，钨靶材的密度在约19至约19.30g/cm3之间，钨靶材的厚度大于约
Figure GDA0001835060740000061
且钨靶材的电阻率在从约8.75至约9.0μohms-cm之间。在实施方式中，钨靶材的相对密度(即，与纯钨的理想密度相比)在从约99.15和99.85％之间，且在一实施方式中，钨靶材的相对密度为约99.70至约99.80％。
处理200还可包括将基板定位在处理腔室内，其中基板包括源极区和漏极区，在源极区与漏极区之间的栅极介电层和在栅极介电层上的导电膜层，如在方块206处。可在导电膜层上形成耐火金属氮化物膜层或耐火金属硅化物，如在方块206处。在一些实施方式中，基板包括耐火金属氮化物膜层，在其上形成含硅膜层。处理200进一步包括，如在方块208处，将氪气(Kr)流入等离子体处理腔室，如在方块208处；激发Kr以产生等离子体，如在方块210处；和通过溅射沉积钨靶材材料而沉积具有厚度在
Figure GDA0001835060740000062
以下的钨薄膜，如在方块212处。
在处理200的实施方式中，Kr流入等离子体处理腔室中，等离子体处理腔室以约十几个标准立方厘米/分钟(sccm)的速率保持在大约几毫托(mTorr)的压力；施加DC功率到靶材；和施加RF偏压功率到基板，以在约22.30秒之后实现具有约
Figure GDA0001835060740000063
的厚度的钨层。
在一些实施方式中，(多个)耐火金属氮化物和/或耐火金属硅化物膜层、(多个)含硅膜层和钨膜层的形成是(诸如在处理系统300中)原位形成的，如图3中所示且如下所述。在另一个实施方式中，膜在单独的处理系统中形成，其中真空破坏发生在一些膜层的形成之间。换句话说，各种膜层的形成可为异位地形成。例如，含硅膜可在与钨膜层不同的处理系统中形成。因此，含硅膜可暴露于氧，以在含硅层上形成天然氧化物层，诸如SiO2。在一个实施方式中，在形成钨膜层之前去除自然氧化膜并清洁含硅层。
利用根据与本公开内容一致的实施方式的薄、低电阻率的钨膜的电路结构的形成(诸如(例如)作为图1B中所示的栅电极堆叠)可在处理系统(诸如图3中所示的群集工具300)中执行。群集工具300可为双缓冲腔室、多处理腔室半导体处理工具或双缓冲腔室群集工具。群集工具300可为具有可由位于加州圣克拉拉市的应用材料公司所取得的各种附接腔室的
Figure GDA0001835060740000064
平台。附接到群集工具300者可为具有一或多个FOUP 332的工厂接口(FI)330，用于处理和将基板从半导体工厂的一个区域传送到另一个区域。FI 330从FOUP 332移除基板358，以开始进程列。群集工具300具有第一缓冲腔室346和第二缓冲腔室350，及设置在多边形结构344内的第一基板传送位置314和第二基板传送位置316。第一缓冲腔室346可为低质量的真空缓冲且第二缓冲腔室350可为高质量的真空缓冲。基板传送位置可为腔室。
第一负载锁定腔室326和第二负载锁定腔室328可设置在多边形结构344的一侧上。第一除气腔室318和第二除气腔室320可设置在多边形结构的大致相对的侧面上，且邻近第一负载锁定腔室326和第二负载锁定腔室328。第一对处理腔室302和304可设置在多边形结构344的大致相对的侧面上，且邻近如第一除气腔室318、第二除气腔室320和第一缓冲腔室346的腔室。第一对处理腔室302、304可为用于在基板上形成钨膜的VersaTM W PVD腔室，可从位于加州圣克拉拉市的应用材料公司取得。第二对处理腔室306和308可设置在多边形结构344的大致相对的侧面上，且相邻于缓冲腔室350。第二对处理腔室可为ExtensaTMTTN PVD腔室，也可从位于加州圣克拉拉市的应用材料公司取得。第三对处理腔室310和312可设置在多边形结构344的大致相对的侧面上，且邻近第二对处理腔室306、308和第二缓冲腔室350。第三对处理腔室可为用于沉积含硅层的腔室，诸如WSix，也可从位于加州圣克拉拉市的应用材料公司取得。
处理和负载锁定腔室可由多个狭缝阀(未显示)选择性地与第一缓冲腔室346和第二缓冲腔室350隔离，分别产生第一环境374和第二环境376。多边形结构344具有分隔第一缓冲腔室346和第二缓冲腔室350的中心壁342。中心壁342分隔第一缓冲腔室346和第二缓冲腔室350。基板传送位置314和316提供通过中心壁342到第一缓冲腔室346和第二缓冲腔室350的单独通道。基板传送位置314和316由多个狭缝阀(未显示)选择性地与邻接的第一缓冲腔室346和第二缓冲腔室350隔离。例如，可在第一缓冲腔室346与第一基板传送位置314之间设置一个狭缝阀，可在第一传送位置314与第二缓冲腔室350之间设置一个附加狭缝阀，一个狭缝阀可设置在第一缓冲腔室346与第二基板传送位置316之间，且一个狭缝阀可设置在第二缓冲腔室350与第二基板传送位置316之间。狭缝阀的使用允许在每一腔室中的压力被单独地控制。第一基板传送位置314和第二基板传送位置316中的每一者还可分别具有用于在每一位置处支撑相应基板的基板基座(未显示)。
第一缓冲腔室346由第一负载锁定腔室326、第二负载锁定腔室328、第一除气腔室318、第二除气腔室320、第一处理腔室302、第二处理腔室304、第一基板传送位置314和第二基板传送位置316所围绕。第一处理腔室302和第二处理腔室304、第一除气腔室318和第二除气腔室320及负载锁定腔室326、328的每一者由狭缝阀(未显示)与第一缓冲腔室346选择性地隔离。位于第一缓冲腔室346内的是第一机器人基板传送机构348，如多叶片机器人。其他类型的传送机构可替换。所示的第一机器人基板传送机构348可具有支撑一或多个基板358的基板传送叶片360。基板传送叶片360由第一机器人基板传送机构348而使用，用于将基板358单独地运送进出到包围第一缓冲腔室346的腔室。
第二缓冲腔室350由处理腔室306、308、310和312以及第一基板传送位置314和第二基板传送位置316围绕。位于第二缓冲腔室350内的是第二机器人基板传送机构352，如，多叶片机器人。其他类型的传送机构可替换。所示的第二机器人基板传送机构352可具有支撑一或多个基板358的基板传送叶片360。基板传送叶片360由第二机器人基板传送机构352而使用于将基板单独地运送进出到包围第二缓冲腔室350的腔室。
缓冲腔室346、350可具有连接到泵送机构(未显示)(诸如涡轮分子泵)的真空端口，真空端口能够抽空第一缓冲腔室346和第二缓冲腔室350的环境。真空端口的配置和位置可取决于用于个别系统的设计标准而变化。
例如，基板处理可开始于由泵送机构而将第一缓冲腔室346和第二缓冲腔室350抽空至真空条件。第一机器人基板传送机构348从负载锁定腔室(如326)之一取回基板358，且将基板运送到第一处理站，例如，第一除气腔室318，第一除气腔室318可用以对包括形成于其上的结构的基板358除气，为后续处理做准备。例如，包括栅电极堆叠25B的导电膜层26B的基板30可在形成栅电极的剩余层之前被除气。
在下一个处理站中，基板可被运送到处理腔室306、308的任一者，以制造根据由方块206所示例的处理而定位的基板的一或多层。一旦第一机器人基板传送机构348不再运送基板，第一机器人基板传送机构348可使基板在围绕缓冲腔室346的其它腔室中。一旦基板被处理且PVD站将材料沉积在基板上，基板可接着移动到第二处理站等等。例如，可接着将基板移动到处理腔室310、312的任一者，以执行如上所述的处理206。
如果处理腔室位于第二缓冲腔室350附近，基板可被传送到基板传送位置(如，第一基板传送位置314)之一。分离缓冲腔室346和第一基板传送位置314的狭缝阀打开。第一机器人基板传送机构348将基板传送到第一基板传送位置314中。连接到第一机器人基板传送机构348的基板传送叶片360从第一基板传送位置314移出，将基板留在基座上。在分离第一缓冲腔室346和第一基板传送位置314的狭缝阀关闭之后，分离第二缓冲腔室350和第一基板传送位置314的第二狭缝阀打开，允许连接到第二机器人基板传送机构352的基板传送叶片360插入第一基板传送位置314，以取出基板。一旦基板在第二缓冲腔室350内侧，第二狭缝阀关闭，且第二机器人基板传送机构352自由地将基板移动到由第二缓冲腔室350及第二机器人基板传送机构352所服务的合适的处理腔室或腔室序列。
在基板处理终止之后，将基板装载到FI 330上的FOUP 332之一中，将基板通过基板传送位置适当地移动回去。
在如上所述的方块212所示例的处理期间，可使用各种方法形成钨膜。参考图4A-图7可用以显示该处理。在一个实施方式中，用于形成钨膜的方法包括使用耦合到靶材组件132的直流(DC)电源182在等离子体处理腔室(如，腔室100)的处理区域110中形成等离子体，靶材组件132包括在腔室100中的钨靶材(靶材132A)、铝粘合层132B和钛背板132C。钨靶材132A具有与腔室100的处理区域110接触的第一表面133，及与第一表面133相对的第二表面135。将能量从DC电源182输送到在腔室的处理区域110中所形成的等离子体，到达靶材132A。DC功率可在从约500W到约3.0kW(诸如约1.5kW或2.0kW)的范围内的功率水平施加到钨靶材。在一些实施方式中，形成具有低电阻率的薄钨膜的处理可仅使用耦合到钨靶材(靶材132A)的DC功率源及耦合到基板支撑件的RF偏压。然而，尽管图4A仅显示耦合到靶材的DC功率源，在一些实施方式中，腔室可具有耦合到钨靶材的RF和DC功率源两者。
在实施方式中，磁控管系统189可绕靶材132A的中心点而旋转，其中磁控管系统189邻近靶材132A的第二表面135而设置。磁控管系统189可包括外磁极424和内磁极425，外磁极424包括多个磁体423，内磁极425包括多个磁体423。外磁极424和内磁极425可形成闭环磁控管组件。磁控管系统和产生的磁场在沉积处理中影响氪(Kr)离子的轰击，且能够控制薄膜性质，诸如晶粒尺寸和膜密度。在一个实施方式中，腔室100是短射腔室(shortthrow chamber)，其中在靶材和基板之间的间距在55mm和75mm(例如73mm或65mm)之间的范围内。在实施方式中，用Kr点燃等离子体。在一个实施方式中，等离子体可由具有在从约10至约15sccm范围内的流速的Kr气体所产生。
处理还可包括加热在腔室中的基板支撑件126。基板支撑件126或设置在其上的基板可被加热到从约100℃到约400℃的范围内的温度。在一个实施方式中，可将基板或支撑件加热到从约150℃到约400℃的范围内的温度。例如，可将基板或基板支撑件加热到200℃、250℃、300℃，或甚至400℃。
发明人于此已观察到仅DC功率物理气相沉积处理产生低能量的钨物种，且用低能量的物种所生长的钨膜倾向为充分多孔的，以允许高能量的粒子穿透钨膜。为了利用孔隙率现象，在方块210处所示例的处理的实施方式经由RF电源将RF偏压施加到基板支撑件(和基板)。RF偏压可具有在从约100W到约1200W的范围内的功率水平。在一个实施方式中，RF偏压可具有在从约200W到约400W的范围内的功率水平，且以13.5MHz RF的频率施加。
施加RF偏压功率增加离子能量，使高能量的粒子能够穿透钨膜，保留膜表面之下的几个原子平面，并使膜致密化。这种穿透可将膜应力从拉伸调节成压缩，且可填充在膜中的空位以降低膜电阻率，尽管后一种效应可通过间隙点缺陷的产生而抵消。RF偏压还有助于控制在基板上的离子轰击，有利地影响薄膜性质，诸如晶粒尺寸、膜密度和其它性质。RF偏压为轰击离子提供额外的动能，这可促进大的晶粒生长。
通过使用以上所述的各种变量，钨膜可沉积在位于腔室100中的基板支撑件126上的基板105上。此外，通过控制沉积压力和温度，DC功率和RF偏压及通过使用包括由铝中间层而粘合到钛背板的非常低杂质和高密度的钨靶材的靶材组件，可形成具有约8.5μohms-cm的电阻的
Figure GDA0001835060740000101
的等级厚的钨膜，同时可形成具有约9μohms-cm或甚至更小(如，低至约8.95μohms-cm)的电阻的约
Figure GDA0001835060740000102
的等级厚的钨膜。
此外，根据与本公开内容一致的实施方式的离子轰击也可使用具有在一定范围内的不平衡比的磁控管组件来改善，且特别是当不平衡比在内部磁回路上具有相较于外部磁回路更大的磁场强度时。此外，通过调整磁控管的不平衡比而改善厚度均匀性。改进的离子轰击也可提供较少的Kr、O2等的捕获或掺入到薄膜中，这也降低了薄钨膜的电阻率。
图4A显示具有上处理组件108、处理配件150和基座组件120的示例性等离子体处理腔室(腔室100)，示例性等离子体处理腔室可经配置以处理设置在处理区域110中的基板105。腔室100可为钨PVD沉积腔室，诸如图3中所示的在群集工具300上的处理腔室302或304。处理配件150包括一件式接地屏蔽件160、下处理配件165和隔离环组件180。在所示的版本中，腔室100包含溅射腔室，也称为物理气相沉积或PVD腔室，能够将单一材料从靶材132A沉积到基板105上。腔室100也可用以沉积钨。发明人在此考虑到包括来自其他制造商的那些的其他处理腔室可适以受益于本公开内容的一或多个实施方式。
腔室100包括腔室本体101，腔室本体101具有围绕处理区域110或等离子体区域的侧壁104、底壁106和上处理组件108。腔室本体101通常由不锈钢的焊接板或铝的整体块所制成。在一个实施方式中，侧壁包含铝，且底壁包含不锈钢板。侧壁104通常含有狭缝阀(未显示)，以提供基板105从腔室100的进入和离开。腔室100的上处理组件108中的部件与接地屏蔽件160、基座组件120和盖环170合作，限制形成在处理区域110中的等离子体于基板105的上方的区域。
基座组件120自腔室100的底壁106而支撑。基座组件120在处理期间支撑沉积环502和基板105。基座组件120由升降机构122而耦接到腔室100的底壁106，升降机构122经配置以在上处理位置与下传送位置之间移动基架组件120。另外，在下传送位置中，升降销123移动通过基座组件120，以将基板定位在距基座组件120一定距离处，以促进基板与设置在腔室100外部的基板传送机构(诸如单叶片机器人(未显示))的交换。波纹管124通常设置在基座组件120和底壁106之间，以将处理区域110与基座组件120的内部和腔室的外部隔离。
基座组件120通常包括密封地耦接到平台外壳128的基板支撑件126。平台外壳128通常由诸如不锈钢或铝的金属材料所制成。冷却板(未显示)通常设置在平台外壳128内，以热调节基板支撑件126。
基板支撑件126可由铝或陶瓷所构成。基板支撑件126具有在处理期间接收并支撑基板105的基板接收表面126A，基板接收表面126A实质地平行于靶材组件132的靶材132A的溅射表面(如第一表面133)。基板支撑件126还具有在基板105的悬伸边缘之前终止的周边边缘129。基板支撑件126可为静电夹盘、陶瓷本体、加热器或其组合。在一个实施方式中，基板支撑件126为静电夹盘，包括具有嵌入其中的电极(如，导电层127)的介电本体。介电本体通常由高热导率的介电材料(诸如，热解氮化硼、氮化铝、氮化硅、氧化铝或等效材料)所制成。下面进一步描述基座组件120和基板支撑件126的其他态样。在一个实施方式中，导电层127经配置以使得当由静电夹盘的电源143向导电层127施加DC电压时，设置在基板接收表面126A上的基板105将被静电夹持到其上，以改善在基板105与基板支撑件126之间的热传递。在另一个实施方式中，RF偏压控制器141也耦接到导电层127，使得在处理期间可在基板上保持电压，以影响等离子体与基板105的表面的交互作用。
腔室100由系统控制器190而控制，系统控制器190通常经设计以促进腔室100的控制和自动化，且通常包括中央处理单元(CPU)(未显示)、存储器(未显示)和支持电路(或I/O)(未显示)。CPU可为在工业设置中所使用的任何形式的计算器处理器，用于控制各种系统功能、基板移动、腔室处理和支撑硬件(如，传感器、机器人、马达等)，并监控处理(如，基板支撑件的温度、电源的变量、腔室处理时间、I/O信号等)。存储器连接到CPU，且可为本地或远程的易于取得的存储器(诸如随机存取存储器(RAM)、只读存储器(ROM))、软盘、硬盘或任何其它形式的数字储存器)的一或多者。软件指令和数据可被编码并储存在存储器内用于指示CPU。支持电路也连接到CPU，用于以传统方式支持处理器。支持电路可包括高速缓存、电源、时钟电路、输入/输出电路、子系统和类似者。可由系统控制器190读取的程序(或计算器指令)确定哪些任务可在基板上执行。在实施方式中，程序是系统控制器190可读的软件，包括用于执行与在腔室100中所执行的运动和各种处理配方任务和配方处理的监控、执行和控制相关的任务的代码。例如，系统控制器190可包含程序代码，包括基板定位指令集，用以操作基座组件120；气流控制指令集，用以操作气流控制阀，以设定溅射气体到腔室100的流动；气体压力控制指令集，用以操作节流阀或闸阀，以维持腔室100中的压力；温度控制指令集，用以控制在基座组件120或侧壁104中的温度控制系统(未显示)，以分别地设定基板或侧壁104的温度；和处理监控指令集，用以监控在腔室100中的处理。
腔室100还含有处理配件150，处理配件150包含可容易地从腔室100移除的各种部件，例如，用以清洁在部件表面上的溅射沉积物、更换或修复侵蚀的部件或用以适配腔室100用于其他处理。在一个实施方式中，处理配件150包含隔离环组件180、接地屏蔽件160和环组件168，用于围绕基板支撑件126的周边边缘129而放置，在基板105的悬伸边缘之前终止。
图4B是耦接到群集工具300的处理位置的腔室100的等角视图。群集工具300还可含有诸如图3中所示的适于在执行在腔室100中的沉积处理之前或之后在基板上执行一或多个处理操作的其它处理腔室。示例性群集工具300可包括可从加州圣克拉拉市的应用材料公司取得的
Figure GDA0001835060740000131
或
Figure GDA0001835060740000132
系统。在一个例子中，群集工具300可具有处理腔室，其经配置以执行许多基板处理操作，诸如循环层沉积、化学气相沉积(CVD)、物理气相沉积(PVD)、原子层沉积(ALD)、蚀刻、预清洁、除气、退火、取向和其它基板处理。传送工具(例如，设置在第一缓冲腔室346中的第一机器人基板传送机构348)可用以将基板传送进出于附接到群集工具300的一或多个腔室。
上处理组件108还可包含RF电源181、DC电源182、适配器102、马达193和盖组件130。盖组件130通常包含靶材组件132、磁控管系统189和盖壳体191，靶材组件132具有由铝扩散粘合中间层(铝粘合层132B)而粘合到钛背板132C的钨靶材(靶材132A)。上处理组件108在当处于关闭位置时由侧壁104所支撑，如图4A和图4B中所示。陶瓷靶材隔离器136设置在隔离环组件180、靶材组件132和盖组件130的适配器102之间，以防止它们之间的真空泄漏。适配器102可密封地耦接到侧壁104，且经配置以帮助移除上处理组件108和隔离环组件180。
当在处理位置中时，靶材132A邻近适配器102而设置，且暴露于腔室100的处理区域110。在PVD(或溅射)处理期间沉积来自所形成靶材132A的钨在基板105上。隔离环组件180设置在靶材132A与屏蔽件160和腔室本体101之间，以将靶材132A与屏蔽件160和腔室本体101电隔离。
在处理期间，由设置在DC电源182中的功率源，靶材132A相对于处理腔室(如，腔室本体101和适配器102)的接地区域而偏压。在一个实施方式中，在DC电源182中的DC功率源182A能够输送在约0和约9.0kW之间的DC功率。
在处理期间，高原子量、非反应性的气体经由导管144而从气体源142供应到处理区域110。气体源142可包含非反应性气体，诸如氪或氙，其能够能量地冲击和溅射来自靶材132A的材料。气体源142还可包括反应气体，诸如含氮气体，其能够与溅射材料反应，以在基板上形成层。用过的处理气体和副产物通过排气端口146而从腔室100排出，排气端口146接收用过的处理气体，并将用过的处理气体引导到具有可调节的位置闸阀147的排气导管148，以控制在腔室100中的处理区域110中的压力。排气导管148连接到一或多个排气泵149，诸如低温泵。通常，在处理期间，在腔室100中的溅射气体的压力设定为低于大气压的水平，诸如真空环境，例如，约1.0mTorr至约10.0mTorr的压力。在一个实施方式中，处理压力设定为约2.5mTorr至约6.5mTorr。在基板105和靶材132A之间从气体形成等离子体。在等离子体内的离子朝靶材132A加速，且使材料从靶材132A逐出。逐出的靶材材料沉积在基板上。
盖壳体191一般包含导电壁185、中心馈电184和屏蔽件186(图4A和图4B)。在所示的配置中，导电壁185、中心馈电184、靶材132A和马达193的一部分包围并形成后部区域134。后部区域134是设置在靶材132A的背侧上的密封区域，且在处理期间通常用流动的液体填充，以去除在处理期间在靶材132A处所产生的热。在一个实施方式中，导电壁185和中心馈电184经配置以支持马达193和磁控管系统189，使得马达193可在处理期间旋转磁控管系统189。在一个实施方式中，马达193通过使用诸如Delrin、G10或Ardel的介电层而与从DC电源所传递的DC功率电隔离。
屏蔽件186可包含一或多个介电材料，经定位以封闭和防止传递到靶材132A的能量干扰和影响设置在群集工具300(图4B)中的其它处理腔室。在一种配置中，屏蔽件186可包含Delrin、G10、Ardel或其它类似材料和/或薄、接地的片状金属RF屏蔽件。
在腔室100的一个实施方式中，RF偏压控制器141(图4A)耦接在电极与RF接地之间，以在处理期间调节在基板上的偏压，以控制在基板表面上的轰击程度。在一个实施方式中，电极邻近基板支撑件126的基板接收表面126A而设置，且包含电极(如，导电层127)。在PVD反应器中，通过控制电极对地的阻抗来调节基板表面的轰击将影响沉积膜的性质，诸如晶粒尺寸、膜应力、晶体取向、膜密度、粗糙度和膜组成。因此，RF偏压控制器141可用以改变在基板表面处的膜性质。在一实施方式中，RF偏压控制器141具有RF功率源(未显示)和RF匹配(未显示)。RF偏压功率设定点可取决于要在基板上实现的可应用的处理结果。
图5描绘根据本公开内容的一或多个实施方式的用于在通过沉积低电阻率的钨薄膜而在基板上形成特征中使用的磁控管的第一实施方式的一部分的顶视图。根据参考图4A和图5而理解的本公开内容的一个实施方式，磁控管系统189包括源磁控管组件420，源磁控管组件420包含旋转板413、外磁极424和内磁极425。旋转板413通常允许在源磁控管组件420中的磁场产生部件的位置相对于腔室100的中心轴线194而移动。
旋转板413通常适以支撑并磁性耦接在垂直方向上的第一磁极性的外磁极424和具有与第一磁极性相反的第二磁极性的内磁极425。外磁极424由间隙427与内磁极425分离，且每一磁极通常包含一或多个磁体和磁极片(外磁极片421、内磁极片422)。在外磁极424与内磁极425之间延伸的磁场产生与靶材132A的溅射面的第一部分相邻的等离子体区域。等离子体区域形成大致遵循间隙427的形状的高密度等离子体区域。
在图5中所示的示例性实施方式中，磁控管系统189是闭环设计。通常，形成“闭环”磁控管配置，使得磁控管的外磁极包围磁控管的内磁极，在磁极之间形成连续环的间隙。在闭环配置中，通过靶材的表面出现和再进入的磁场形成“闭环”图案，其可用于以封闭图案将电子限制在靶材的表面附近，这通常称为“跑道”类型图案。闭环(与开环相反)的磁控管配置能够限制电子，且在靶材132A的第一表面133附近产生高密度等离子体，以增加溅射产量。
在磁控管系统189的一个实施方式中，由马达193所驱动的旋转轴193A沿着中心轴线194延伸并支撑旋转板413和源磁控管组件420。在处理期间，溅射显著地加热靶材132A。因此，后部区域134密封到靶材132A的背面，且填充有由冷却器(未显示)所冷却的冷却水的液体和再循环冷却水(未显示)的水管。旋转轴193A通过旋转密封件(未显示)而穿过腔室100。磁控管系统189浸没在设置在后部区域134中的液体中。
在一些实施方式中，源磁控管组件420是不平衡的磁控管。通常，不平衡被定义为在外磁极424之上积分的总磁场强度或磁通量除以在内磁极425之上积分的总磁场强度或磁通量的比率。发明人于此已观察到通过保持外磁场对内磁场的强度不平衡在约1.56和约0.57之间，可改善钨膜的沉积处理，以增加轰击和晶粒尺寸。在一个实施方式中，外磁场对内磁场的强度不平衡是在约1.15与约0.93之间的比率。磁不平衡使得从内磁极425发出的磁场的一部分朝向基板105突出并将离子化的溅射粒子引导到基板105。然而，源磁控管组件420将产生导致相当大部分的溅射粒子被离子化的等离子体。离子化的粒子通过不平衡的磁场至少部分地朝向基板105而引导，从而改善膜厚度均匀性。
在图5的示例性实施方式中，描绘了磁控管系统189的实施方式，其中外磁极424和内磁极425形成绕靶材132A的中心“M”而置中的闭环环形磁控管。图6显示根据本公开内容的一或多个实施方式的用于在通过沉积低电阻率的钨薄膜在基板上形成特征中使用的替代磁控管的一部分的顶视图。在图6的实施方式中，内磁极425A包括双同心磁体阵列，而外磁极424A包括仅具有单一磁体阵列的一些区域和包含双阵列的其他区域。
在图5和图6的每一示例性实施方式中，等离子体密度通常在与第二轴492(图5)或492A(图6)的上方的磁控管系统189的区域相邻的处理区域中，或具有最高磁体密度的区域(与具有最低磁体密度的区域相比，或在一些实施方式中不具有磁体相比)较高。第一轴线491(图5)或491A(图6)分别与第二轴线492或492A正交。磁控管在靶材和腔室的上方的大致中心轴线旋转，且因此在一个实施方式中，磁控管经配置以在处理期间由马达193绕几何中心“M”而旋转。
图7是描绘根据与本公开内容一致的实施方式的通过溅射而获得的示例性薄膜钨层的在电阻率与厚度之间的关系的图形表示。图7中所描述的结果是说明性的，且不被解释为限制本公开内容的范围。
虽然前面部分涉及本公开内容的实施方式，与本公开内容一致的其他和进一步的实施方式可经设计而不背离本公开内容的基本范围。

Claims (12)

1.一种在集成电路中溅射沉积钨结构的方法，包含以下步骤：
将基板移动到等离子体处理腔室中，且移动到与溅射靶材组件相对的基板支撑件上，所述溅射靶材组件包含具有不超过10ppm的碳和不超过10ppm的氧作为杂质存在的钨靶材；
将氪气流入所述等离子体处理腔室；和
将所述氪气激发成等离子体，以通过溅射而在由所述基板支撑件所支撑的基板的材料层上沉积钨膜层，其中所述钨膜层在从250至300埃的厚度下具有小于9.0μohm-cm的电阻率。
2.如权利要求1所述的方法，其中所述溅射靶材组件进一步包括背板，耦接至所述钨靶材。
3.如权利要求2所述的方法，其中所述背板为钛背板，并且其中所述溅射靶材组件进一步包括铝粘合层，设置在所述钛背板与所述钨靶材之间。
4.如权利要求2所述的方法，其中所述钨靶材具有8.75至9.0μohm-cm的电阻率。
5.如权利要求1至4任一项所述的方法，其中所述钨靶材具有以下的至少一者：
至少500埃的厚度；或
从19至19.35g/cm3的密度和8.75至9.0μohm-cm的电阻率。
6.如权利要求1至4任一项所述的方法，其中将所述氪气激发成等离子体的步骤包含以下步骤：将偏压RF功率从RF电源传递到所述基板，且将DC功率从DC功率源传递到所述钨靶材。
7.如权利要求1至4任一项所述的方法，其中所述材料层包含氮化钨或硅化钨。
8.一种用于在等离子体处理腔室中使用的靶材，包含：
溅射靶材组件，包含具有不超过10ppm的碳和不超过10ppm的氧作为杂质存在的钨靶材，
其中所述钨靶材具有从19.0至19.30g/cm3的密度和8.75至9.0μohm-cm的电阻率。
9.一种等离子体处理腔室，包含：
溅射靶材组件，包含具有不超过10ppm的碳和不超过10ppm的氧作为杂质存在的钨靶材，所述钨靶材具有与处理区域接触的第一表面和与所述第一表面相对的第二表面；
基板支撑件，具有设置在所述钨靶材的下方的基板接收表面；
DC电源，耦接到所述钨靶材；
RF电源，耦接到所述基板支撑件；和
磁控管，设置邻近于所述钨靶材的所述第二表面，所述磁控管包括：
外磁极，包含多个磁体；和
内磁极，包含多个磁体，其中所述外磁极和所述内磁极形成闭环磁控管组件，且其中所述外磁极和所述内磁极各自产生磁场，
其中所述钨靶材具有从19.0至19.30g/cm3的密度和8.75至9.0μohm-cm的电阻率。
10.如权利要求9所述的等离子体处理腔室，其中所述溅射靶材组件进一步包括背板，耦接至所述钨靶材。
11.如权利要求10所述的等离子体处理腔室，其中所述背板为钛背板，并且其中所述溅射靶材组件进一步包括铝粘合层，设置在所述钛背板与所述钨靶材之间。
12.如权利要求9至11任一项所述的等离子体处理腔室，其中所述钨靶材具有至少500埃的厚度。
CN201680059853.XA 2015-10-22 2016-10-21 用于钨膜的低电阻率物理气相沉积的系统和方法 Active CN108140560B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201562245050P 2015-10-22 2015-10-22
US62/245,050 2015-10-22
US14/981,190 US10043670B2 (en) 2015-10-22 2015-12-28 Systems and methods for low resistivity physical vapor deposition of a tungsten film
US14/981,190 2015-12-28
PCT/US2016/058134 WO2017070479A1 (en) 2015-10-22 2016-10-21 Systems and methods for low resistivity physical vapor deposition of a tungsten film

Publications (2)

Publication Number Publication Date
CN108140560A CN108140560A (zh) 2018-06-08
CN108140560B true CN108140560B (zh) 2023-04-11

Family

ID=58557873

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680059853.XA Active CN108140560B (zh) 2015-10-22 2016-10-21 用于钨膜的低电阻率物理气相沉积的系统和方法

Country Status (6)

Country Link
US (2) US10043670B2 (zh)
JP (1) JP6857652B2 (zh)
KR (1) KR20180061386A (zh)
CN (1) CN108140560B (zh)
TW (2) TWI701347B (zh)
WO (1) WO2017070479A1 (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109136852B (zh) * 2018-10-10 2020-10-09 中国原子能科学研究院 一种在金属基衬上镀制钨膜的方法
US10529602B1 (en) * 2018-11-13 2020-01-07 Applied Materials, Inc. Method and apparatus for substrate fabrication
US10903112B2 (en) * 2018-10-18 2021-01-26 Applied Materials, Inc. Methods and apparatus for smoothing dynamic random access memory bit line metal
US11631680B2 (en) 2018-10-18 2023-04-18 Applied Materials, Inc. Methods and apparatus for smoothing dynamic random access memory bit line metal
US10700072B2 (en) 2018-10-18 2020-06-30 Applied Materials, Inc. Cap layer for bit line resistance reduction
US11329052B2 (en) * 2019-08-02 2022-05-10 Applied Materials, Inc. Method of processing DRAM
WO2021101700A1 (en) * 2019-11-21 2021-05-27 Applied Materials, Inc. Methods and apparatus for smoothing dynamic random access memory bit line metal
GB202005318D0 (en) * 2020-04-09 2020-05-27 Spts Technologies Ltd Deposition method
WO2021220839A1 (ja) 2020-04-30 2021-11-04 東京エレクトロン株式会社 Ｐｖｄ装置
US11447857B2 (en) * 2020-09-15 2022-09-20 Applied Materials, Inc. Methods and apparatus for reducing tungsten resistivity
US11798845B2 (en) * 2020-10-28 2023-10-24 Applied Materials, Inc. Methods and apparatus for low resistivity and stress tungsten gap fill
CN115011928B (zh) * 2021-03-05 2024-03-05 台湾积体电路制造股份有限公司 再生靶材的方法及形成材料薄膜的方法
US11723293B2 (en) 2021-03-26 2023-08-08 International Business Machines Corporation Reactivation of a deposited metal liner
CN115679272A (zh) * 2021-07-26 2023-02-03 北京北方华创微电子装备有限公司 一种物理气相沉积制备金属薄膜的方法
DE102022000936A1 (de) * 2022-03-17 2023-09-21 Singulus Technologies Aktiengesellschaft Beschichtungsmodul mit verbesserter Kathodenanordnung

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0776771A (ja) * 1993-09-08 1995-03-20 Japan Energy Corp タングステンスパッタリングターゲット
US5693203A (en) * 1992-09-29 1997-12-02 Japan Energy Corporation Sputtering target assembly having solid-phase bonded interface
CN102939657A (zh) * 2010-06-10 2013-02-20 应用材料公司 具有增强的离子化和rf功率耦合的低电阻率钨pvd
CN103026462A (zh) * 2010-07-30 2013-04-03 应用材料公司 在高深宽比特征结构中沉积金属的方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0529257A (ja) * 1991-07-24 1993-02-05 Tokyo Electron Ltd スパツタリング方法
US5879524A (en) * 1996-02-29 1999-03-09 Sony Corporation Composite backing plate for a sputtering target
US10047430B2 (en) * 1999-10-08 2018-08-14 Applied Materials, Inc. Self-ionized and inductively-coupled plasma for sputtering and resputtering
US6274484B1 (en) 2000-03-17 2001-08-14 Taiwan Semiconductor Manufacturing Company Fabrication process for low resistivity tungsten layer with good adhesion to insulator layers
TWI229138B (en) 2001-06-12 2005-03-11 Unaxis Balzers Ag Magnetron-sputtering source
JP4659278B2 (ja) 2001-06-18 2011-03-30 株式会社アライドマテリアル タングステン焼結体およびその製造方法並びにタングステン板材およびその製造方法
US6896773B2 (en) * 2002-11-14 2005-05-24 Zond, Inc. High deposition rate sputtering
US7186319B2 (en) * 2005-01-05 2007-03-06 Applied Materials, Inc. Multi-track magnetron exhibiting more uniform deposition and reduced rotational asymmetry
US7790604B2 (en) * 2007-08-20 2010-09-07 Applied Materials, Inc. Krypton sputtering of thin tungsten layer for integrated circuits
EP2284289B1 (en) 2008-06-02 2014-01-22 JX Nippon Mining & Metals Corporation Tungsten sintered material sputtering target
US8894827B2 (en) 2011-01-18 2014-11-25 Applied Materials, Inc. Electrochromic tungsten oxide film deposition
US9399812B2 (en) * 2011-10-11 2016-07-26 Applied Materials, Inc. Methods of preventing plasma induced damage during substrate processing
US9499901B2 (en) * 2012-01-27 2016-11-22 Applied Materials, Inc. High density TiN RF/DC PVD deposition with stress tuning
JP5944482B2 (ja) * 2012-03-02 2016-07-05 Ｊｘ金属株式会社 タングステン焼結体スパッタリングターゲット及び該ターゲットを用いて成膜したタングステン膜
JP6288620B2 (ja) * 2012-07-04 2018-03-07 Ｊｘ金属株式会社 ４５０ｍｍウエハ用スパッタリングターゲット−バッキングプレート接合体及びスパッタリングターゲット−バッキングプレート接合体の製造方法
WO2014148588A1 (ja) * 2013-03-22 2014-09-25 Jx日鉱日石金属株式会社 タングステン焼結体スパッタリングターゲット及びその製造方法
KR20150012584A (ko) 2013-07-25 2015-02-04 삼성디스플레이 주식회사 스퍼터링 타겟 제조 방법, 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5693203A (en) * 1992-09-29 1997-12-02 Japan Energy Corporation Sputtering target assembly having solid-phase bonded interface
JPH0776771A (ja) * 1993-09-08 1995-03-20 Japan Energy Corp タングステンスパッタリングターゲット
CN102939657A (zh) * 2010-06-10 2013-02-20 应用材料公司 具有增强的离子化和rf功率耦合的低电阻率钨pvd
CN103026462A (zh) * 2010-07-30 2013-04-03 应用材料公司 在高深宽比特征结构中沉积金属的方法

Also Published As

Publication number Publication date
TWI701347B (zh) 2020-08-11
JP6857652B2 (ja) 2021-04-14
US10734235B2 (en) 2020-08-04
US20170117153A1 (en) 2017-04-27
TW202039878A (zh) 2020-11-01
US10043670B2 (en) 2018-08-07
JP2018537849A (ja) 2018-12-20
TWI738410B (zh) 2021-09-01
KR20180061386A (ko) 2018-06-07
WO2017070479A1 (en) 2017-04-27
CN108140560A (zh) 2018-06-08
US20180337052A1 (en) 2018-11-22
TW201728767A (zh) 2017-08-16

Similar Documents

Publication Publication Date Title
CN108140560B (zh) 用于钨膜的低电阻率物理气相沉积的系统和方法
JP2018537849A5 (zh)
US9583349B2 (en) Lowering tungsten resistivity by replacing titanium nitride with titanium silicon nitride
US8895450B2 (en) Low resistivity tungsten PVD with enhanced ionization and RF power coupling
US8846451B2 (en) Methods for depositing metal in high aspect ratio features
US20180096852A1 (en) Methods and Devices Using PVD Ruthenium
WO2016130787A1 (en) Interconnect structures and methods of formation
US11913107B2 (en) Methods and apparatus for processing a substrate
US20240363407A1 (en) Low-energy underlayer for room temperature physical vapor deposition of electrically conductive features

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant