CN108122851A - 多阈值电压晶体管及其形成方法 - Google Patents

多阈值电压晶体管及其形成方法 Download PDF

Info

Publication number
CN108122851A
CN108122851A CN201611082490.XA CN201611082490A CN108122851A CN 108122851 A CN108122851 A CN 108122851A CN 201611082490 A CN201611082490 A CN 201611082490A CN 108122851 A CN108122851 A CN 108122851A
Authority
CN
China
Prior art keywords
layer
work
open bottom
opening
function
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201611082490.XA
Other languages
English (en)
Other versions
CN108122851B (zh
Inventor
杨佳琦
赵杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201611082490.XA priority Critical patent/CN108122851B/zh
Publication of CN108122851A publication Critical patent/CN108122851A/zh
Application granted granted Critical
Publication of CN108122851B publication Critical patent/CN108122851B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0922—Combination of complementary transistors having a different structure, e.g. stacked CMOS, high-voltage and low-voltage CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Abstract

一种多阈值电压晶体管及其形成方法，其中方法包括：提供衬底，衬底上具有介质层，介质层中具有第一开口和第二开口，所述第一开口和第二开口贯穿所述介质层，所述第一开口底部和第二开口底部暴露出的衬底表面具有栅介质层；在所述第一开口底部和第二开口底部的栅介质层上形成第一功函数层；在所述第一开口底部的第一功函数层表面形成第一保护层；以所述第一保护层为掩膜对所述第一功函数层进行刻蚀，去除所述第二开口底部的第一功函数层；去除所述第二开口底部的第一功函数层之后，通过第一湿法刻蚀处理去除所述第一保护层；去除所述第一保护层之后，在所述第一开口和第二开口中形成栅极。所述形成方法不容易损伤第一功函数层下方的栅介质层。

Description

多阈值电压晶体管及其形成方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种多阈值电压晶体管及其形成方法。
背景技术
随着半导体技术的不断进步，半导体器件的集成度不断提高，这就要求在一块芯片上能够形成更多的晶体管。
阈值电压是晶体管的重要性质，对晶体管的性能具有重要影响。不同功能的晶体管往往对阈值电压具有不同的要求，在形成不同晶体管的过程中，需要对不同晶体管的阈值电压进行调节。
为了对不同晶体管的阈值电压进行调节，会在晶体管的栅介质层表面形成功函数层。功函数层包括：P型功函数层和N型功函数层。在P型晶体管中，P型功函数层越厚P型晶体管的阈值电压越低，N型功函数层越厚P型晶体管的阈值电压越高；在N型晶体管中，P型功函数层越厚N型晶体管的阈值电压越高，N型功函数层越厚N型晶体管的阈值电压越低。可以通过在不同晶体管中形成不同厚度的功函数层对晶体管的阈值电压进行调节。
然而，现有技术中形成的多阈值电压晶体管的电学性能较差。
发明内容
本发明解决的问题是提供一种多阈值电压晶体管及其形成方法，以提高多阈值电压晶体管的电学性能。
为解决上述问题，本发明提供一种多阈值电压晶体管的形成方法，包括：提供衬底，所述衬底上具有介质层，所述介质层中具有第一开口和第二开口，所述第一开口和第二开口贯穿所述介质层，所述第一开口底部和第二开口底部的衬底上具有栅介质层；在所述第一开口底部和第二开口底部的栅介质层上形成第一功函数层；在所述第一开口底部的第一功函数层表面形成第一保护层；以所述第一保护层为掩膜对所述第一功函数层进行刻蚀，去除所述第二开口底部的第一功函数层；去除所述第二开口底部的第一功函数层之后，通过第一湿法刻蚀处理去除所述第一保护层；去除所述第一保护层之后，在所述第一开口和第二开口中形成栅极。
可选的，所述第一保护层的材料为氧化钽、氮化钛、碳化钽、氮化钴、氮化硅、钛或钛铝。
可选的，所述第一保护层包括：位于所述第一开口底部栅介质层上的第一停止层；位于所述第一停止层上的第一阻挡层，所述第一阻挡层与所述第一停止层的材料不相同。
可选的，所述第一阻挡层的材料与所述第一功函数层的材料相同。
可选的，所述第一湿法刻蚀处理包括：第一阻挡层湿法刻蚀处理和第一停止层湿法刻蚀处理；通过第一湿法刻蚀处理去除所述第一保护层的步骤包括：通过第一阻挡层湿法刻蚀处理去除所述第一阻挡层；去除所述第一阻挡层之后，通过第一停止层湿法刻蚀处理去除所述第一停止层。
可选的，所述第一停止层湿法刻蚀工艺的刻蚀液包括：HF和HCl中的一种或两种组合；所述第一阻挡层湿法刻蚀处理的刻蚀液包括：SC、SC2和H2O2中的一种或多种组合。
可选的，所述第一阻挡层的材料为氧化钽、氮化钛、碳化钽、氮化钴；所述第一停止层的材料为氮氧化钽、氮氧化钛、碳氧化钽或氮氧化钴。
可选的，形成第一保护层的步骤包括：在所述第一开口和第二开口底部的第一功函数层表面形成第一初始停止层；在所述第一初始停止层上形成第一初始阻挡层；在所述第一开口底部的第一初始阻挡层上形成第一抗反射涂层；以所述第一抗反射涂层为掩膜刻蚀所述第一初始阻挡层，去除所述第二开口底部的第一初始阻挡层，形成第一阻挡层；去除所述第二开口底部的第一初始阻挡层之后，以所述第一抗反射涂层为掩膜刻蚀所述第一初始停止层，去除所述第二开口底部的第一初始停止层，形成第一停止层。
可选的，形成所述第一初始停止层的步骤包括：对所述第一功函数层进行第一改性处理，在所述第一功函数层表面形成第一初始停止层。
可选的，所述第一改性处理的工艺包括：尖峰退火工艺或激光退火工艺；所述第一改性处理的工艺参数包括：反应气体包括：氧气或氮气。
可选的，形成所述第一初始阻挡层的工艺包括：化学气相沉积工艺、物理气相沉积工艺或原子层气相沉积工艺。
可选的，形成第一抗反射涂层的步骤包括：在所述第一开口和第二开口底部的第一初始阻挡层上形成第一初始抗反射涂层；去除所述第二开口中的第一初始抗反射涂层。
可选的，形成所述第一保护层的步骤包括：在所述第一开口和第二开口底部的第一功函数层表面形成第一初始保护层；在所述第一开口底部的第一初始保护层上形成第一抗反射涂层；以所述第一抗反射涂层为掩膜刻蚀所述第一初始保护层，去除所述第二开口底部的第一初始保护层，形成第一保护层；形成所述第一保护层之后，去除所述第一抗反射涂层。
可选的，去除所述第一抗反射涂层的工艺包括：等离子体干法刻蚀工艺。
可选的，去除所述第二开口底部的第一功函数层的工艺包括湿法刻蚀工艺；去除所述第二开口底部的第一功函数层的刻蚀液包括：SC、SC2和H2O2中的一种或多种组合。
可选的，所述介质层中还具有第三开口和第四开口，所述第三开口和第四开口贯穿所述介质层；所述栅介质层还位于所述第三开口和第四开口底部上；形成所述第一功函数层的步骤还包括：在所述第三开口和第四开口底部的栅介质层上形成所述第一功函数层；去除所述第一保护层之后，所述形成方法还包括：在所述第一开口底部的第一功函数层上、第二开口底部的栅介质层上、第三开口底部的第一功函数层和第四开口底部的第一功函数层上形成第二功函数层；在所述第一开口、第二开口和第四开口底部的第二功函数层表面形成第二保护层；形成第二保护层之后，去除所述第三开口底部的第二功函数层和第一功函数层；去除所述第三开口底部的第二功函数层和第一功函数层之后，通过第二湿法刻蚀处理去除所述第二保护层；去除所述第二保护层之后，在所述第一开口底部的第二功函数层上、所述第二开口底部的第二功函数层上、第三开口底部的栅介质层上以及所述第四开口底部的第二功函数层上形成第三功函数层；在所述第一开口、第二开口和第三开口底部的第三功函数层表面形成第三保护层；形成第三保护层之后，去除所述第四开口底部的第三功函数层、第二功函数层和第一功函数层；去除所述第四开口底部的第三功函数层、第二功函数层和第一功函数层之后，通过第三湿法刻蚀工艺去除所述第三保护层；去除所述第三保护层之后，在所述第一开口底部的第三功函数层、第二开口底部的第三功函数层、第三开口底部的第三功函数层和第四开口底部的栅介质层上形成第四功函数层；在所述第四功函数层上形成第五功函数层。
可选的，所述二保护层包括：位于所述第一开口、第二开口和第四开口底部的第二功函数层上的第二停止层，以及位于所述第二停止层上的第二阻挡层；所述三保护层包括：位于所述第一开口、第二开口和第三开口底部的第三功函数层上的第三停止层，以及位于所述第三停止层上的第三阻挡层。
可选的，形成所述第二停止层的步骤包括：对所述第二功函数层进行第二改性处理；形成所述第三停止层的步骤包括：对所述第三功函数层进行第三改性处理。
可选的，所述第二阻挡层和第三阻挡层的材料为氧化钽、氮化钛、碳化钽、氮化钴、氮化硅、钛或钛铝；所述第二停止层和第三停止层的材料为氮氧化钽、氮氧化钛、碳氧化钽或氮氧化钴。
与现有技术相比，本发明的技术方案具有以下优点：
本发明技术方案提供的多阈值电压晶体管的形成方法中，通过在所述第一开口底部的第一功函数层上形成第一保护层，所述第一保护层的材料为能够通过湿法刻蚀去除的材料，因此，通过第一湿法刻蚀处理去除所述第一保护层。所述第一湿法刻蚀处理对暴露出的栅介质层和第一功函数层的损伤小，且第一湿法刻蚀处理的刻蚀液不容易穿过所述第一功函数层，从而不容易损伤第一功函数层下方的栅介质层。综上，所述形成方法能够改善半导体结构性能。
进一步，所述第一阻挡层的材料与所述第一功函数层的材料相同，第一阻挡层与第一功函数层的物理化学性质接近，因此，形成所述第一阻挡层的条件对第一功函数层的影响较小，从而不容易改变所述第一功函数层的性质。
进一步，所述第一保护层还包括第一停止层，所述第一停止层与所述第一阻挡层的材料不相同能够对所述第一阻挡层湿法刻蚀处理进行控制，使所述第一阻挡层湿法刻蚀处理在暴露出所述第一停止层时停止。同时，所述第一停止层与所述第一功函数层的材料不相同，所述第一停止层湿法刻蚀处理对所述第一停止层的刻蚀选择性好，从而在所述第一停止层湿法刻蚀过程中减小对所述第一功函数层的损耗。
进一步，形成所述第一保护层之后，去除所述第一抗反射涂层。在去除所述第一抗反射涂层的过程中，所述第一保护层能够对去除第一抗反射涂层的去除反应物起阻挡作用，从而减少到达所述栅介质层和第一功函数层的所述去除反应物，降低所述栅介质层和第一功函数层的损伤，进而提高所形成的多阈值电压晶体管的性能。
进一步，通过等离子体干法刻蚀工艺去除第二开口中的第一初始抗反射涂层的过程中，所述第一保护层能够对等离子进行阻挡，从而减少到达所述第二开口底部栅介质层的等离子体，减少所述栅介质层的等离子体损伤，进而改善所形成的多阈值电压晶体管的性能。
附图说明
图1至图29是本发明一实施例中多阈值电压晶体管的形成方法各步骤的结构示意图。
具体实施方式
正如背景技术所述，现有技术形成的多阈值电压鳍式场效应晶体管电学性能较差。
一种多阈值电压晶体管的形成方法，包括：提供衬底，所述衬底上具有介质层，所述介质层中具有贯穿所述介质层的第一开口和第二开口；在所述第一开口和第二开口底部和侧壁形成栅介质层；在所述栅介质层上形成功函数层；形成功函数层之后，在所述第一开口和第二开口中形成初始抗反射涂层；去除所述第二开口中的初始抗反射涂层，形成抗反射涂层；以所述抗反射涂层为掩膜，对所述功函数层进行刻蚀，去除所述第二开口底部的功函数层；去除所述二开口底部的功函数层之后，去除所述抗反射涂层。
其中，去除所述第二开口中的初始抗反射涂层的步骤包括：在所述初始抗反射涂层上形成初始光刻胶；对所述初始光刻胶进行曝光处理，去除所述第二开口中抗反射涂层上的初始光刻胶，形成光刻胶。所述初始抗反射涂层用于为所述曝光处理提供平坦的光刻表面，减少曝光处理过程中的漫反射，因此，所述抗反射涂层为不透明且致密性好的有机材料。此外，所述抗反射涂层能够充分填充于所述第一开口中，从而能够对所述第一开口底部的抗反射涂层进行保护。
然而，所述抗反射涂层需要通过等离子体干法刻蚀进行去除，在去除所述抗反射涂层的过程中，第二开口底部的栅介质层和第一开口底部的功函数层很容易受到等离子体的损伤，且等离子体还可以穿过所述功函数层到达第二开口底部的栅介质层，从而对所述第二开口底部的栅介质层造成损伤，进而影响所形成多阈值电压晶体管的性能。
为解决所述技术问题，本发明提供了一种多阈值电压晶体管的形成方法，包括：提供衬底，所述衬底上具有介质层，所述介质层中具有第一开口和第二开口，所述第一开口和第二开口贯穿所述介质层，所述第一开口底部和第二开口底部的衬底上具有栅介质层；在所述第一开口底部和第二开口底部的栅介质层上形成第一功函数层；在所述第一开口底部的第一功函数层表面形成第一保护层；以所述第一保护层为掩膜对所述第一功函数层进行刻蚀，去除所述第二开口底部的第一功函数层；去除所述第二开口底部的第一功函数层之后，通过第一湿法刻蚀处理去除所述第一保护层；去除所述第一保护层之后，在所述第一开口和第二开口中形成栅极。
其中，通过在所述第一开口底部的第一功函数层上形成第一保护层，所述第一保护层的材料为能够通过湿法刻蚀去除的材料，因此，通过第一湿法刻蚀处理去除所述第一保护层。所述第一湿法刻蚀处理对暴露出的栅介质层和第一功函数层的损伤小，且第一湿法刻蚀处理的刻蚀液不容易穿过所述第一功函数层，从而不容易损伤第一功函数层下方的栅介质层。综上，所述形成方法能够改善半导体结构性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图1至图29是本发明一实施例中多阈值电压鳍式场效应晶体管形成过程的结构示意图。
提供衬底，所述衬底上具有介质层，所述介质层中具有第一开口和第二开口，所述第一开口和第二开口贯穿所述介质层，所述第一开口底部和第二开口底部的衬底上具有栅介质层。
本实施例中，形成所述第一开口、第二开口和栅介质层的步骤如图1和图2所示。
请参考图1，提供衬底，在所述衬底上形成伪栅极；在所述衬底上形成介质层103，所述介质层103覆盖所述伪栅极侧壁，且暴露出所述伪栅极顶部表面。
所述介质层103用于实现不同晶体管之间的电隔离。
本实施例中，所述衬底包括：第一区域A、第二区域B、第三区域C和第四区域D。在其他实施例中，所述衬底还可以只包括：第一区域和第二区域，或所述衬底还可以只包括：第一区域、第二区域和第三区域，或衬底还可以只包括：第一区域、第二区域和第四区域。
本实施例中，所述第一区域A用于形成超低阈值电压PMOS晶体管；所述第二区域B用于形成高阈值电压NMOS晶体管；所述第三区域C用于形成形成超低阈值电压NMOS晶体管；所述第四区域D用于形成高阈值电压PMOS晶体管。
本实施例中，所述衬底包括：基底100和位于基底100上的鳍部101。在其他实施例中，所述衬底还可以为平面衬底。
本实施例中，所述基底100的材料为硅。在其他实施例中，所述基底的材料还可以为锗、硅锗、绝缘体上硅、绝缘体上锗或绝缘体上硅锗。
本实施例中，所述鳍部101的材料为硅。在其他实施例中，所述鳍部的材料还可以为锗或硅锗。
本实施例中，形成所述伪栅极之前，还包括：在所述衬底上形成线性氧化层(图中未示出)。
本实施例中，所述线性氧化层的材料为氧化硅。
本实施例中，所述线性氧化层的厚度为5埃～15埃。
本实施例中，所述伪栅极包括：位于所述第一区域A衬底上的第一伪栅极110；位于所述第二区域B衬底上的第二伪栅极120；位于所述第三区域C衬底上的第三伪栅极130；位于所述第四区域D衬底上的第四伪栅极140。
本实施例中，所述第一伪栅极110、第二伪栅极120、第三伪栅极130和第四伪栅极140的材料为多晶硅。在其他实施例中，所述第一伪栅极、第二伪栅极、第三伪栅极和第四伪栅极的材料还可以为多晶锗或多晶硅锗。
本实施例中，形成所述伪栅极之后，还包括：在所述伪栅极两侧的衬底中形成源漏掺杂区102。
本实施例中，形成所述介质层103的步骤包括：在第一区域A、第二区域、第三区域C和第四区域D的衬底上形成初始介质层，所述初始介质层覆盖所述栅极顶部表面；对所述初始介质层进行平坦化处理，暴露出所述栅极顶部表面。
本实施例中，所述平坦化处理的工艺包括化学机械平坦化处理。
请参考图2，去除所述伪栅极，在所述第一区域A介质层103中形成第一开口110，在所述第二区域B介质层103中形成第二开口120，在所述第三区域C介质层103中形成第三开口130，在所述第四区域D介质层103中形成第四开口140。
本实施例中，所述第一开口110、第二开口120、第三开口130和第四开口140后续用于容纳栅极。
本实施例中，通过干法刻蚀去除所述伪栅极。在其他实施例中，还可以通过湿法刻蚀去除所述伪栅极。
请参考图3，在所述第一开口110、第二开口120、第三开口130和第四开口140底部形成栅介质层104。
所述栅介质层104用于实现后续形成的栅极与衬底之间的电绝缘。
本实施例中，所述栅介质层104的材料为高k(K大于3.9)介质材料，例如，La2O3、TiO2、Ta2O5、ZrO2、BaZrO、HfO2、HfZrO、HfZrON、HfLaO、HfSiO、HfSiON、LaSiO、AlSiO、HfTaO、(Br，Sr)TiO3、Al2O3或Si3N4。
本实施例中，所述栅介质层104的厚度为10埃～40埃。
本实施例中，形成所述栅介质层104的工艺包括化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺。
本实施例中，所述形成方法还包括：在所述栅介质层104上形成覆盖层。在其他实施中，还可以不形成所述覆盖层。
所述覆盖层用于实现栅介质层104与后续形成的第一功函数层、第二功函数层或第三功函数层之间的隔离。
本实施例中，所述覆盖层的材料为氮化钛或氮化钽。
本实施例中，形成所述覆盖层的工艺包括：化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺。
本实施例中，所述覆盖层的厚度为1埃～20埃。
请参考图3，在所述第一开口110底部和第二开口120底部的栅介质层104上形成第一功函数层111。
所述第一功函数层111用于调节后续形成的晶体管的阈值电压。
本实施例中，所述第一功函数层111还位于所述第三开口130和第四开口140底部的栅介质层104上。
本实施例中，所述第一功函数层111为P型功函数层，所述第一功函数层111的材料为氧化钽、氮化钛、碳化钽或氮化钴。
本实施例中，形成所述第一功函数层111的工艺包括化学气相沉积工艺或物理气相沉积工艺。
本实施例中，所述第一功函数层111的厚度为10埃～600埃。
后续在所述第一开口110底部的第一功函数层111表面形成第一保护层。
本实施例中，所述第一保护层包括：位于所述第一开口110底部的第一功函数层111上的第一停止层；位于所述第一停止层上的第一阻挡层，所述第一阻挡层与所述第一停止层的材料不相同。在其他实施例中，所述第一保护层还可以仅包括：位于所述第一开口底部的第一功函数层上的第一阻挡层。
本实施例中，形成所述第一保护层的步骤如图5至图9所示。
请参考图5，在所述第一功函数层111上形成第一初始保护层。
所述第一初始保护层后续用于形成第一保护层。
本实施例中，所述第一初始保护层包括：位于所述第一功函数层111上的第一初始停止层(图中未示出)；位于所述第一初始停止层上的第一初始阻挡层112，所述第一初始阻挡层112的材料与所述第一初始停止层的材料不相同。
本实施例中，形成所述第一初始保护层的步骤包括：在所述第一功函数层111上形成第一初始停止层(图中未示出)；在所述第一初始停止层上形成第一初始阻挡层112。在其他实施例中，所述第一初始阻挡层与所述第一功函数层的材料不相同，还可以不形成所述第一初始停止层。
所述第一初始阻挡层112用于后续形成第一阻挡层。所述第一初始停止层用于形成第一停止层。
本实施例中，所述第一初始阻挡层112的材料与所述第一功函数层111的材料相同。第一阻挡层112与第一功函数层111的物理化学性质接近，因此，形成所述第一阻挡层112的条件对第一功函数层111的影响较小，从而不容易改变所述第一功函数层111的性质。
具体的，所述第一初始阻挡层112的材料为氧化钽、氮化钛、碳化钽或氮化钴。在其他实施例中，所述第一初始阻挡层的材料还可以为氮化硅、钛或钛铝。
本实施例中，所述第一初始停止层的材料为氮氧化钽、氮氧化钛、碳氧化钽或氮氧化钴。
本实施例中，形成所述第一初始停止层的步骤包括：对所述第一功函数层进行第一改性处理，在所述第一功函数层表面形成第一初始停止层。
如果所述第一初始停止层的厚度过大，容易增加后续刻蚀的难度；如果所述第一初始停止层的厚度过小，不容易充分保护所述第一功函数层111。具体的，本实施例中，所述第一初始停止层的厚度为1nm～5nm。
本实施例中，所述第一改性处理的工艺包括：尖峰退火或激光退火。在其他实施例中，还可以在通过化学气相沉积工艺形成所述第一初始停止层。
本实施例中，所述第一改性处理的工艺参数包括：反应气体包括氮气或氧气。
后续去除所述第二开口120底部的第一初始保护层，形成第一保护层。
本实施例中，去除所述第二开口120底部的第一初始保护层的步骤如图6至图8所示。
请参考图6，在所述第一开口110(如图5所示)和第二开口(如图5所示)中形成第一初始抗反射涂层113。
所述第一初始抗反射涂层113用于后续形成抗反射涂层。
本实施例中，所述第一初始抗反射涂层113还位于所述第三开口113和第四开口140中。
本实施例中，所述第一初始抗反射涂层113的材料为有机聚合物。所述第一初始抗反射涂层113能够充分填充于所述第一开口110、第二开口120和第三开口130和第四开口140中；此外，所述第一初始抗反射层113的致密性好，且能够为后续的第一曝光处理提供平坦的光刻表面，从而能够减少第一曝光处理过程中的漫反射。
请参考图7，去除所述第二开口120(如图5所示)中的第一初始抗反射涂层113(如图6所示)，形成抗反射涂层114。
所述第一抗反射涂层114后续用作刻蚀所述第一初始保护层111的掩膜。
本实施例中，去除所述第二开口120中的第一初始抗反射涂层113的步骤包括：在所述第一初始抗反射涂层113上形成第一初始光刻胶；对所述第一初始光刻胶进行第一曝光处理，去除所述第二区域B的第一初始光刻胶，形成第一光刻胶；以所述第一光刻胶为掩膜刻蚀所述第一初始抗反射涂层113，去除所述第二开口120中的第一初始抗反射涂层113。
在所述第一曝光处理的过程中，所述第一初始抗反射涂层113能够减少光的漫反射，从而能够很好地控制去除的第一初始光刻胶的位置。
本实施例中，刻蚀所述第一初始抗反射涂层113的工艺包括等离子体干法刻蚀工艺。
在刻蚀所述第一初始抗反射涂层113的过程中，所述第一初始保护层112能够保护所述第二开口120底部的第一功函数层111和栅介质层104，从而能够减少到达所述第一功函数层111和栅介质层104的等离子体，进而能够减少等离子体对第一功函数层111和栅介质层104的损伤。
请参考图8，以所述第一抗反射涂层111为掩膜刻蚀所述第一初始保护层，去除所述第二开口120(如图5所示)底部的第一初始保护层，形成第一保护层。
所述第一保护层后续用作刻蚀所述第一功函数层111的掩膜。
本实施例中，刻蚀所述第一初始保护层112的步骤包括：以所述第一抗反射涂层114为掩膜刻蚀所述第一初始阻挡层112(如图7所示)，去除所述第二开口120底部的第一初始阻挡层112，形成第一阻挡层112a；形成第一阻挡层112a之后，以所述第一抗反射涂层111为掩膜刻蚀所述第一初始停止层，去除所述第二开口120底部的第一初始停止层，形成第一停止层。
所述第一停止层与所述第一功函数层111的材料不相同，所述第一停止层湿法刻蚀处理对所述第一初始停止层的刻蚀选择性好，从而能够在刻蚀所述第一停止层的过程中减小对所述第一功函数层111的损耗。
本实施例中，刻蚀所述第一初始阻挡层112的工艺包括湿法刻蚀工艺。湿法刻蚀工艺的选择性好，对所述第一功函数层111和栅介质层104的损耗小。
具体的，本实施例中，刻蚀所述第一初始阻挡层112的刻蚀液包括：SC、SC2和H2O2中的一种或多种组合。
如果所述第一阻挡层112a的厚度过大，容易给后续的刻蚀工艺带来困难；如果所述第一阻挡层112a的厚度过大，不利于在后续刻蚀所述第一功函数层111的过程中，为所述第一开口110、第三开口130和第四开口140底部的第一功函数层111提供充分保护。具体的，所述第一阻挡层112a的厚度大于或等于所述第一功函数层111的厚度。本实施例中，所述第一阻挡层112a的厚度为10埃～600埃。
请参考图9，去除所述第二开口120底部的第一初始保护层之后，去除所述第一抗反射涂层114(如图8所示)。
本实施例中，去除所述第一抗反射涂层114的工艺包括等离子体干法刻蚀工艺。
本实施例中，在去除所述第一抗反射涂层114的过程中，所述第一保护层能够对所述第一开口110、第三开口130和第四开口140底部的第一功函数层111和栅介质层104进行保护，能够阻挡等离子体到达所述第一功函数层111和栅介质层104，从而能够减少等离子体对第一开口110、第二开口120和第四开口140底部的第一功函数层111和栅介质层104的损伤。同时所述第二开口120底部的第一功函数层111能够减少到达所述栅介质层的等离子体，从而减少等离子体对所述栅介质层104的损伤。因此，所述形成方法能够改善所形成多阈值电压晶体管的性能。
请参考图10，以所述第一保护层为掩膜对所述第一功函数层111进行刻蚀，去除所述第二开口120底部的第一功函数层111。
需要说明的是，在去除所述第二开口120底部的第一功函数层111的过程中，所述第一保护层能够保护所述第一区域A、第三区域C和第四区域D的第一功函数层111。由于所述第一阻挡层112a的厚度大于或等于所述第一功函数层111的厚度，因此刻蚀去除所述第二区域B的第一功函数层111之后，不容易暴露出所述第一区域A、第三区域C和第四区域D的第一功函数层111，从而不容易损伤所述第一区域A、第三区域C和第四区域D的第一功函数层111。
本实施例中，去除所述第二开口120底部的第一功函数层111的工艺包括：湿法刻蚀工艺。湿法刻蚀工艺的选择性好，对第二开口120底部栅介质层104的损伤小。
请参考图11，去除所述第二开口120底部的第一功函数层111之后，通过第一湿法刻蚀处理去除所述第一保护层。
本实施例中，所述第一湿法刻蚀处理包括：第一阻挡层湿法刻蚀处理和第一停止层湿法刻蚀处理。
本实施例中，通过第一湿法刻蚀处理去除所述第一保护层的步骤包括；通过第一阻挡层湿法刻蚀处理去除所述第一阻挡层112a；去除所述第一阻挡层112a之后，通过第一停止层湿法刻蚀处理去除所述第一停止层。
所述第一阻挡层湿法刻蚀处理的刻蚀选择性好，在去除所述第一阻挡层112a的过程中，对所述栅介质层104和第一功函数层111的损伤小，从而能够增加对晶体管阈值电压的控制，改善所形成的多阈值晶体管的性能。
同时，所述第一停止层湿法刻蚀工艺的刻蚀选择性好，在去除所述第一停止层的过程中，对所述栅介质层104和第一功函数层111的损伤小，从而能够增加对晶体管阈值电压的控制，改善所形成的多阈值晶体管的性能。
本实施例中，所述第一湿法刻蚀处理的刻蚀液包括：SC、SC2和H2O2中的一种或多种组合。
本实施例中，去除所述第一阻挡层112a的过程中，以所述第一停止层为刻蚀停止层，能够减少第一湿法刻蚀处理对第一功函数层111的损伤。
本实施例中，所述第一停止层湿法刻蚀工艺的刻蚀液包括：HF和HCl中的一种或两种组合。
请参考图12，在所述第一开口110底部的第一功函数层111上、第二开口120底部的栅介质层104上、第三开口130底部的第一功函数层111和第四开口140底部的第一功函数层111上形成第二功函数层121。
所述第二功函数层121用于调节后续形成的晶体管的阈值电压。
本实施例中，所述第二功函数层121为P型功函数层，所述第二功函数层121的材料为氧化钽、氮化钛、碳化钽或氮化钴。
本实施例中，形成所述第二功函数层121的工艺包括化学气相沉积工艺或物理气相沉积工艺。
本实施例中，所述第二功函数层111的厚度为10埃～600埃。
后续在所述第一开口110、第二开口120、第四开口140底部的第二功函数层121表面形成第二保护层。
本实施例中，所述第二保护层包括：位于所述第一开口110、第二开口120和第四开口140底部的第二功函数层121上的第二停止层；位于所述第二停止层上的第二阻挡层，所述第二阻挡层的材料与所述第二停止层的材料不相同。在其他实施例中，所述第二保护层还可以仅包括：位于所述第一开口、第二开口和第四开口底部的第二功函数层上的第二阻挡层。
本实施例中，形成所述第二保护层的步骤如图13至图17所示。
请参考图13，在所述第二功函数层121上形成第二初始保护层。
所述第二初始保护层后续用于形成第二保护层。
本实施例中，所述第二初始保护层包括：位于所述第二功函数层121上的第二初始停止层(图中未示出)；位于所述第二初始停止层上的第二初始阻挡层122。
本实施例中，形成所述初始第二保护层的步骤包括：在所述第二功函数层121上形成第二初始停止层(图中未示出)；在所述第二初始停止层上形成第二初始阻挡层122。在其他实施例中，还可以不形成所述第二初始停止层。
所述第二初始阻挡层122用于后续形成第二阻挡层。所述第二初始停止层用于形成第二停止层。
本实施例中，所述第二初始阻挡层122的材料与所述第二功函数层121的材料相同。第二功函数层121与第二初始阻挡层122的性质相近，所述第二阻挡层122的形成条件对第二功函数层121的性质影响较小，从而能够减少第二初始阻挡层122形成工艺对所述第二功函数层121的影响。具体的，所述第二初始阻挡层122的材料为氧化钽、氮化钛、碳化钽或氮化钴。在其他实施例中，所述第二初始阻挡层的材料还可以为氮化硅、钛或钛铝。
本实施例中，所述第二初始停止层的材料为氮氧化钽、氮氧化钛、碳氧化钽或氮氧化钴。
本实施例中，形成所述第二初始停止层的步骤包括：对所述第二功函数层进行第二改性处理，在所述第二功函数层表面形成第二初始停止层。
如果所述第二初始停止层的厚度过大，容易增加后续刻蚀的难度；如果所述第二初始停止层的厚度过小，不容易充分保护所述第二功函数层121。具体的，本实施例中，所述第二初始停止层的厚度为1nm～5nm。
本实施例中，所述第二改性处理的工艺包括：尖峰退火或激光退火。在其他实施例中，还可以在通过化学气相沉积工艺形成所述第二初始停止层。
本实施例中，所述第二改性处理的工艺参数包括：反应气体包括氮气或氧气。
后续去除所述第三开口130底部的第二初始保护层122，形成第二保护层。
本实施例中，去除所述第三开口120底部的第二初始保护层122的步骤如图14至图17所示。
请参考图14，在所述第一开口110(如图13所示)、第二开口(如图13所示)、第三开口130(如图13所示)和第四开口140(如图13所示)中形成第二初始抗反射涂层123。
所述第二初始抗反射涂层123用于后续形成第二抗反射涂层。
本实施例中，所述第二初始抗反射涂层123的材料为有机聚合物。所述第二初始抗反射涂层123能够充分填充于所述第一开口110、第二开口120和第三开口130和第四开口140中；此外，所述第二初始抗反射层123的致密性好，且能够为后续的第二曝光处理提供平坦的光刻表面，从而能够减少后续第二光曝光处理过程中的漫反射。
请参考图15，去除所述第三开口130(如图13所示)中的第二初始抗反射涂层123(如图14所示)，形成第二抗反射涂层124。
所述第二抗反射涂层124后续用作刻蚀所述第二初始保护层121的掩膜。
本实施例中，去除所述第三开口130中的第二初始抗反射涂层123的步骤包括：在所述第二初始抗反射涂层123上形成第二初始光刻胶；对所述第二初始光刻胶进行第二曝光处理，去除所述第三区域C的第二初始光刻胶，形成第二光刻胶；以所述第二光刻胶为掩膜刻蚀所述第二初始抗反射涂层123，去除所述第三开口130中的第二初始抗反射涂层123。
在所述第二曝光处理的过程中，所述第二初始抗反射涂层123能够减少光的漫反射，从而能够很好地控制去除的第二初始光刻胶的位置。
本实施例中，刻蚀所述第二初始抗反射涂层123的工艺包括等离子体干法刻蚀工艺。
在刻蚀所述第二初始抗反射涂层123的过程中，所述第二初始保护层122能够保护所述第三开口130底部的第二功函数层121、第一功函数层111和栅介质层104，从而能够减少到达所述第一功函数层111、第二功函数层121和栅介质层104的等离子体，进而能够减少等离子体对第一功函数层111、第二功函数层121和栅介质层104的损伤。
请参考图16，以所述第二抗反射涂层121为掩膜刻蚀所述第二初始保护层，去除所述第三开口130(如图13所示)底部的第二初始保护层，形成第二保护层。
所述第二保护层后续用作刻蚀所述第一功函数层111和第二功函数层121的掩膜。
本实施例中，刻蚀所述第二初始保护层122的步骤包括：以所述第二抗反射涂层121为掩膜刻蚀所述第二初始阻挡层122(如图16所示)，去除所述第三开口130底部的第二初始阻挡层122，形成第二阻挡层122a；形成第二阻挡层122a之后，以所述第二抗反射涂层124为掩膜刻蚀所述第二初始停止层，去除所述第三开口130底部的第二初始停止层，形成第二停止层。
本实施例中，刻蚀所述第二初始阻挡层122的工艺包括湿法刻蚀工艺。湿法刻蚀工艺的选择性好，对所述第二功函数层121和栅介质层104的损耗小。
具体的，本实施例中，刻蚀所述第二初始阻挡层122的刻蚀液包括：SC、SC2和H2O2中的一种或多种组合。
如果所述第二阻挡层122a的厚度过大，容易给后续的刻蚀工艺带来困难；如果所述第二阻挡层122a的厚度过大，不利于在后续刻蚀所述第一功函数层111和第二功函数层121的过程中，为所述第一开口110、第四开口140底部的第二功函数层121，以及第二开口120底部的栅介质层104提供充分保护。具体的，所述第二阻挡层122a的厚度大于或等于所述第二功函数层121的厚度。本实施例中，所述第二阻挡层122a的厚度为630埃～770埃。
请参考图17，去除所述第三开口130底部的第二初始保护层之后，去除所述第二抗反射涂层124(如图16所示)。
本实施例中，去除所述第二抗反射涂层124的工艺包括等离子体干法刻蚀工艺。
本实施例中，在去除所述第二抗反射涂层124的过程中，所述第二保护层能够对所述第一开口110和第四开口140底部的第一功函数层111，以及第二开口120、第一开口110和第四开口140底部的栅介质层104进行保护，能够阻挡等离子体到达所述第一功函数层111、第二功函数层121和栅介质层104，从而能够减少等离子体对所述第一功函数层111、第二功函数层121和栅介质层104的损伤。同时所述第三开口130底部的第二功函数层121能够减少到达所述栅介质层104的等离子体，从而减少等离子体对所述栅介质层104的损伤。因此，所述形成方法能够改善所形成多阈值电压晶体管的性能。
请参考图18，以所述第二保护层为掩膜对所述第一功函数层111和第二功函数层121进行刻蚀，去除所述第三开口130底部的第一功函数层111和第二功函数层121。
需要说明的是，在去除所述第三开口130底部的第一功函数层111和第二功函数层121的过程中，所述第二保护层能够保护所述第一区域A、第二区域B和第四区域D的第二功函数层121。由于所述第二阻挡层122a的厚度大于或等于所述第二功函数层121的厚度，因此刻蚀去除所述第三区域C的第二功函数层121之后，不容易暴露出所述第一区域A、第二区域B和第四区域D的第二功函数层121，从而不容易损伤所述第一区域A、第二区域B和第四区域D的第二功函数层121。
本实施例中，去除所述第三开口130底部的第二功函数层121的工艺包括：湿法刻蚀工艺。湿法刻蚀工艺的选择性好，对第三开口130底部栅介质层104的损伤小。
请参考图19，去除所述第三开口130底部的第二功函数层121之后，通过第二湿法刻蚀处理去除所述第二保护层。
本实施例中，所述第二湿法刻蚀处理包括：第二阻挡层湿法刻蚀处理和第二停止层湿法刻蚀处理。
本实施例中，通过第二湿法刻蚀处理去除所述第二保护层的步骤包括；通过第二阻挡层湿法刻蚀处理去除所述第二阻挡层122a(如图18所示)；去除所述第二阻挡层122a之后，通过第二停止层湿法刻蚀处理去除所述第二停止层。
所述第二阻挡层湿法刻蚀处理的刻蚀选择性好，在去除所述第二阻挡层112a的过程中，对所述栅介质层104、第一功函数层111和第二功函数层121的损伤小，从而能够增加对晶体管阈值电压的控制，改善所形成的多阈值晶体管的性能。
同时，所述第二停止层湿法刻蚀工艺的刻蚀选择性好，在去除所述第二停止层的过程中，对所述栅介质层104、第一功函数层111和第二功函数层121的损伤小，从而能够增加对晶体管阈值电压的控制，改善所形成的多阈值晶体管的性能。
本实施例中，所述第二湿法刻蚀处理的刻蚀液包括：SC、SC2和H2O2中的一种或多种组合。
本实施例中，去除所述第二阻挡层112a的过程中，以所述第二停止层为刻蚀停止层，能够减少第二湿法刻蚀处理对第二功函数层121的损伤。
本实施例中，所述第二停止层湿法刻蚀工艺的刻蚀液包括：HF和HCl中一种或多种组合。
请参考图20，在所述第一开口110底部的第二功函数层121上、第二开口120底部的第二功函数层121上、第三开口130底部的栅介质层104和第四开口140底部的第二功函数层121上形成第三功函数层131。
所述第三功函数层131用于调节后续形成的晶体管的阈值电压。
本实施例中，所述第三功函数层131为P型功函数层，所述第三功函数层121的材料为氧化钽、氮化钛、碳化钽或氮化钴。
本实施例中，形成所述第三功函数层131的工艺包括化学气相沉积工艺或物理气相沉积工艺。
本实施例中，所述第三功函数层121的厚度为10埃～600埃。
后续在所述第一开口110、第二开口120、第三开口130底部的第三功函数层131表面形成第三保护层。
本实施例中，所述第三保护层包括：位于所述第一开口110、第二开口120和第三开口130底部的第三功函数层131上的第三停止层；位于所述第三停止层上的第三阻挡层，所述第三阻挡层的材料与所述第三停止层的材料不相同。在其他实施例中，所述第三保护层还可以仅包括：位于所述第一开口、第二开口和第三开口底部的第三功函数层上的第三阻挡层。
本实施例中，形成所述第三保护层的步骤如图21至图25所示。
请参考图21，在所述第三功函数层131上形成第三初始保护层。
所述第三初始保护层后续用于形成第三保护层。
本实施例中，所述第三初始保护层包括：位于所述第三功函数层121上的第三初始停止层(图中未示出)；位于所述第三初始停止层上的第三初始阻挡层132。
本实施例中，形成所述初始第三保护层的步骤包括：在所述第三功函数层131上形成第三初始停止层(图中未示出)；在所述第三初始停止层上形成第三初始阻挡层132。在其他实施例中，还可以不形成所述第三初始停止层。
所述第三初始阻挡层132用于后续形成第三阻挡层。所述第三初始停止层用于形成第三停止层。
本实施例中，所述第三初始阻挡层132的材料与所述第三功函数层131的材料相同。与所述第三功函数层131材料相同的第三初始阻挡层132与所述第三功函数层132的性质相近，从而能够减少第三初始阻挡层132形成工艺对所述第三功函数层131的影响。具体的，所述第三初始阻挡层132的材料为氧化钽、氮化钛、碳化钽或氮化钴。在其他实施例中，所述第三初始阻挡层的材料还可以为氮化硅、钛或钛铝。
本实施例中，所述第三初始停止层的材料为氮氧化钽、氮氧化钛、碳氧化钽或氮氧化钴。
本实施例中，形成所述第三初始停止层的步骤包括：对所述第三功函数层进行第三改性处理，在所述第三功函数层131表面形成第三初始停止层。在其他实施例中，还可以在通过化学气相沉积工艺形成所述第三初始停止层。
如果所述第三初始停止层的厚度过大，容易增加后续刻蚀的难度；如果所述第三初始停止层的厚度过小，不容易充分保护所述第三功函数层131。具体的，本实施例中，所述第三初始停止层的厚度为1nm～4nm。
本实施例中，所述第一改性处理的工艺包括：尖峰退火或激光退火。
本实施例中，所述第一改性处理的工艺参数包括：反应气体包括氮气或氧气。
后续去除所述第四开口140底部的第三初始保护层132，形成第三保护层。
本实施例中，去除所述第四开口140底部的第三初始保护层122的步骤如图22至图25所示。
请参考图22，在所述第一开口110(如图21所示)、第二开口(如图21所示)、第三开口130(如图21所示)和第四开口140(如图21所示)中形成第三初始抗反射涂层133。
所述第三初始抗反射涂层133用于后续形成第三抗反射涂层。
本实施例中，所述第三初始抗反射涂层133的材料为有机聚合物。所述第三初始抗反射涂层133能够充分填充于所述第一开口110、第二开口120和第三开口130和第四开口140中；此外，所述第三初始抗反射层133的致密性好，且能够为后续的第三曝光处理提供平坦的光刻表面，从而能够减少后续第三光曝光处理过程中的漫反射。
请参考图23，去除所述第四开口130(如图21所示)中的第三初始抗反射涂层133(如图22所示)，形成第三抗反射涂层134。
所述第三抗反射涂层134后续用作刻蚀所述第三初始保护层131的掩膜。
本实施例中，去除所述第四开口140中的第三初始抗反射涂层133的步骤包括：在所述第三初始抗反射涂层133上形成第三初始光刻胶；对所述第三初始光刻胶进行第三曝光处理，去除所述第四区域D的第三初始光刻胶，形成第三光刻胶；以所述第三光刻胶为掩膜刻蚀所述第三初始抗反射涂层133，去除所述第四开口140中的第三初始抗反射涂层133。
在所述第三曝光处理的过程中，所述第三初始抗反射涂层133能够减少光的漫反射，从而能够很好地控制去除的第三初始光刻胶的位置。
本实施例中，刻蚀所述第三初始抗反射涂层133的工艺包括等离子体干法刻蚀工艺。
在刻蚀所述第三初始抗反射涂层133的过程中，所述第三初始保护层132能够保护所述第四开口140底部的第二功函数层121、第一功函数层111、第三功函数层131和栅介质层104，从而能够减少到达所述第一功函数层111、第二功函数层121、第三功函数层131和栅介质层104的等离子体，进而能够减少等离子体刻蚀工艺对第一功函数层111、第二功函数层121、第三功函数层131和栅介质层104的损伤。
请参考图24，以所述第三抗反射涂层131为掩膜刻蚀所述第三初始保护层，去除所述第四开口140(如21所示)底部的第三初始保护层，形成第三保护层。
所述第三保护层后续用作刻蚀所述第一功函数层111、第二功函数层121和第三功函数层131的掩膜。
本实施例中，刻蚀所述第三初始保护层的步骤包括：以所述第三抗反射涂层131为掩膜刻蚀所述第三初始阻挡层132(如图23所示)，去除所述第四开口140底部的第三初始阻挡层132，形成第三阻挡层132a；形成第三阻挡层132a之后，以所述第三抗反射涂层134为掩膜刻蚀所述第二初始停止层，去除所述第四开口140底部的第三初始停止层，形成第三停止层。
本实施例中，刻蚀所述第三初始阻挡层132的工艺包括湿法刻蚀工艺。湿法刻蚀工艺的选择性好，对所述第三功函数层131和栅介质层104的损耗小。
具体的，本实施例中，刻蚀所述第三初始阻挡层132的刻蚀液包括：SC、SC2和H2O2中的一种或多种组合。
如果所述第三阻挡层132a的厚度过大，容易给后续的刻蚀工艺带来困难；如果所述第三阻挡层132a的厚度过大，不利于在后续刻蚀所述第一功函数层111、第二功函数层121和第三功函数层131的过程中，为所述第一开口110、第二开口120底部的第三功函数层131，以及第三开口130底部的栅介质层104提供充分保护。具体的，所述第三阻挡层132a的厚度大于或等于所述第三功函数层131的厚度。本实施例中，所述第三阻挡层132a的厚度为630埃～770埃。
请参考图25，去除所述第四开口140底部的第三初始保护层之后，去除所述第三抗反射涂层134(如图24所示)。
本实施例中，去除所述第三抗反射涂层134的工艺包括等离子体干法刻蚀工艺。
本实施例中，在去除所述第三抗反射涂层134的过程中，所述第三保护层能够对所述第一开口110底部的第一功函数层111，,第二开口120、第一开口110和第三开口130底部的栅介质层104，以及第一开口110、第二开口120和第三开口130底部的第三功函数层131进行保护，能够阻挡等离子体到达所述第一功函数层111、第二功函数层121、第三功函数层131和栅介质层104，从而能够减少等离子体对所述第一功函数层111、第二功函数层121、第三功函数层131和栅介质层104的损伤。同时，所述第四开口140底部的第三功函数层131能够减少到达所述栅介质层104的等离子体，从而减少等离子体对所述栅介质层104的损伤。因此，所述形成方法能够改善所形成多阈值电压晶体管的性能。
请参考图26，以所述第三保护层为掩膜对所述第一功函数层111、第二功函数层121和第三功函数层131进行刻蚀，去除所述第四开口140底部的第一功函数层111、第二功函数层121和第三功函数层131。
需要说明的是，在去除所述第四开口140底部的第一功函数层111、第二功函数层121和第三功函数层131的过程中，所述第三保护层能够保护所述第一区域A、第二区域B和第三区域C的第三功函数层131。由于所述第三阻挡层132a的厚度大于或等于所述第三功函数层131的厚度，因此刻蚀去除所述第四区域D的第三功函数层131之后，不容易暴露出所述第一区域A、第二区域B和第三区域C的第三功函数层131，从而不容易损伤所述第一区域A、第二区域B和第三区域C的第三功函数层131。
本实施例中，去除所述第四开口140底部的第三功函数层131的工艺包括：湿法刻蚀工艺。湿法刻蚀工艺的选择性好，对第三开口130底部栅介质层104的损伤小。
请参考图27，去除所述第三开口140底部的第三功函数层131之后，通过第三湿法刻蚀处理去除所述第三保护层。
本实施例中，所述第三湿法刻蚀处理包括：第三阻挡层湿法刻蚀处理和第三停止层湿法刻蚀处理。
本实施例中，通过第三湿法刻蚀处理去除所述第三保护层的步骤包括；通过第三阻挡层湿法刻蚀处理去除所述第三阻挡层132a；去除所述第三阻挡层132a之后，通过第三停止层湿法刻蚀处理去除所述第三停止层。
所述第三阻挡层湿法刻蚀处理的刻蚀选择性好，在去除所述第三阻挡层132a的过程中，对所述栅介质层104、第一功函数层111、第二功函数层121和第三功函数层131的损伤小，从而能够增加对晶体管阈值电压的控制，改善所形成的多阈值晶体管的性能。
同时，所述第三停止层湿法刻蚀工艺的刻蚀选择性好，在去除所述第三停止层的过程中，对所述栅介质层104、第一功函数层111和、第二功函数层121和第三功函数层131的损伤小，从而能够增加对晶体管阈值电压的控制，改善所形成的多阈值晶体管的性能。
本实施例中，所述第三湿法刻蚀处理的刻蚀液包括：SC、SC2和H2O2中的一种或多种组合。
本实施例中，去除所述第三阻挡层132a的过程中，以所述第三停止层为刻蚀停止层，能够减少第三湿法刻蚀处理对第三功函数层131的损伤。
本实施例中，所述第三停止层湿法刻蚀工艺的刻蚀液包括：HF和HCl中的一种或多种组合。
请参考图28，去除所述第三保护层之后，在所述第三功函数层131和第四区域D栅介质层104上形成第四功函数层141。
所述第四功函数层141用于调节所形成的多阈值电压晶体管的阈值电压。
本实施例中，所述第四功函数层141为P型功函数层。所述第四功函数层141的材料包括：氮化钛、碳化钽、氮化钼或氮化钽。
本实施例中，所述第四功函数层141的厚度为10埃～600埃。
本实施例中，形成所述第四功函数层141的工艺包括：化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺。
继续参考图28，在所述第四功函数层141上形成第五功函数层142。
所述第五功函数层142用于调节所形成的多阈值电压晶体管的阈值电压。
本实施例中，所述第五功函数层142为N型功函数层。所述第五功函数层141的材料包括：TaC、Ti、Al或TiAl。
本实施例中，所述第五功函数层142的厚度为10埃～100埃。
本实施例中，形成所述第五功函数层142的工艺包括：化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺。
请参考图29，去除所述第一保护层之后，在所述第一开口110和第二开口120中形成栅极150。
具体的，本实施例中，去除所述第三保护层之后，在所述第一开口110、第二开口120、第三开口130和第四开口140中形成栅极150。
本实施例中，所述栅极150的材料为钨或铝。
本实施例中，形成栅极150的工艺包括：化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺。
本发明还提供一种由图1至图29所示的多阈值电压晶体管的形成方法形成的多阈值电压晶体管。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种多阈值电压晶体管的形成方法，其特征在于，包括：
提供衬底，所述衬底上具有介质层，所述介质层中具有第一开口和第二开口，所述第一开口和第二开口贯穿所述介质层，所述第一开口底部和第二开口底部的衬底上具有栅介质层；
在所述第一开口底部和第二开口底部的栅介质层上形成第一功函数层；
在所述第一开口底部的第一功函数层表面形成第一保护层；
以所述第一保护层为掩膜对所述第一功函数层进行刻蚀，去除所述第二开口底部的第一功函数层；
去除所述第二开口底部的第一功函数层之后，通过第一湿法刻蚀处理去除所述第一保护层；
去除所述第一保护层之后，在所述第一开口和第二开口中形成栅极。
2.根据权利要求1所述的多阈值电压晶体管的形成方法，其特征在于，所述第一保护层的材料为氧化钽、氮化钛、碳化钽、氮化钴、氮化硅、钛或钛铝。
3.根据权利要求1所述的多阈值电压晶体管的形成方法，其特征在于，所述第一保护层包括：位于所述第一开口底部栅介质层上的第一停止层；位于所述第一停止层上的第一阻挡层，所述第一阻挡层与所述第一停止层的材料不相同。
4.根据权利要求3所述的多阈值电压晶体管的形成方法，其特征在于，所述第一阻挡层的材料与所述第一功函数层的材料相同。
5.根据权利要求3所述的多阈值电压晶体管的形成方法，其特征在于，所述第一湿法刻蚀处理包括：第一阻挡层湿法刻蚀处理和第一停止层湿法刻蚀处理；
通过第一湿法刻蚀处理去除所述第一保护层的步骤包括：通过第一阻挡层湿法刻蚀处理去除所述第一阻挡层；去除所述第一阻挡层之后，通过第一停止层湿法刻蚀处理去除所述第一停止层。
6.根据权利要求5所述的多阈值电压晶体管的形成方法，其特征在于，所述第一停止层湿法刻蚀工艺的刻蚀液包括：HF和HCl中的一种或两种组合；所述第一阻挡层湿法刻蚀处理的刻蚀液包括：SC、SC2和H2O2中的一种或多种组合。
7.根据权利要求4所述的多阈值电压晶体管的形成方法，其特征在于，所述第一阻挡层的材料为氧化钽、氮化钛、碳化钽、氮化钴；所述第一停止层的材料为氮氧化钽、氮氧化钛、碳氧化钽或氮氧化钴。
8.根据权利要求3所述的多阈值电压晶体管的形成方法，其特征在于，形成第一保护层的步骤包括：在所述第一开口和第二开口底部的第一功函数层表面形成第一初始停止层；在所述第一初始停止层上形成第一初始阻挡层；在所述第一开口底部的第一初始阻挡层上形成第一抗反射涂层；以所述第一抗反射涂层为掩膜刻蚀所述第一初始阻挡层，去除所述第二开口底部的第一初始阻挡层，形成第一阻挡层；去除所述第二开口底部的第一初始阻挡层之后，以所述第一抗反射涂层为掩膜刻蚀所述第一初始停止层，去除所述第二开口底部的第一初始停止层，形成第一停止层。
9.根据权利要求8所述的多阈值电压晶体管的形成方法，其特征在于，形成所述第一初始停止层的步骤包括：对所述第一功函数层进行第一改性处理，在所述第一功函数层表面形成第一初始停止层。
10.根据权利要求9所述的多阈值电压晶体管的形成方法，其特征在于，所述第一改性处理的工艺包括：尖峰退火工艺或激光退火工艺；所述第一改性处理的工艺参数包括：反应气体包括氧气或氮气。
11.根据权利要求8所述的多阈值电压晶体管的形成方法，其特征在于，形成所述第一初始阻挡层的工艺包括：化学气相沉积工艺、物理气相沉积工艺或原子层气相沉积工艺。
12.根据权利要求8所述的多阈值电压晶体管的形成方法，其特征在于，形成第一抗反射涂层的步骤包括：在所述第一开口和第二开口底部的第一初始阻挡层上形成第一初始抗反射涂层；去除所述第二开口中的第一初始抗反射涂层。
13.根据权利要求1所述的多阈值电压晶体管的形成方法，其特征在于，形成所述第一保护层的步骤包括：在所述第一开口和第二开口底部的第一功函数层表面形成第一初始保护层；在所述第一开口底部的第一初始保护层上形成第一抗反射涂层；以所述第一抗反射涂层为掩膜刻蚀所述第一初始保护层，去除所述第二开口底部的第一初始保护层，形成第一保护层；形成所述第一保护层之后，去除所述第一抗反射涂层。
14.根据权利要求13所述的多阈值电压晶体管的形成方法，其特征在于，去除所述第一抗反射涂层的工艺包括：等离子体干法刻蚀工艺。
15.根据权利要求1所述的多阈值电压晶体管的形成方法，其特征在于，去除所述第二开口底部的第一功函数层的工艺包括湿法刻蚀工艺；去除所述第二开口底部的第一功函数层的刻蚀液包括：SC、SC2和H2O2中的一种或多种组合。
16.根据权利要求1所述的多阈值电压晶体管的形成方法，其特征在于，所述介质层中还具有第三开口和第四开口，所述第三开口和第四开口贯穿所述介质层；所述栅介质层还位于所述第三开口和第四开口底部上；形成所述第一功函数层的步骤还包括：在所述第三开口和第四开口底部的栅介质层上形成所述第一功函数层；
去除所述第一保护层之后，所述形成方法还包括：在所述第一开口底部的第一功函数层上、第二开口底部的栅介质层上、第三开口底部的第一功函数层和第四开口底部的第一功函数层上形成第二功函数层；在所述第一开口、第二开口和第四开口底部的第二功函数层表面形成第二保护层；形成第二保护层之后，去除所述第三开口底部的第二功函数层和第一功函数层；
去除所述第三开口底部的第二功函数层和第一功函数层之后，通过第二湿法刻蚀处理去除所述第二保护层；去除所述第二保护层之后，在所述第一开口底部的第二功函数层上、所述第二开口底部的第二功函数层上、第三开口底部的栅介质层上以及所述第四开口底部的第二功函数层上形成第三功函数层；在所述第一开口、第二开口和第三开口底部的第三功函数层表面形成第三保护层；形成第三保护层之后，去除所述第四开口底部的第三功函数层、第二功函数层和第一功函数层；去除所述第四开口底部的第三功函数层、第二功函数层和第一功函数层之后，通过第三湿法刻蚀工艺去除所述第三保护层；去除所述第三保护层之后，在所述第一开口底部的第三功函数层、第二开口底部的第三功函数层、第三开口底部的第三功函数层和第四开口底部的栅介质层上形成第四功函数层；在所述第四功函数层上形成第五功函数层。
17.根据权利要求16所述的多阈值电压晶体管的形成方法，其特征在于，所述二保护层包括：位于所述第一开口、第二开口和第四开口底部的第二功函数层上的第二停止层，以及位于所述第二停止层上的第二阻挡层；所述三保护层包括：位于所述第一开口、第二开口和第三开口底部的第三功函数层上的第三停止层，以及位于所述第三停止层上的第三阻挡层。
18.根据权利要求17所述的多阈值电压晶体管的形成方法，其特征在于，形成所述第二停止层的步骤包括：对所述第二功函数层进行第二改性处理；形成所述第三停止层的步骤包括：对所述第三功函数层进行第三改性处理。
19.根据权利要求17所述的多阈值电压晶体管的形成方法，其特征在于，所述第二阻挡层和第三阻挡层的材料为氧化钽、氮化钛、碳化钽、氮化钴、氮化硅、钛或钛铝；所述第二停止层和第三停止层的材料为氮氧化钽、氮氧化钛、碳氧化钽或氮氧化钴。
20.一种由权利要求1至19任意一项所述的多阈值电压晶体管的形成方法形成的多阈值电压晶体管。
CN201611082490.XA 2016-11-30 2016-11-30 多阈值电压晶体管及其形成方法 Active CN108122851B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611082490.XA CN108122851B (zh) 2016-11-30 2016-11-30 多阈值电压晶体管及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611082490.XA CN108122851B (zh) 2016-11-30 2016-11-30 多阈值电压晶体管及其形成方法

Publications (2)

Publication Number Publication Date
CN108122851A true CN108122851A (zh) 2018-06-05
CN108122851B CN108122851B (zh) 2020-09-08

Family

ID=62226286

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611082490.XA Active CN108122851B (zh) 2016-11-30 2016-11-30 多阈值电压晶体管及其形成方法

Country Status (1)

Country Link
CN (1) CN108122851B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110459468A (zh) * 2019-08-29 2019-11-15 上海华力集成电路制造有限公司 TiN薄膜的刻蚀方法
CN113871345A (zh) * 2020-06-30 2021-12-31 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
US11489056B2 (en) * 2020-02-10 2022-11-01 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with multi-threshold gate structure

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101752317A (zh) * 2008-11-14 2010-06-23 台湾积体电路制造股份有限公司 制造半导体装置的方法
US20120108017A1 (en) * 2009-04-30 2012-05-03 International Business Machines Corporation Threshold voltage adjustment through gate dielectric stack modification
CN104218000A (zh) * 2013-06-05 2014-12-17 中芯国际集成电路制造(上海)有限公司 晶体管及其形成方法
CN104752431A (zh) * 2013-12-27 2015-07-01 三星电子株式会社 半导体器件以及制造半导体器件的方法
CN104821296A (zh) * 2014-01-30 2015-08-05 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN105304565A (zh) * 2014-05-28 2016-02-03 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN105518848A (zh) * 2013-07-18 2016-04-20 格罗方德半导体股份有限公司 具有多个阈值电压的鳍式场效应晶体管

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101752317A (zh) * 2008-11-14 2010-06-23 台湾积体电路制造股份有限公司 制造半导体装置的方法
US20120108017A1 (en) * 2009-04-30 2012-05-03 International Business Machines Corporation Threshold voltage adjustment through gate dielectric stack modification
CN104218000A (zh) * 2013-06-05 2014-12-17 中芯国际集成电路制造(上海)有限公司 晶体管及其形成方法
CN105518848A (zh) * 2013-07-18 2016-04-20 格罗方德半导体股份有限公司 具有多个阈值电压的鳍式场效应晶体管
CN104752431A (zh) * 2013-12-27 2015-07-01 三星电子株式会社 半导体器件以及制造半导体器件的方法
CN104821296A (zh) * 2014-01-30 2015-08-05 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN105304565A (zh) * 2014-05-28 2016-02-03 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110459468A (zh) * 2019-08-29 2019-11-15 上海华力集成电路制造有限公司 TiN薄膜的刻蚀方法
US11489056B2 (en) * 2020-02-10 2022-11-01 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with multi-threshold gate structure
CN113871345A (zh) * 2020-06-30 2021-12-31 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法

Also Published As

Publication number Publication date
CN108122851B (zh) 2020-09-08

Similar Documents

Publication Publication Date Title
US11688787B2 (en) Semiconductor device having modified profile metal gate
US9685531B2 (en) Method for manufacturing semiconductor device having metal gate
TWI668868B (zh) 於取代閘極結構之上形成閘極蓋罩層之方法及包含該閘極結構和蓋罩層之半導體設備
TWI429025B (zh) 製造半導體元件的方法與半導體元件
RU2498446C2 (ru) Способ получения многослойной затворной структуры и ее устройство
US10692779B2 (en) Method and structure for CMOS metal gate stack
US7579282B2 (en) Method for removing metal foot during high-k dielectric/metal gate etching
GB2489067A (en) Transistor and manufacturing method thereof
US10211108B2 (en) Gate structures and fabrication methods thereof
CN108122851A (zh) 多阈值电压晶体管及其形成方法
US20140015063A1 (en) Method for Forming Gate Structure, Method for Forming Semiconductor Device, and Semiconductor Device
CN104183477B (zh) 一种制作半导体器件的方法
US20160307897A1 (en) Semiconductor devices
CN108022874A (zh) 半导体装置的制造方法
CN107293488A (zh) 半导体结构及其制造方法
US10014225B1 (en) Methods for fabricating metal gate structures
US8513080B2 (en) Reducing contamination in a process flow of forming a channel semiconductor alloy in a semiconductor device
CN110233098A (zh) 半导体器件及其形成方法
US10276450B2 (en) Fabrication technology for metal gate
TWI464786B (zh) 形成金屬閘極結構之方法與形成金屬閘極電晶體之方法
US20140015062A1 (en) Method for Forming Gate Structure, Method for Forming Semiconductor Device, and Semiconductor Device
CN107045981B (zh) 半导体结构的形成方法
CN104253049B (zh) 半导体器件制造方法
US10622481B2 (en) Method of rounding corners of a fin
CN105097687B (zh) Cmos晶体管的形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant