CN108122732A - 一种半导体器件及其制造方法和电子装置 - Google Patents

一种半导体器件及其制造方法和电子装置 Download PDF

Info

Publication number
CN108122732A
CN108122732A CN201611072290.6A CN201611072290A CN108122732A CN 108122732 A CN108122732 A CN 108122732A CN 201611072290 A CN201611072290 A CN 201611072290A CN 108122732 A CN108122732 A CN 108122732A
Authority
CN
China
Prior art keywords
layer
lead
several
additional device
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201611072290.6A
Other languages
English (en)
Other versions
CN108122732B (zh
Inventor
程晋广
陈福成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201611072290.6A priority Critical patent/CN108122732B/zh
Publication of CN108122732A publication Critical patent/CN108122732A/zh
Application granted granted Critical
Publication of CN108122732B publication Critical patent/CN108122732B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02499—Monolayers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/63—Connectors not provided for in any of the groups H01L24/10 - H01L24/50 and subgroups; Manufacturing methods related thereto
    • H01L24/64—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种半导体器件及其制造方法和电子装置，涉及半导体技术领域。该方法包括：提供第一支撑衬底，在所述第一支撑衬底上形成第一激光解离层；在所述第一激光解离层上形成彼此间由开口隔离的若干图案化的第一基底层；在每个所述图案化的第一基底层上形成第一辅助器件，其中，在所述第一辅助器件的正面形成有若干第一引出线；提供器件晶圆，在所述器件晶圆上形成有主器件层，在所述主器件层上形成有与所述主器件层电连接的若干金属柱；将在所述第一辅助器件的正面露出的部分所述第一引出线和部分所述金属柱进行第一键合；进行第一激光解离，以将所述第一支撑衬底与所述第一基底层分离。

Description

一种半导体器件及其制造方法和电子装置
技术领域
本发明涉及半导体技术领域，具体而言涉及一种半导体器件及其制造方法和电子装置。
背景技术
随着通讯、智能家居的深入发展及广泛应用，通讯类集成电路也在同步激增。
通常，绝大部分的芯片在终端的应用都需要配合一些类似滤波、整流、放大、谐振等辅助电路，以实现其最终的功能，如射频器件等。而主芯片及其辅助电路通常会占用较大的PCB板面积，影响了芯片终端应用的集成度，使得芯片功能的多样性及应用的广泛性受到限制。
因此，有必要提出一种半导体器件的制造方法，解决上述技术问题。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
针对现有技术的不足，本发明实施例一中提供一种半导体器件的制造方法，包括：
提供第一支撑衬底，在所述第一支撑衬底上形成第一激光解离层；
在所述第一激光解离层上形成彼此间由开口隔离的若干图案化的第一基底层；
在每个所述图案化的第一基底层上形成第一辅助器件，其中，在所述第一辅助器件的正面形成有若干第一引出线；
提供器件晶圆，在所述器件晶圆上形成有主器件层，在所述主器件层上形成有与所述主器件层电连接的若干金属柱；
将在所述第一辅助器件的正面露出的部分所述第一引出线和部分所述金属柱进行第一键合；
进行第一激光解离，以将所述第一支撑衬底与所述第一基底层分离。
进一步，在所述第一辅助器件的背面也形成有若干所述第一引出线。
进一步，在所述激光解离步骤之后，还包括以下步骤：
提供第二支撑衬底，在所述第二支撑衬底上形成第二激光解离层；
在所述第二激光解离层上形成彼此间由开口隔离的若干图案化的第二基底层；
在每个所述图案化的第二基底层上形成第二辅助器件，其中，在所述第二辅助器件的正面形成有若干第二引出线；
将部分所述第二引出线和从所述第一辅助器件的背面露出的部分所述第一引出线相对或将部分所述第二引出线和所述器件晶圆上露出的部分所述金属柱相对，以进行第二键合；
进行第二激光解离，以将所述第二支撑衬底与所述第二基底层分离。
进一步，所述第一支撑衬底的材料为玻璃。
进一步，所述第一激光解离层能够被波长从红外到紫外中的一段波长或几段波长的激光光源分解。
进一步，所述第一基底层包括有机绝缘层、无机绝缘层或金属层。
进一步，所述有机绝缘层的材料包括聚酰亚胺或聚对苯撑苯并二噁唑。
进一步，所述第一引出线的材料包括铜，所述金属柱的材料包括铜。
进一步，所述第一键合为铜-铜键合。
进一步，在所述第一激光解离之后，还包括进行清洗的步骤。
本发明实施例二提供一种采用前述制造方法制备的半导体器件，包括：
器件晶圆，在所述器件晶圆上形成有主器件层，在所述主器件层上形成有与所述主器件层电连接的若干金属柱；
若干第一辅助器件，所述第一辅助器件形成在第一基底层上且彼此间隔独立，在所述第一辅助器件的正面形成有若干第一引出线，从所述第一辅助器件的正面露出的部分所述第一引出线和部分所述金属柱相接合。
进一步，在所述第一辅助器件的背面也形成有若干所述第一引出线。
进一步，还包括若干第二辅助器件，其中，所述第二辅助器件形成在所述第二基底层上且彼此间隔独立，在所述第二辅助器件的正面形成有若干第二引出线，部分所述第二引出线和部分所述金属柱相接合或者部分所述第二引出线和从所述第一辅助器件的背面露出的部分所述第一引出线相接合。
进一步，所述第一基底层包括有机绝缘层、无机绝缘层或金属层。
进一步，所述有机绝缘层的材料包括聚酰亚胺或聚对苯撑苯并二噁唑。
进一步，所述第一引出线的材料包括铜，所述金属柱的材料包括铜。
本发明实施例三提供一种电子装置，其包括前述的半导体器件。
综上所述，本发明的制造方法采用异形的三维结构设计，提高了芯片终端应用的集成度。模块化的辅助器件制造方案，使得主芯片可以多样且可重复的选择相应需求的模块组合，提高了芯片应用的多样性。采用非硅基的辅助器件制造方案，提高了其制造材质的可选择性及多样性，满足某些特殊的应用需求，如高频的RF器件。可直接剥离的模块器件制造方案，具有简单低成本的优势。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1A-图1I为根据本发明一个实施方式的半导体器件的制造方法的相关步骤所获得的器件的结构示意图；
图2为图1I中示出的半导体器件的俯视图；
图3为根据本发明一个实施方式的半导体器件的制造方法的工艺流程图；
图4示出了本发明一实施例中的电子装置的示意图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例。这样，可以预期由于例如制造技术和/或容差导致的从所示形状的变化。因此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不意图显示器件的区的实际形状且并不意图限定本发明的范围。
为了彻底理解本发明，将在下列的描述中提出详细的步骤，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
实施例一
为了解决上述技术问题，本发明提供一种半导体器件的制造方法，如图3所示，其主要包括以下步骤：
在步骤S1中，提供第一支撑衬底，在所述第一支撑衬底上形成第一激光解离层；
在步骤S2中，在所述第一激光解离层上形成彼此间由开口隔离的若干图案化的第一基底层；
在步骤S3中，在每个所述图案化的第一基底层上形成第一辅助器件，其中，在所述第一辅助器件的正面形成有若干第一引出线；
在步骤S4中，提供器件晶圆，在所述器件晶圆上形成有主器件层，在所述主器件层上形成有与所述主器件层电连接的若干金属柱；
在步骤S5中，将在所述第一辅助器件的正面露出的部分所述第一引出线和部分所述金属柱进行第一键合；
在步骤S6中，进行第一激光解离，以将所述第一支撑衬底与所述第一基底层分离。
本发明的制造方法采用异形的三维结构设计，提高了芯片终端应用的集成度。模块化的辅助器件制造方案，使得主芯片可以多样且可重复的选择相应需求的模块组合，提高了芯片应用的多样性。采用非硅基的辅助器件制造方案，提高了其制造材质的可选择性及多样性，满足某些特殊的应用需求，如高频的RF器件。可直接剥离的模块器件制造方案，具有简单低成本的优势。
下面，参考图1A-图1I以及图2对本发明的半导体器件的制造方法做详细介绍，其中，图1A-图1I为根据本发明一个实施方式的半导体器件的制造方法的相关步骤所获得的器件的结构示意图，图2为图1I中示出的半导体器件的俯视图。
首先，如图1A所示，提供第一支撑衬底100，在所述第一支撑衬底100上形成第一激光解离层101。
该第一支撑衬底100的材料可以为玻璃、透明陶瓷或者其他的可以使波长为400μm～1100μm的光透过的透明材料。
本实施例中，较佳地，所述第一支撑衬底100的材料为玻璃，所述玻璃为能够使波长为400μm～1100μm的光透过的透明的玻璃。
其中，第一支撑衬底100的俯视形状可以为任意的形状，其可根据实际需要支撑的器件的尺寸和数量等来合理选择。
在所述第一支撑衬底100上形成第一激光解离层101。所述第一激光解离层101可以为任意的能够被激光分解的材料层，包括但不限于光分解型感光高分子聚合物，例如含有重氮基或者叠氮基团的树脂。
示例性地，第一激光解离层的材料可以为光子能量能够使其包含的有机分子键被破坏而分解的材料，例如，聚碳酸酯、聚乙烯、均聚聚氯乙稀、聚苯乙烯、聚丙烯、聚甲基丙烯酸甲酯等，该种材料在其敏感的激光照射下，光子能量破坏有机分子键，使之分解。
示例性地，第一激光解离层的材料还可以为添加有吸光颗粒的热分解聚合物，例如，添加有吸光颗粒的聚反丁烯二酸二乙酯或聚2-羟基丁二酸等，吸光颗粒还可以为MoO3-x纳米颗粒或Cu2-xS颗粒或其他适合的吸光颗粒，该种类激光解离层能够吸收激光并将其转化为热能，进而使热分解聚合物分解。
示例性地，所述第一激光解离层101能够被波长从红外到紫外中的一段波长或几段波长的激光光源分解，例如波长范围在10nm～1mm之间的激光光源能够分解的所述激光解离层。
可使用本领域技术人员熟知的方法形成所述第一激光解离层101，例如使用旋涂的方法将第一激光解离层101涂布于第一支撑衬底100的表面。
第一激光解离层101的厚度范围可以为10～1000埃，该厚度范围仅作为示例，对于其他适合的范围也可以适用于本发明。
接着，如图1B所示，在所述第一激光解离层102上形成彼此间由开口隔离的若干图案化的第一基底层102。
所述第一基底层102可以包括有机绝缘层、无机绝缘层或金属层，所述有机绝缘层的材料可以为诸如包含聚乙烯苯酚、聚酰亚胺、聚对苯撑苯并二噁唑(PBO)、或硅氧烷等的层，此外，聚乙烯苯酚、聚酰亚胺、PBO或硅氧烷可有效地通过微滴排放法、印刷术或旋涂法形成。硅氧烷根据其结构可被分类成二氧化硅玻璃、烷基硅氧烷聚合物、烷基倍半硅氧烷(alkylsilsesquioxane)聚合物、倍半硅氧烷氢化物(silsesquioxane hydride)聚合物、烷基倍半硅氧烷氢化物(alkylsilsesquioxane hydride)聚合物等。此外，绝缘层可用包括具有Si-N键的聚合物(聚硅氨烷)的材料形成。
其中，无机绝缘层可使用诸如氧化硅、氮化硅、或氮氧化硅材料。金属层可以使用例如铝、铜、金、钨和锡等材料中的一种或几种。
本实施例中，较佳地，所述第一基底层102的材料包括聚酰亚胺。
进一步地，形成的所述聚酰亚胺为完全固化或部分固化状态。
其中，形成的第一基底层102的厚度可以根据实际的器件的需要进行合理设定，例如，其厚度范围可为10～2000埃。
可首先在整个第一支撑衬底100上形成第一基底层102，再利用光刻工艺进行图案化，形成由开口隔离的若干图案化的第一基底层102，其中，形成的相邻的图案化的第一基底层102之间的位置可以与预定在之后步骤中集成在器件晶圆上的第一辅助器件10的位置对应。
接着，如图1C所示，在每个所述第一基底层102上形成第一辅助器件10，其中，在所述第一辅助器件10的正面形成有若干第一引出线104。
该第一辅助器件10可以为半导体技术领域中的任意的器件，该第一辅助器件10具有滤波、整流、放大、谐振等功能的辅助器件，例如，射频器件。其中，需要制备的第一辅助器件10的数目可根据实际器件需求进行合理选择，例如1个、2个、3个等，在此不做具体限定。
根据具体需要制作的第一辅助器件10的类型使用合适的器件制备工艺完成对器件的制作，在此不做具体限制。
其中，该第一辅助器件10为已经完成了前端工艺和后端工艺的器件，其中，后端工艺包括形成将第一辅助器件10引出的第一引出线104的步骤，第一引出线104通常包括多层金属层和接触孔，第一引出线104可形成于层间介电层中，形成第一引出线104的方法可以为本领域技术人员熟知的任何方法，在此不作赘述。
示例性地，在第一辅助器件10的正面和背面均形成有若干第一引出线104，其中在第一辅助器件10背面的第一引出线104形成于第一基底层102中，并贯穿该第一基底层102。
进一步地，第一引出线104可以为本领域技术人员熟知的任何适合的金属材料，例如铜、铝或钨等，在本实施例中，第一引出线104的材料较佳地为铜。
其中，部分所述第一引出线104从所述第一辅助器件10的正面露出。
进一步地，由于在制备多个第一辅助器件10时，不可避免的会在划片道内形成有其他的膜层(例如层间介电层和引出线金属层等)，该些膜层不具有实际的功能，且由于该些膜层的存在使得相邻的第一辅助器件10之间连接，因此，在本步骤中，还包括去除相邻所述器件之间的划片道内的膜层，以使相邻所述第一辅助器件10之间彼此独立(也即彼此不连接)的步骤。
接着，如图1D所示，提供器件晶圆20，在所述器件晶圆20上形成有主器件层201，在所述主器件层201上形成有与所述主器件层201电连接的若干金属柱203。
所述器件晶圆20包括半导体衬底200，半导体衬底200可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。作为示例，在本实施例中，半导体衬底200的构成材料选用单晶硅。
在所述器件晶圆20上形成有主器件层201，具体地，该主器件层201形成在半导体衬底200上，该主器件层201用于实现预定集成的芯片的主要电路功能，例如，中央处理器，其大致为矩形状，中央处理器可以由MOSFET等许多有源电路元件构成。
在所述主器件层201上形成有与所述主器件层201电连接的若干金属柱203。
其中，若干个所述金属柱203间隔形成于层间介电层202中，所述层间介电层202位于所述主器件层201的表面上。层间介电层可以使用例如SiO2、碳氟化合物(CF)、掺碳氧化硅(SiOC)、或碳氮化硅(SiCN)等。
示例性地，金属柱203的材料可以使用任意适合的金属材料，可使用具有从Ag、Au、Cu、Pd、Cr、Mo、Ti、Ta、W和Al中选择的一种或多种的导电材料和金属化合物。
本实施例中，金属柱203的材料包括Cu。
进一步地，所述金属柱203的顶部从所述层间介电层202中露出。
接着，如图1E所示，将在所述第一辅助器件10的正面露出的部分所述第一引出线104和部分所述金属柱203进行第一键合。
具体地，进行第一键合工艺，以将第一辅助器件10和正面露出的部分所述第一引出线104和部分所述金属柱203相接合，进而实现第一辅助器件10集成于包括主器件层201的器件晶圆20上。
示例性地，第一引出线104和金属柱203的材料为铜金属时，进行Cu-Cu键合，可选地，所述键合压力为20kN～50kN，优选为30kN～40kN，键合温度为300～450℃，键合时间为20～60分钟。
接着，如图1F和图1G所示，进行第一激光解离，以将所述第一支撑衬底100与所述第一基底层102分离。
具体地，使用激光从所述第一支撑衬底100与形成有第一激光解离层101的面相对的面照射所述第一激光解离层101，以使所述第一激光解离层101分解，进而使所述第一支撑衬底100与第一基底层102分离，最终使得器件103从所述第一支撑衬底100上剥离下来，使得第一辅助器件10直接在比较薄的第一基底层102上制作形成，而无需再进行贴膜和减薄步骤。
例如使用波长从红外到紫外中的一段波长或几段波长的激光光源分解所述激光解离层，例如波长范围在10nm～1mm之间的激光光源能够分解的所述第一激光解离层，其中激光可由能够产生特定波长的激光器产生。其中，根据第一激光解离层的具体材料，选择所述第一激光解离层敏感激光进行该步骤的激光解离步骤。
其中，从第一支撑衬底100上剥离下来的多个第一辅助器件10之间彼此独立，无需再进行划片步骤，另外，剥离下来的第一支撑衬底100(例如玻璃)并未受到任何损伤，且其材料便宜并可回收进行重复利用，节约了器件制造成本。
每个第一辅助器件10彼此间独立的与器件晶圆20上的金属柱203键合，进而实现将第一辅助器件10集成在器件晶圆上的目的。
之后，还可选择性地对键合后的器件进行清洗，使器件晶圆表面附着之颗粒、杂质、化学污染物等等以及还可能附着残留在第一基底层上的激光解离层分解后的副产物，能尽量除去，以获得较佳之纯净键合界面。所述清洗步骤采用去离子水(DI water)对器件晶圆进行浸润清洗，然后进行旋干。作为一个实例，所述旋干步骤，转速为1000～3500rpm，时间为1～5min。
接着，如图1H和图1I所示，在器件晶圆上制作第二辅助器件30，其中，如图1H所示，第二辅助器件30直接与所述第一辅助器件10相接合，或者如图1G所示和图2所示，第二辅助器件30与器件晶圆上的部分金属柱203相接合，其对应位于器件晶圆上预定制作第二辅助器件30的区域。
具体地，在一个示例中，在器件晶圆上制作第二辅助器件30的过程包括以下步骤A1至步骤A5，其具体过程可参考第一辅助器件30的制作过程，在此不作赘述：
步骤A1，提供第二支撑衬底，在所述第二支撑衬底上形成第二激光解离层，其中，第二支撑衬底所使用的材料参考第一支撑衬底，可较佳地为玻璃，第二激光解离层可以使用与第一激光解离层相同的材料；
步骤A2，在所述第二激光解离层上形成彼此间由开口隔离的若干图案化的第二基底层301，第二基底层301的材料选自与前述的第一基底层301相同的材料包括但不限于有机绝缘层、无机绝缘层或金属层，利用光刻工艺实现对第二基底层301的图案化；
步骤A3，在每个所述图案化的第二基底层301上形成第二辅助器件30，在所述第二辅助器件30的正面形成有若干第二引出线302；其中，第二引出线302可形成于层间介电层中，第二引出线302为金属材料，例如铜，具体地其也可以使用与前述第一引出线相同的材质。
步骤A4，如图1H所示，将从第二辅助器件30正面露出的部分所述第二引出线和从所述第一辅助器件的背面露出的部分所述第一引出线相对，以进行第二键合，或者，如图1G所示，将从第二辅助器件30正面露出的部分所述第二引出线和所述器件晶圆上露出的部分所述金属柱相对，以进行第二键合，具体地，使用何种键合方式可根据实际的器件需求进行合理选择，在此不做具体限制；
步骤A5，进行第二激光解离，以将所述第二支撑衬底与所述第二基底层分离，随后，还可进行清洗步骤，以将残留的杂质去除，第二激光解离的方法参见前述的第一激光解离步骤。
经过上述步骤，在器件晶圆20上制作形成了例如第一辅助器件和第二辅助器件的作为主芯片的辅助电路的器件，且还可通过重复执行前述的步骤在器件晶圆20上制作多于两种类型的辅助器件，进而最终制备获得非对称的三维集成电路器件(3D IC)。
综上所述，本发明的制造方法，采用异形的三维结构设计，提高了芯片终端应用的集成度。模块化的辅助器件制造方案，使得主芯片可以多样且可重复的选择相应需求的模块组合，提高了芯片应用的多样性。采用非硅基的辅助器件制造方案，提高了其制造材质的可选择性及多样性，满足某些特殊的应用需求，如高频的RF器件。可直接剥离的模块器件制造方案，具有简单低成本的优势。
实施例二
本发明还提供一种使用前述实施例一的制造方法制备获得的半导体器件，具体地，参考图1H和图1I以及图2对本发明的半导体器件做详细描述。
具体地，本发明的半导体器件包括：器件晶圆20，在所述器件晶圆20上形成有主器件层201，在所述主器件层201上形成有与所述主器件层201电连接的若干金属柱203。
所述器件晶圆20包括半导体衬底200，半导体衬底200可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。作为示例，在本实施例中，半导体衬底200的构成材料选用单晶硅。
在所述器件晶圆20上形成有主器件层201，具体地，该主器件层201形成在半导体衬底200上，该主器件层201用于实现预定集成的芯片的主要电路功能，例如，中央处理器，其大致为矩形状，中央处理器可以由MOSFET等许多有源电路元件构成。
在所述主器件层201上形成有与所述主器件层201电连接的若干金属柱203。
其中，若干个所述金属柱203间隔形成于层间介电层202中，所述层间介电层202位于所述主器件层201的表面上。层间介电层可以使用例如SiO2、碳氟化合物(CF)、掺碳氧化硅(SiOC)、或碳氮化硅(SiCN)等。
示例性地，金属柱203的材料可以使用任意适合的金属材料，可使用具有从Ag、Au、Cu、Pd、Cr、Mo、Ti、Ta、W和Al中选择的一种或多种的导电材料和金属化合物。
本实施例中，金属柱203的材料包括Cu。
进一步地，所述半导体器件还包括若干第一辅助器件10，所述第一辅助器件10形成在第一基底层102上且彼此间隔独立，在所述第一辅助器件10的正面形成有若干第一引出线104，从所述第一辅助器件的正面露出的部分所述第一引出线和部分所述金属柱203相接合。
该第一辅助器件10可以为半导体技术领域中的任意的器件，该第一辅助器件10具有滤波、整流、放大、谐振等功能的辅助器件，例如，射频器件。
其中，所述第一基底层102可以包括有机绝缘层、无机绝缘层或金属层，所述有机绝缘层的材料可以为诸如包含聚乙烯苯酚、聚酰亚胺、聚对苯撑苯并二噁唑(PBO)、或硅氧烷等的层，此外，聚乙烯苯酚、聚酰亚胺、PBO或硅氧烷可有效地通过微滴排放法、印刷术或旋涂法形成。硅氧烷根据其结构可被分类成二氧化硅玻璃、烷基硅氧烷聚合物、烷基倍半硅氧烷(alkylsilsesquioxane)聚合物、倍半硅氧烷氢化物(silsesquioxane hydride)聚合物、烷基倍半硅氧烷氢化物(alkylsilsesquioxane hydride)聚合物等。此外，绝缘层可用包括具有Si-N键的聚合物(聚硅氨烷)的材料形成。
其中，无机绝缘层可使用诸如氧化硅、氮化硅、或氮氧化硅材料。金属层可以使用例如铝、铜、金、钨和锡等材料中的一种或几种。
本实施例中，较佳地，所述第一基底层102的材料包括聚酰亚胺。
其中，第一基底层102的厚度可以根据实际的器件的需要进行合理设定，例如，其厚度范围可为10～2000埃。
根据具体需要制作的第一辅助器件10的类型使用合适的器件制备工艺完成对器件的制作，在此不做具体限制。
其中，该第一辅助器件10为已经完成了前端工艺和后端工艺的器件，其中，后端工艺包括形成将第一辅助器件10引出的第一引出线104的步骤，第一引出线104通常包括多层金属层和接触孔，第一引出线104可形成于层间介电层中，形成第一引出线104的方法可以为本领域技术人员熟知的任何方法，在此不作赘述。
示例性地，在第一辅助器件10的正面和背面均形成有若干第一引出线104，其中在第一辅助器件10背面的第一引出线104形成于第一基底层102中，并贯穿该第一基底层102。
进一步地，第一引出线104可以为本领域技术人员熟知的任何适合的金属材料，例如铜、铝或钨等，在本实施例中，第一引出线104的材料较佳地为铜。
其中，部分所述第一引出线104从所述第一辅助器件10的正面露出。
进一步地，本发明的半导体器件还包括若干第二辅助器件30，其中，所述第二辅助器件30形成在所述第二基底层301上且彼此间隔独立，在所述第二辅助器件30的正面形成有若干第二引出线302，如图1I所示，从所述第二辅助器件30的正面露出的部分所述第二引出线302和部分所述金属柱203相接合，或者，从所述第二辅助器件30的正面露出的部分所述第二引出线302和从所述第一辅助器件10的背面露出的部分所述第一引出线104相接合，如图1H所示。
至此完成了对上述的半导体器件的关键元件的描述，对于完整的器件还需其他的构成元件，在此不作赘述。
由于本发明的半导体器件使用前述实施例一中的方法制备获得，因此也具有相同的优点，本发明的半导体器件采用异形的三维结构设计，提高了芯片终端应用的集成度。
实施例三
本发明还提供了一种电子装置，包括实施例二所述的半导体器件，所述半导体器件根据实施例一所述方法制备得到。
本实施例的电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、数码相框、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可为任何包括电路的中间产品。本发明实施例的电子装置，由于使用了上述的半导体器件，因而具有更好的性能。
其中，图4示出移动电话手机的示例。移动电话手机300被设置有包括在外壳301中的显示部分302、操作按钮303、外部连接端口304、扬声器305、话筒306等。
其中所述移动电话手机包括实施例二所述的半导体器件，所述半导体器件包括：
器件晶圆，在所述器件晶圆上形成有主器件层，在所述主器件层上形成有与所述主器件层电连接的若干金属柱；
若干第一辅助器件，所述第一辅助器件形成在第一基底层上且彼此间隔独立，在所述第一辅助器件的正面形成有若干第一引出线，从所述第一辅助器件的正面露出的部分所述第一引出线和部分所述金属柱相接合。
本发明实施例的电子装置，由于使用了上述的半导体器件，因而具有更好的性能。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (17)

1.一种半导体器件的制造方法，其特征在于，所述方法包括：
提供第一支撑衬底，在所述第一支撑衬底上形成第一激光解离层；
在所述第一激光解离层上形成彼此间由开口隔离的若干图案化的第一基底层；
在每个所述图案化的第一基底层上形成第一辅助器件，其中，在所述第一辅助器件的正面形成有若干第一引出线；
提供器件晶圆，在所述器件晶圆上形成有主器件层，在所述主器件层上形成有与所述主器件层电连接的若干金属柱；
将在所述第一辅助器件的正面露出的部分所述第一引出线和部分所述金属柱进行第一键合；
进行第一激光解离，以将所述第一支撑衬底与所述第一基底层分离。
2.如权利要求1所述的制造方法，其特征在于，在所述第一辅助器件的背面也形成有若干所述第一引出线。
3.如权利要求1所述的制造方法，其特征在于，在所述激光解离步骤之后，还包括以下步骤：
提供第二支撑衬底，在所述第二支撑衬底上形成第二激光解离层；
在所述第二激光解离层上形成彼此间由开口隔离的若干图案化的第二基底层；
在每个所述图案化的第二基底层上形成第二辅助器件，其中，在所述第二辅助器件的正面形成有若干第二引出线；
将部分所述第二引出线和从所述第一辅助器件的背面露出的部分所述第一引出线相对或将部分所述第二引出线和所述器件晶圆上露出的部分所述金属柱相对，以进行第二键合；
进行第二激光解离，以将所述第二支撑衬底与所述第二基底层分离。
4.如权利要求1所述的制造方法，其特征在于，所述第一支撑衬底的材料为玻璃。
5.如权利要求1所述的制造方法，其特征在于，所述第一激光解离层能够被波长从红外到紫外中的一段波长或几段波长的激光光源分解。
6.如权利要求1所述的制造方法，其特征在于，所述第一基底层包括有机绝缘层、无机绝缘层或金属层。
7.如权利要求6所述的制造方法，其特征在于，所述有机绝缘层的材料包括聚酰亚胺或聚对苯撑苯并二噁唑。
8.如权利要求1所述的制造方法，其特征在于，所述第一引出线的材料包括铜，所述金属柱的材料包括铜。
9.如权利要求8所述的制造方法，其特征在于，所述第一键合为铜-铜键合。
10.如权利要求1所述的制造方法，其特征在于，在所述第一激光解离之后，还包括进行清洗的步骤。
11.一种采用权利要求1-10之一所述制造方法制备的半导体器件，其特征在于，包括：
器件晶圆，在所述器件晶圆上形成有主器件层，在所述主器件层上形成有与所述主器件层电连接的若干金属柱；
若干第一辅助器件，所述第一辅助器件形成在第一基底层上且彼此间隔独立，在所述第一辅助器件的正面形成有若干第一引出线，从所述第一辅助器件的正面露出的部分所述第一引出线和部分所述金属柱相接合。
12.如权利要求11所述的半导体器件，其特征在于，在所述第一辅助器件的背面也形成有若干所述第一引出线。
13.如权利要求11所述的半导体器件，其特征在于，还包括若干第二辅助器件，其中，所述第二辅助器件形成在所述第二基底层上且彼此间隔独立，在所述第二辅助器件的正面形成有若干第二引出线，部分所述第二引出线和部分所述金属柱相接合或者部分所述第二引出线和从所述第一辅助器件的背面露出的部分所述第一引出线相接合。
14.如权利要求11所述的半导体器件，其特征在于，所述第一基底层包括有机绝缘层、无机绝缘层或金属层。
15.如权利要求14所述的半导体器件，其特征在于，所述有机绝缘层的材料包括聚酰亚胺或聚对苯撑苯并二噁唑。
16.如权利要求11所述的半导体器件，其特征在于，所述第一引出线的材料包括铜，所述金属柱的材料包括铜。
17.一种电子装置，其特征在于，包括如权利要求11至16任一项所述的半导体器件。
CN201611072290.6A 2016-11-29 2016-11-29 一种半导体器件及其制造方法和电子装置 Active CN108122732B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611072290.6A CN108122732B (zh) 2016-11-29 2016-11-29 一种半导体器件及其制造方法和电子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611072290.6A CN108122732B (zh) 2016-11-29 2016-11-29 一种半导体器件及其制造方法和电子装置

Publications (2)

Publication Number Publication Date
CN108122732A true CN108122732A (zh) 2018-06-05
CN108122732B CN108122732B (zh) 2020-08-25

Family

ID=62225522

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611072290.6A Active CN108122732B (zh) 2016-11-29 2016-11-29 一种半导体器件及其制造方法和电子装置

Country Status (1)

Country Link
CN (1) CN108122732B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5644838A (en) * 1995-01-03 1997-07-08 Texas Instruments Incorporated Method of fabricating a focal plane array for hybrid thermal imaging system
CN101681964A (zh) * 2007-06-29 2010-03-24 欧司朗光电半导体有限公司 用于制造光电子器件的方法以及光电子器件
CN104718605A (zh) * 2012-10-11 2015-06-17 国际商业机器公司 先进的操作晶片剥离方法
US20160013162A1 (en) * 2010-05-20 2016-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate Interconnections having Different Sizes

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5644838A (en) * 1995-01-03 1997-07-08 Texas Instruments Incorporated Method of fabricating a focal plane array for hybrid thermal imaging system
CN101681964A (zh) * 2007-06-29 2010-03-24 欧司朗光电半导体有限公司 用于制造光电子器件的方法以及光电子器件
US20160013162A1 (en) * 2010-05-20 2016-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate Interconnections having Different Sizes
CN104718605A (zh) * 2012-10-11 2015-06-17 国际商业机器公司 先进的操作晶片剥离方法

Also Published As

Publication number Publication date
CN108122732B (zh) 2020-08-25

Similar Documents

Publication Publication Date Title
CN105441903B (zh) 纳米结构制造过程中的导电助层的沉积和选择性移除
DE112012004106B4 (de) Verfahren zum Bonden eines Substrats
TWI247563B (en) Interposer and method of making same
KR100430044B1 (ko) 수직으로집적된반도체소자및그의제조방법
CN104752378B (zh) 半导体器件及其制造方法
CN105428323A (zh) 具有带聚合物衬底的半导体器件的印刷电路模块以及其制造方法
US20090212438A1 (en) Integrated circuit device comprising conductive vias and method of making the same
JP2005317979A (ja) 集積受動デバイス
CN104867859A (zh) 包括电介质材料的半导体器件
JP3880602B2 (ja) 半導体装置の製造方法、半導体装置
JP2007294634A (ja) 両面電極構造の半導体装置及びその製造方法
TW201036104A (en) Minimum cost method for forming high density passive capacitors for replacement of discrete board capacitors using a minimum cost 3D wafer-to-wafer modular integration scheme
US8278738B2 (en) Method of producing semiconductor device and semiconductor device
CN105280579A (zh) 半导体封装件和方法
CN102623424B (zh) 晶片封装体及其形成方法
TWI270171B (en) Method of making a semiconductor device with a low permittivity region
KR102579734B1 (ko) 연성 기판 상의 집적 회로 제조 공정
CN108573881A (zh) 一种半导体器件及其制造方法和电子装置
CN107305840B (zh) 一种半导体器件及其制造方法和电子装置
CN108122732A (zh) 一种半导体器件及其制造方法和电子装置
CN1294639C (zh) 浅槽与深槽隔离结构的制造方法
CN108109950A (zh) 一种半导体器件及其制造方法和电子装置
US8384214B2 (en) Semiconductor structure, pad structure and protection structure
US11289365B2 (en) Air gap underneath passive devices
US20210151347A1 (en) Method for manufacturing electronic chips

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant