CN1081038A - 数字音频数据静噪系统和方法 - Google Patents

Abstract

一种在传输的数据中检测到相对较高的差错率 时禁止数据传输系统输出的系统和方法，本发明的差 错静噪技术的作用相当于一个数字式的带滞后泄漏 积分器，特别是可以监测收到的数据传输的信号质 量，并在检测到差错时把一个预定值加到累加器或差 错计数器上。这个值的变化取决于检测到的差错的 性质，以使较严重的差错给一个较大的差错值，差错 计数器也按可编程时间间隔以减量1或别的某个与 最大可容许的差错率有关的量递减。

Description

本发明涉及一种具可编程误差灵敏度的误差检测系统，特别是涉及一种数字音频数据静噪电路，当检测出在所接收到的数字音频信号中单位时间内存在大量差错时，这种静噪电路就抑制数字音频传输系统接收机的输出信号的噪声。

多种用于通讯系统中的对收到的脉冲编码调制信号检错和/或纠错（校正）的处理系统都已公知，典型的是当收到的信号中被检测出有少量差错时，在收到的信号被进一步处理之前就纠正所检出的差错。然而，如果在收到的信号中检出大量的差错而纠错电路又不能对其进行纠正（校正）时，那么接收机就无法输出，或者，在数字音频传输系统的情况下接收机输出要在容许的（即相对无差错的）数据传输被恢复之前进行静噪。

上述这种类型系统的一个例子是Horsfen的美国专利US4，864，573，这件专利中，Horsfen描述了一种用于C-D唱盘数字音频系统的静噪电路，这种电路具有用于纠正形成脉冲编码调制信号的数据字码中的差错的纠错装置，在这种系统中，当纠错装置不能纠正脉冲编码调制信号中的全部差错，那么，在输出信号上就产生错码标志，并且输出到控制单元，该控制单元由这些错码标志产生控制信号，以便在已经收到预定数目的错码标志时接通静噪单元。结果，当检测出大量错码（标志）时，C-D唱盘系统的数字音频输出信号就被静噪。

在Horsfen装置的静噪单元中，在取样信号中有一点的差错就不能接通，而且在只剩有很少的差错，而且信号多少还是高保真度的信号时，该静噪单元又不能断开。遗憾的是Horsfen不区分不同类型的传输差错，相应地，直到在预定的时间间隔内检测出必须的错码标志数之前数字音频输出信号都不静噪，结果，该输出信号在彻底被静噪之前，听众收到的数字音频输出信号就可能听出信号已劣化。因此，就需要一种更强有力的静噪系统，能进一步区分不同类型的传输差错，以便检测出更严重的差错时很快就能进行数据静噪，这样就避免了在数字音频接收机静噪之前能听出数字音频信号的劣化。

还有其它方案用于检测到所收信号的差错时对数字音频输出信号静噪处理，例如：Kouyama美国专利US4，593，392，该项技术是在检测出收到的信号中的差错时抑制数字磁带录/放设备的输出信号的噪声。Kouyama使用互补增益控制电路使新选择的信号（它可以是已接收信号或静噪信号先前的值）逐渐强化，而使先前选出的信号逐渐变弱，这样来消除不希望存在的喀喇噪声。

用来检测到接收的数据中的差错而对数字音频输出信号静噪的类似的系统还有Kojima的美国专利US4，433，415和Kimura的美国专利US4，962，494。Kojima披露的系统是在输入存储缓冲器溢出时对数字音频输出进行静噪处理，而Kimura披露了一种“根据必然性”对输出进行噪声抑制的音量控制电路。

噪声抑制也已经应用于检测接收信号中数据差错的语音传输系统中，Coombes等在美国专利US4，312，070中、McNair在US4，608，455中Dal    Degan等在US4，688，224中以及Rasky在US4，802，171中对这样的技术都作了描述。然而，正如数字音频数据系统那样，这种语言传输系统没有强有力的静噪系统，这种静噪系统能区分不同类型的传输差错以便在检测到更严重的差错时，可以很快进行数据静噪处理，从而避免听众在输出被静噪前后听出数字音频信号的劣化。

本发明的受让人已经开发了一种数字音频数据传输系统，这种系统能经过卫星传输网络进行数字音频信号的传输，而后经过有线电视通道分配数字音频信号供用户接收。美国专利申请07/618，744（申请日、1990年11月27日）中描述了这种系统，如其中所述，来自多个C-D唱盘播放机的数字音频信号经卫星传输网发送出去，再经有线电视分配系统发送，供专用用户家中的音乐终端接收，这样的系统为用户提供高质量的数字音频信号，而没有普通AM和FM音频信号传输系统中普通存在的中断或噪声。

然而，在某些情况下，如卫星传输中断，就需要对数字音频输出进行静噪，以便防止收到的音频信号能听出来的劣化。在检测到比纠错电路能纠正的差错更多差错的某些情况下，虽然在这种系统中提供了检错和纠错系统来纠正或掩盖不太严重的差错以使听众听不出数据差错，但在这种条件下仍然需要在信号音质恢复到允许的水平之前静除数字音频输出的噪声。因为并不是全部数据传输差错都引起同样程度的可听出的收到的数字音频信号的劣化，所以，还需要区别出不同类型的传输差错，以便在听众更能听到的差错被检测到时可以很快对数字音频输出静除噪声。本发明就设计得能满足这些需要。

本发明提供一种差错静噪系统以解决上述的现有技术存在的问题，这种系统可以与标准检错纠错一起用于数字音频、视频，语言或其他类型的数字信号传输系统。本发明把多种门限差错静噪电路连接到数字信号接收机中，它可以在收到的数字信号有大量的接收机纠错电路不能纠错的数据差错时对预见的差错静噪或把系统关闭。虽然本发明在这里是按照优选的实施例来描述的，按照该实施例，本发明的电路连接在数字音频接收机中，但是本领域普通技术人员可以理解，本发明也可以被用于与任何数字传输格式，这种传输格式是检测传输差错并根据差错计数进行纠错和/或掩盖差错。对本领域普通技术人员来说由下面对本发明的详细说明将更清楚地理解本发明的其他优越的用途。

按照本发明优选实施例的数据传输系统有一个用来检测并纠正各种不同类型传输差错并具有可编程误差灵敏度的纠错系统，按照本发明的这样一个纠错系统由产生第一值的装置、产生第二值的装置和连续相加第一和第二值的加法器组成。其中第一值代表传输系统不同类型的传输差错，较大的值被指定为较严重的传输差错，第二值与第一值互补。而按正比于最大可容许传输误码度的可编程速率产生。当第一值和第二值之和超过第一预定门限值时，在两者之和降到低于第二预定门限值之前数据传输系统都不能输出。按照优选实施例，第二预定门限值小于第一预定门限值而且可以是零。

按照本发明的一个优选实施例，加法器由一个上/下计数器构成，该计数器有一个接收第一值的增量输入端和一个接收第二值的减量输入端。该上/下计数器最好不把增加量超过大于或等于第一预定门限值的上限，也不要让减少量低于第二预定门限值，这样，该系统就能更迅速地截止/启动。另一方面，产生第一值的装置最好由用于纠正检出的该数据传输系统的数据传输差错的数据差错检测电路组成。

另外，产生第二值的装置最好包括一个相应于固定速度脉冲串F的分频器和一个用于存储分频因数i的可编程寄存器。那么，分频器由用分频因数i分频脉冲串F而产生可编程速率。然而，按照本发明的优选实施例，产生第二值的装置包括以可编程产生第二值的改变可编程速率的装置，在数据传输系统的输出不可能时，在本实施例中这是借助附加一个另外的可编程寄存器和一个开关来实现的，该可编程寄存器用来存储分频因数值K，而该开关是用来在输出不可能时把分频因数值K加到分频器。换言之，分频因数值K在数据传输系统的输出不可能时被分成为脉冲串F，这就改变了最后的可编程速率，以便使第一和第二值的和按照与分频器用分频因数值i对脉冲串F分频时不同的可编程速率来达到第二预定门限值。

按照优选实施例，加法器还包括一个用来存储第一预定门限值的差错极限寄存器和一个比较器，该比较器用来把上/下计数器的和输出与来自差错极限寄存器的第一预定门限值进行比较，并在上/下计数器的和输出超过第一预定门限值时输出一个截止信号。另外，该数据传输系统最好在各个同步的数据帧发送数据以便于由帧同步检测器进行检测，该帧同步检测器确定由数据传输系统发送的数据是否帧同步，并且在数据传输系统所发送的数据已经失去帧同步期间切断上/下计数器的减量输入。在失去帧同步时由于终端不接收数据，增量输入也被有效地截止掉。结果，在恢复帧同步之前上/下计数器一直被有效地截止。

如上所述，本发明的检错和纠错系统最好应用于数字音频传输系统。按照这种安排，数字音频传输系统包括一个音频发射机和多个音频接收机，而且每个接收机都包括静噪系统，一旦在接收到的音频信号中检测出差错，该静噪系统就按照可编程差错灵敏度对系统的音频输出进行静噪处理。按照本发明的这种静噪系统，最好由产生第一值的装置、产生第二值的装置和把第一、第二值连续相加的加法器组成，其中第一值代表数字音频传输系统不同类型的传输差错，较大的值被定为收到的音频信号中较严重的差错，第二值与第一值互补，而在可编程按正比于最大可容许的数据传输误码率产生，当第一值和第二值之和超过第一预定门限值时，在第一和第二值之和降到低于第二预定门限值之前对音频接收机的输出进行静噪处理。

本发明的范围还包括根据单位时间内收到的数据传输的差错数目有选择地使数据传输系统截止的方法，根据本发明的这种方法最好包括如下步骤：

产生对应于数据传输系统的不同类型数据传输差错的第一值，较大的值被指定为较严重的数据传输差错。

按程控速率产生互补于第一值和第二值，该可编程速率正比于单位时间内数据传输中收到的差错的可容许的最大数值;和

把第一值和第二值连续相加，并在第一值和第二值之和超过第一预定门限值时中断数据传输系统的输出，直到第一值和第一值之和降到低于第二预定门限值为止。

这种方法最好还包括改变可编程速率的步骤，在数据传输系统的输出被中断时按照该可编程速率产生所述的第二值。当然本发明的这种方法也可以用于数字音频数据传输系统的数字音频接收机，以便根据单位时间内收到的数字音频数据传输的差错数来抑制接收机的输出信号的噪声。

对本领域的普通技术人员来说通过下面结合附图的描述将对本发明上述和其他特点和优点更容易理解。

图1是实施本发明的数据传输系统的方框图。

图2是图1中说明的终端108的优选实施例的方框图。

图3是图2的终端108的数据恢复电路210优选实施例的流程图。

图4是图2的终端108的差错静噪控制电路222的第一实施例。

图5是图2的终端108的差错静噪控制电路222的第二实施例。

现在参照图1-5来描述按照本发明现有的优选实施例而具有上述有益的特征的系统，本领域普通技术人员将能理解这里所给出的描述仅是示例并不限制本发明的范围。例如，虽然本发明将结合数字音频信号的传输描述的，但本领域的普通技术人员可以理解本发明的技术也可用于任何数据传输系统，这种系统的接收机检测传输差错并根据差错计数掩没差错。例如：对本发明来说C-D唱盘放音机、磁带录像机、数字电视接收机、语言传输系统或其他组合式通讯系统都是明显的外围设备，然而，那些本领域的普通技术人员会知道许多其他系统也都能具体体现本发明。

如上所述，本发明的优选实施例是为用于美国专利申请07/618744（1990年11月27日申请）中所述的数字音乐接收机终端而设计的，该专利申请受让于本发明的同一受让人。这种数字音乐终端最好具备内装的差错纠正、检测和掩没装置，以便在低的数据差错条件之下内装的纠错机构可以纠正数字音频数据传输期间产生的任何差错。然而，随着收到的数据中差错数目的增长，纠错机构不再能纠正全部差错，但这些差错仍能检测出来，最后采用掩没机构就使收到的数据差错的显见性达到最小。例如：把收到的数据进行内插处理以力求在数据传输的各个点之间漏失的数据掩没掉，如果这种差错掩没按低的频度取位的话，差错掩没就不明显，然而随着差错数的增加使得这种掩没越来越频繁，而且若他们变得太频繁的话，就会使声音产生明显的失真，另外，在差错严重的条件下，在检错器中掩没了某些差错，并且不经检测就通过了，这也引起可听出来的信号的劣化。相应地，检错器最好在输出信号的失真变得明显之前就对数字音频接收机的输出信号进行静噪处理;然而，由于一般都认为偶尔出现的听的失真要比完全被静噪的输出更少注意到，所以不会对音频输出静噪处理进行得太快。

为了解决这些问题，本发明人已经开发了可以用于像上述的数字音乐终端那种系统中的差错静噪系统。按照本发明的差错静噪系统通常可以描述为一个具有迟滞性的泄漏积分器的数字等效装置，换句话说，按照本发明的优选实施例，把一个预定的值（取决于检测的差错的性质）加到差错计数器的累加器上，以此来监测收到的信号的质量，差错计数器的累加器还由另外一个预定的值按照可编程时间间隔递减，这样，只有按大于递减速率的速率接收差错时才建立存储在该累加器的数值。差错门限本身是可编程的，所以如果超过差错门限值，输出的信号就被静噪，一旦进行静噪处理，就一直进行到差错计数器的累加器递减到一个较低的门限值为止，如零值。

按照本发明的差错计数器对不同类型的差错给出不同的加权值，例如：可纠正的差错给一个低的加权值，而不可纠的差错则给一个较大的加权值，并且把一个较大的值加在差错计数上，这就使得该差错计数在明显影响音质的差错出现的情况下很快达到静噪水平。如上所述，抵消差错计数器中检测误差作用的是一个恒速率减幅器，实际上每接收到N帧数字音频数据之后，差错计数器的流通数值就被减去。一旦差错计数器远远地减到低门限值（零），输出信号就不能被静噪。结果，按照本发明，在允许音频输出不被静噪之前可以要求一个指定的最小好坏帧比值。如以下按照图4和图5所要描述的那样，为了确定数据差错率和分频因数i和K值，接收帧的大小和速率是重要的。

使用对不同类型差错的不同加权值并使差错计数器恒速递减就能防止由于电缆分配系统的偶然差错而对输出静噪，然而，如果该差错的性质可能引起音质变得不能容许的话，还要保持快速静噪功能。另一方面，要求在不静噪之前把差错计数进到零就可以避免间歇式的静噪作用，这样输出信号静噪处理一直到信号质量恢复到可容许的水平为止。

现在结合附图1-5详细描述本发明。

图1是实施本发明的数据传输系统的方框图，如图所示，按照本发明的数据传输系统，最好包括一个产生与来自系统和理管器102的指令相复合的广播数据的信号发生器100，系统管理器102提供在数字多路调制器104与广播数据复合的用户控制指令，然后，把这个复合的数字数据信号经由发送、接收系统106发送出去，再在多个接收机终端108接收收到的解调后信号。在前述的美国专利申请07/618，744中描述了这种数据传输系统的一个优选实施例，如其中所述，信号发生器100可以由多个C-D唱盘放音机组成，它们产生带有其名称、跟踪和作者信息的被发送的输出音频信号，这些信号经由卫星传输系统和电缆分配系统传送到连接在电缆分配系统的接收机终端的多个数字音频音乐终端。如那件美国申请中所述，被发送的数字音频信号最好按照美国专利4，922，537中由描述的压缩数据格式来发送，在此把该专利的内容引证为参考。

图2是图1的系统中的终端108的一个优选实施例，如图所示，每个终端108接收由电缆或其他传输媒介的传送的数字信号，并在解调器200解调，然后，解调器200的输出信号输入到解调器维持电路202，该电路由逻辑电路构成，如接收到的信号的解调中所要求的双稳态多谐振荡器等，来自解调维持电路202的解调的信号再输入到帧同步器204，确定各个帧是确相互同步。由帧同步器204输出的信号输入到解码电路206，在这里按照公知的信号处理技术对收到的数字数据信号解码，经解码的信号再输入到信号分离器208，按照前述的优选实施例把数字数据串分离成为多个数字音频信号的立体声信号对信号分离器208的输出信号输入到数据恢复电路210，它可以把前述的名称、跟踪和作者信息从传输的数字音频信号中分离出来，如前述美国申请07/618，744所述。数据恢复电路210也可以对传输的数字数据进行解码和分离，如前述美国专利US4，922，537所描述的那样。数据恢复电路210的输出信号输入到输出格式形成器212，使数字数据符合格式，以便进行后面的信号处理和显示。

最好有一个存储数据比特的存储器214，以便维持分别由解码电路206，信号分离器208和数据恢复电路210产生的信号分离、解码和译码功能，这个存储器最好是永久型的存储器，如EEPROM或EEROM存储器或也可以是由电池216来维持的易失型RAM存储器，最好用锂电池。使用电池216的目的是在电源中断时不致失掉存在存储器214中的数据。

图2中所说明的各部分之间的数据传输是由微处理器218来控制的，微处理器218相应于来自对时钟220的时钟信号，并可以为各方框之间接收信号的运行提供时钟信号，如美国专利申请07/618，744中所描述的，微处理器218还处理名称、跟踪和作者信息。最后，如结合图3-5将要详述的那样，为了提供差错静噪控制，按照本发明最好提供一个差错静噪控制电路222。

图3是数据恢复电路210的优选实施例，如图所示，数据恢复电路210由步骤300开始并在步骤302写入收到信号的下一个数据块，然后在步骤304确定收到的数据块是否已经知道数据传输差错，如果在这个数据块中未检测出差错，控制步序进到步骤306，在那里按照美国专利4，922，537中所述的技术把收到的数据扩展并解码，但是，如果在步骤304检测出现有的数据块有数据差错的话，数据恢复电路210就在步骤308确定检测到的差错是否可以校正，如果检测到的差错不能校正，用在有效数据块之间内插的方法在步骤310产生掩蔽（concealment）数据，然后在步骤312以相对较大的值（如，+3）累加于差错累加器（参照图4和5所述）以指示出现了严重差错，控制步骤再进行到306，在此步骤把数据扩展并解码。

然而，如果在步骤308确定检出的差错是可以校正的，那么在步骤314确定检出的差错是否是严重差错还是相对较小的差错，如果检出的差错相对较小的（单个比特）差错，那么在步骤316用一个Bose    Chandhuri    Hocquenghen（BCH）纠错器来纠正该差错，并且在步骤318用相对较小的值（如，+1）对累加器累加。然后，把收到的数据的步骤306扩展并解码。另一方面，如果在步骤314确定检测的数据包含有相对较严重的差错（2-3比特），虽然这种差错是可以被校正的，但是这种差错要在步骤320用一个Hammiag解码器、一个BCH纠错器或其他本领域熟知技术的纠错/解码器来纠正，然后在步骤322用一个中间值（如+2）加在差错累加器上，并把收到的数据在步骤306扩展并解码，然而那些本领域的普通技术人员会理解别的检错方法如循环冗余码（CRC）校检或奇偶校检都可以用作本发明代换的或附助的检错机构。

本领域的普通技术人员也会明白这些检错纠错技术可以用来和其他公知技术相结合，例如：除数字音频数据以外的系列数据串中的数据（如名称、跟踪和作者信息）可以带有或不带有附加纠错的CRC校验器来保护，由CRC检出的差错根据需要对差错累加器可以产生也可以不产生增量值。

在步骤306收到的数据块已经被扩展并解码之后，在步骤324校验临界数据的完整性，例如，若美国专利US4，922，537中所述的技术对数据进行编码，那么临界数据就是

位补偿值或来自数据各个取样平均值的数据的“K因子”或用来表示压缩数据的指数数据。然后，在步骤326确定临界数据是否包含奇偶校验差错，如果有，在步骤328产生掩蔽数据，并在步骤330给差错累加器增加相对较大的增量值（如+3），以表示这个奇偶校验差错。如果未检出这种差错，控制步骤直接进到步骤332，在该步骤被处理后的数据输出到数据格式形成器332以便进一步进行处理。然后，控制步骤返回到步骤302，在此写入下一个数据块。

按照本发明，要求当收到的数字音频数据中比特差错率达到某水平时对音频输出进行静噪处理，在这个水平下终端108中的纠错和差错掩蔽就不再对听众隐瞒。为止，按照本发明优选实施例的终端108包括差错静噪控制器222，差错静噪控制器222最好在检测到高差错率或者失去帧同步时都对数字音频数据进行静噪处理。换言之，数字音频输出全部被置为等于零，而且把适当的状态比特置为表示输出已经被静噪。

图4表示按照本发明的优选实施例的差错静噪控制器222的第一实施例。如图所示，脉冲发生器400，402和404根据在数据传送中检测到的差错是较轻微的差错（一个脉冲）还是较严重但又可以纠正的差错（2个脉冲）还是不可能被纠正的严重差错（3个脉冲）分别产生送到上/下差错计数器406的1个、2个或3个脉冲。当然，可以把不同的加权值加在任何不同种类的差错上，而且可以要求那些差错的严重程度产生不同数目的脉冲，那么，脉冲发生器400，402和404根据收到差错的严重程度而使差错计数器406递加。

上/下差错计数器406还在减量输入端按照可编程误码率来接收脉冲，以便按照予定的间隔减小差错计数，按照此种方式，上/下差错计数器406可以对应于收到信号的差错率，在优选实施例中，把一个预定的值i输入到可编程减量寄存器408，从而导出加在上/下差错计数器406的递减量输入端的可编程差错率，并且在分频器电路410把这个值i分成为具有每帧j个脉冲的固定脉冲速率的信号F，可编程递减量i最好由微处理器218提供，而固定速率脉冲信号F最好由帧同步电路204提供并与接收的数据速率有关。然而，那些本领域的普通技术人员将会明白所有这些值都可以由微处理器218提供，或直接由终端108的制造商提供。

能输入到上/下差错计数器406的递减量也可以做得对应于来自帧同步电路204的信号，特别是当收到来自帧同步电路204的帧同步信号失落时，上/上差错计数器406的递减量输入端最好禁止，直到帧同步恢复的时间为止。因为在失去帧同步时终端108收不到数据，所以增量输入端也被有效地禁止，结果，在帧同步恢复之前上下差错计数器一直有效地被禁止，然而，那些本领域的技术人员可以在这些条件下决定完全把上/下差错计数器406禁止，这样，差错计数就可以维持到刚刚超前于失掉帧同步的时间。

按照本发明的另外的优越的特点，可编程差错极限值可以由微处理器218提供，并存储于差错极限寄存器412。这个差舛极限值LIM最好代表在上/下差错计数器406的减量输入端指定的时间周期内的可容许差错数。例如，极限值LIM可以是256，而减量输入到上/下差错计数器406大约为每10MS一次。按照这个例子，差错计数每10MS减1，而且当差错计数达到250时，输出信号被静噪。上/下差错计数器406的输出在比较器414与LIM比较，如果上/下差错计数器406的差错数（累加器和的输出）大于或等于LIM，静噪信号就被发送到输出格式形成器212。另一方面，如果上/下差错计数器406的输出等于零或某个另外的预定较低的门限值，若输出信号正在静噪，就可以把非静噪信号发送到输出格式形成器212。因此，比较器414连续地把差错计数与两个门限值相比较，在达到较高的门限值时，输出格式形成器212的输出信号被静噪，而达到较低的门限值时则不静噪。比较器414的输出最好存储在状态寄存器416中，以便由微处理器218读取来确定静噪运行的状态。上/下差错计数器最好还有一个计数上限。如256，计数不能超过这个上限（也就是不溢出），这样，在已经恢复正常数据传输之后，就能使上/下差错计数器406很快地把计数降到它的低门限值。

图5表示本发明的另外一个实施例，按照该实施例，当输出信号被静噪时，可编程减量输入是变化的。例如：把一个较小的分频因数值K分成脉冲序列F，以较大的速率把脉冲加到上/下差错计数器406的减量输入端，这样，在输出格式形成器212的输出信号被静噪时就迫使差错计数以较高的速率返回到低限值。换句话说，当比较器414输出静噪信号时，开关502从接收可编程减量寄存器408的输出i转换到接收可编程减量寄存器500的输出K。这个K值在分频器410被分成固定速度的脉冲信号F，并把得到的脉冲序列加到上/下差错计数器406的减量输入端。当然，K值可能大于i，那么脉冲就以较小的频度加到上/下差错计数器406的减量输入端。这个减量速率最好由系统设计要求来确定，所以就可由终端108的制造商来选定。

本发明的差错率静噪技术最好用一个上/下差错计数器406、存储在差错极限寄存器412中的LIM值以及存储在差错减量寄存器中的差错减量值（i或K）来控制。差错率静噪也可以由特殊传输系统的差错增量安排表来控制，用这个表，不同类型的差错给以增加的加权值，以使在检测到较严重的差错时上/下差错计数器406中的差错计数（累加器值）以较快的速率增加，在优选实施例中，上/下差错计数器406包含一个8比特差错计数器，在发生各种差错情况时该计数器按照下表以1个脉冲、2个脉冲或3个脉冲的增量增加。

差错安排表：

可纠正的单个比特BCH差错    +1

可纠正的2或3比特BCH差错    +2

不可纠正的BCH差错    +3

K因数或指数差错    +3

CRC或次要的数据差错    +1

对收到的每个“i”或“K”数据块来说上/下差错计数器406以每次-1的增量递减，其中收到的数据块是像美国专利US4，922，537中所述的那样的数据块。例如：对一个选定的音频台来说，每收到225比特（“K”）数据块，上/下差错计数器406可以递减一次，其中“K”是差错减量值，这种数据块不一定必须是连续的。

只要上/下差错计数器406的计数等于或超过差错极限寄存器值LIM，输出格式形成器212的输出就被静噪，并且把“超出差错门限”比特置入状态寄存器416，如果能中断的话，这就会把中断发到微处理器218。这个静噪条件必须由微处理器218保留而不能被清除掉，一直到上/下差错计数器406的计数减到第二和下限值为止，在优选实施例中这个值是零。当上/下差错计数器406达到这个值时，“超出差错门限”比特就从状态寄存器416中清掉，如果能中断的话，可以再次发送一个中断信号到微处理器218。

按照优选实施例，上/下差错计数器406没有溢出或下溢，因此，上/下差错计数器406保持在最大（增大）计数状态和零（减少）计数状态。这就使得一旦恢复了正常的数据传输，正常的静噪和不静噪运行很快地恢复。

按照优选实施例，在失去帧同步的情况下，设置静噪比特，并且状态寄存器416中的“已获得帧同步”比特被清掉。这将在微处理器218中产生中断，如果这种中断是可能的话。直到帧同步电路204显示已经再次获得帧同步之前微处理器218都必须维持静噪状态而不能被清掉。一旦恢复了帧同步，就把“已获得帧同步”比特置入状态寄存器416中，它可以再产生中断指令到微处理器218，如果这种中断是不可能的话。

按照本发明的帧同步失调和差错计数静噪都可以是独立的状态。这就是说，当失掉帧同步时，上/下差错计数器406中的任何计数都被保持。然而，如果失示帧同步时上/下差错计数器406是“超出差错门限”的状态，那么，在上/下差错计数器406递减到下限值（零）之前，不必清掉静噪比特。

总之，本发明提供了各种门限值，当检测出不同严重程度的差错时，用来对数字音频输出静噪或禁止接收机输出。本发明的作用就像一个用差错计数器而带有滞后泄漏积分器，该差错计数器带有可编程门限值和可以调整的速率增减的差错计数，所说的可调整的速率是根据可编程的可接受的差错率来调整的。因此，本发明防止了断续静噪和仅在差错率高到不能容许的程度或丧失帧同步才静噪或禁止输出的功能。

虽然上面对发明的实施例以举例的方式作了详细的说明，但是那些本领域普通技术人员可以明白在不背离本发明的新颖技术和优点的情况下，可以按照列举的实施例作出许多其他的改型，例如：本发明的技术可以和普通技术一起应用，如改换信道时静噪信号的淡出淡入以及听众控制下的输出静噪技术，相应地，所有这些改型都包括在由如下的权利要求限定的本发明的范围之内。

Claims (42)

1、一种数据传输系统，具有可编程差错灵敏度的纠错系统，由以下部分组成：

产生代表所述数据传输系统的不同类型数据传输差错的第一值的装置，较大的值被指定为较严重的数据传输差错；

以可编程速率产生与所述第一值互补的产生第二值的装置，所述的可编程速率正比于最大可容许的数据传输差错率；和

连续累加第一值和第二值的加法装置，并且当第一值和第二值之和超过第一预定门限值时，禁止所说的数据传输系统的输出，直到第一值和第二值之和降到第二预定门限值以下为止。

2、根据权利要求1的系统，其特征是所说的产生第二值的装置包括改变所述可编程速率的装置，在所述数据传输系统的输出被禁止时，按照该可编程速率产生所述的第二值。

3、根据权利要求1的系统，其特征是所说的加法装置包括一个上/下计数器，该计数器具有接收第一值的增量输入端和接收第二值以减量输入端。

4、根据权利要求3的系统，其特征是所述上/下计数器在预定的上限值以上不增加计数，该上限值至少和所述的第一门限值一样大，而所述的上/下计数器低于第二预定门限值时就不再减数。

5、根据权利要求3的系统，其特征在所说的产生第二值的装置包括相应于固定速率脉冲串F的分频器和存储分频因数值i的可编程寄存器，所说的分频器用所述的分频因数i对脉冲串F进行分频来产生所述的可编程速率。

6、根据权利要求5的系统，其特征是所述的产生第二值的装置还包括一个存储分频因数K的可编程寄存器和一个把所述分频因数K加到分频器的开关，在数据传输系统的输出被禁止时，由因数K对脉冲串F分频，以此改变最后的可编程速度，这样就使第一和第二值之和以不同于用分频因数i对脉冲串F分频时的速度达到所述的第二预定门限值。

7、根据权利要求1的系统，其特征是所述的产生第一值的装置包括分别的数据差错检测电路，用以纠正检测到的所述数据传输系统的数据传输差错。

8、根据权利要求5的系统，其特征是所说的加法器还包括一个存储所述第一预定门限值的差错极限寄存器和一个比较器，比较器用来把所说的上/下计数器的和输出与来自所说的差错极限寄存器的第一预定门限值相比较，并且在所说的上/下计数器的和输出超过第一预定门限值时，输出一个禁止信号。

9、根据权利要求8的系统，其特征是所说的数据传输系统按各个同步数据帧传输数据，所说的差错检测系统还包括一个帧同步控制器，用来检测由所主的数据传输系统传输的数据是否帧同步，在所说的数据传输系统传输的数据丧失帧同步期间，所说的帧同步检测器禁止所说的减量输入。

10、根据权利要求1的系统，其特征是所述的第二预定门限值小于所说的第一预定门限值。

11、根据权利要求10的系统，其特征是所说的第二预定门限值是零。

12、一种数字音频数据传输系统包括一个音频发射机和多个音频接收机，每个音频接收机有一个静噪系统，当检测到接收到的音频信号中的差错时，静噪系统按照可编程差错灵敏度对接收机的音频输出静噪，所说的静噪系统由下述装置组成：

产生代表所说音频数据传输系统的不同类型数据传输差错的第一值的装置，较大的值被指定为收到的音频信号的较严重的差错;

以可编程速率产生与第一值互补的第二值的装置，所说的可编程速率正比于最大可容许的数据传输差错;和

连续累加所说的第一值和第二值的加法装置，当第一、第二值之和超过第一预定门限值时，对所说的音频接收机的输出进行静噪处理，直到第一、第二值之和降到第二预定门限值以下为止。

13、根据权利要求12的系统，其特征是所说的产生第二值的装置包括改变所说的可编程速率的装置，当所说的音频接收机的输出被静噪时按该可编程速率产生第二值。

14、根据权利要求12的系统，其特征是所说的加法装置由上/下计数器构成，该计数器有一个接收第一值的增量输入端和一个接收第二值的减量输入端。

15、根据权利要求14的系统，其特征是所说的上/下计数器在高于预定的上限值时不进行递加计数，而低于所说的第二预定门限值时不进行减量计数，所说的预定的上限至少与所说的第一预定门限值一样大。

16、根据权利要求14的系统，其特征是所说的产生第二值的装置包括一个相应于一个固定速率脉冲串F的分频器和一个存储分频因数i的可编程寄存器，所说的分频器用分频因数i把所说的脉冲串F分频而产生所说的可编程速率。

17、根据权利要求16的系统，其特征是所说的第二值产生装置还包括一个用来存储分频在数值K的附加可编程寄存器和一个把分频因数K加到分频器的开关，在所说的音频接收机的输出被静噪时，由因数K对脉冲串F分频，以此改变最后得到的可编程速度，这样就使第一和第二值之和以不同于用分频因数i对脉冲串F分频时的速率达到所述的第二预定门限值。

18、根据权利要求12的系统，其特征是所述产生第一值的装置包括分别的数据差错检测电路，用来纠正所述收到的数字音频数据中检测到的差错。

19、根据权利要求16的系统，其特征是所说的加法器还包括一个用来存储第一预定门限值的差错极限寄存器和一个比较器，比较器用来把所说的上/下计数器之和输出与来自所说的差错极限寄存器的第一限定门限值相比较，并且在所说的上/下计数器的输出超过第一预定门限值时输出一个静噪信号。

20、根据权利要求19的系统，其特征是所说的音频发射机按照分别的同步数据帧发送所说的音频数据，所说的静噪系统还包括一个帧同步检测器，用以检测由音频发射机发送的音频数据是否是帧同步，在所述音频接收机收到的数据已经失去帧同步的期间内，所述的帧同步检测器禁止所说的减量输入。

21、根据权利要求12的系统，其特征是所说的第二预定门限值至少比所说的第一限定门限值小。

22、根据权利要求21的系统，其特征是所说的第二预定门限值是零。

23、一种根据单位时间内数据传输收到的差错数有选择地禁止数据传输系统的方法，包括步骤：

产生代表所说数据传输系统中不同类型数据传输差错的第一值，较大的值指定为较严重的数据传输差错;

按可编程速率产生补充第一值的第二值，该可编程速率正比于每单位数据传输时间内最大可容许的接收到的差错数;和

连续累加所说的第一值和第二值，并且当第一值和第二值之和超过第一预定门限值时，就禁止所说的数据传输系统的输出，一直到所说第一值和第二值之和降到低于第二预定的门限值为止。

24、根据权利要求23的方法，其特征是还包括改变所说的可编程速度的步骤，在所说的数据传输系统的输出被禁止时，以该可编程序速率产生第二值。

25、根据权利要求23的方法，其特征是所说的累加步骤包括用第一值增加上/下计数器计数的步骤和用第二值减少上/下计数器的步骤。

26、根据权利要求25的方法，其特征是还包括防止所说的上/下计数器增加计数超过预定上限值以及减到低于所说第二门限值的步骤，所说的预定的上限值至少和所说的第一预定门限值一样大。

27、根据权利要求25的方法，其特征是所说的产生第二值的步骤包括用分频因数值i对固定速率脉冲串F进行分频的步骤，以建立所说的可编程速率。

28、根据权利要求27的方法，其特征是，所说的产生第二值的步骤还包括在所述的数据传输系统的输出被禁止时用分频因数K对所说的固定速度脉冲串F进行分频的步骤，所说的分频因数值K具有不同于分频因数i的值，这样，就使第一值与第二值之和以不同于用分频因数i对脉冲串F进行分频时的速率达到所说的第二预定的门限值。

29、根据权利要求27的方法，其特征是所说的累加步骤包括把上/下计数器的和输出同第一预定门限值相比较的步骤，以及在所说的上/下计数器的和输出超过所说的第一预定门限值时输出禁止信号的步骤。

30、根据权利要求29的方法，其特征是所说的数据传输系统按分别的同步数据帧发送数据，还包括检测所说的由数据传输系统发送的数据是否帧同步并且在所述数据传输系统的数据已经失去帧同步期间禁止对所说的上/下计数器的减量输入的步骤。

31、根据权利要求23的方法，其特征是还包括按小于第一预定门限值设定所说的第二预定门限值的步骤。

32、根据权利要求31的方法，其特征是还包括所所说的第二预定门限值设定为零的步骤，而第一预定门限值基本上大于零。

33、根据每单位数据传输时间内收到的差错数有选择地对数字音频传输系统的数字音频接收机的输出进行静噪的方法，包括如下步骤：

产生代表所说的数字音频数据传输系统的不同类型数据传输差错的第一值，较大的值被指定为收到的音频信号中较严重的差错;

以正比于最大可容许的数据传输差错率的可编程速率产生补充第一值的第二值：以及

连续累加所说的第一值和第二值，并且当所说的第一值与第二值之和超过第一预定门限值时对所说的音频接收机的输出进行静噪处理，直到所说的第一值和第二值之和降到第二预定门限值为止。

34、根据权利要求33的方法，其特征是还包括改变所说的可编程速率的步骤，当所说的音频接收机的输出被静噪时，以该速率产生所述的第二值。

35、根据权利要求33的方法，其特征是累加步骤包括用所说的第一值使上/下计数器增量递加和用所说的第二值使上/下计数器减量递减的步骤。

36、根据权利要求35的方法，其特征是还包括防止所说的上/下计数器的增加计数超过预定上限的步骤和防止所述上/下计数器递减计数低于所说的第二门限值的步骤，所说的预定上限至少和所说的第一预定门限值一样大。

37、根据权利要求35的方法，其特征是产生所说的第二值的步骤包括用分频因数值i对固定速率脉冲串F分频以便建立所说的可编程速率的步骤。

38、根据权利要求37的方法，其特征是产生所述第二值步骤还包括在所说的音频接收机的输出被静噪时分频因数值K对所说的固定速率脉冲串F分频的步骤，所说的分频因数K的值与分频因数值i不同，这样，当所述的音频接收机被静噪时最后的可编程速率被改变了，并且第一和第二值之和以与用分频因数i对脉冲串F分频时的速率不同的速率达到所说的第二预定门限值。

39、根据权利要求37的方法，其特征是所说的累加步骤包括把所说的上/下计数器的和输出与所说的第一预定门限值比较的步骤和在所说的上/下计数器的和输出超过所说的第一预定门限值时输出一个静噪信号的步骤。

40、根据权利要求39的方法，其特征是所说的数字音频传输系统按照分别的同步数据帧发送音频数据，还包括检测收到的数字音频数据是否帧同步的步骤以及所收到的数字音频数据已经失去帧同步期间内禁止所说的上/下计数器的递减输入的步骤。

41、根据权利要求33的方法，其特征是还包括把所说的第二预定门限值置定于小于所说的第一预定门限值的步骤。

42、根据权利要求41的方法，其特征是还包括把第二预定门限值置定为零而把所说的第一预定门限值置定为基本上大于零的值。