CN108093556B - 布线基板及其制造方法 - Google Patents

布线基板及其制造方法 Download PDF

Info

Publication number
CN108093556B
CN108093556B CN201711156499.5A CN201711156499A CN108093556B CN 108093556 B CN108093556 B CN 108093556B CN 201711156499 A CN201711156499 A CN 201711156499A CN 108093556 B CN108093556 B CN 108093556B
Authority
CN
China
Prior art keywords
substrate
counter electrode
conductive circuit
wiring
wiring substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711156499.5A
Other languages
English (en)
Other versions
CN108093556A (zh
Inventor
梶原一辉
椋桥直树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Publication of CN108093556A publication Critical patent/CN108093556A/zh
Application granted granted Critical
Publication of CN108093556B publication Critical patent/CN108093556B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/024—Dielectric details, e.g. changing the dielectric material around a transmission line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0243—Printed circuits associated with mounted high frequency components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0277—Bendability or stretchability details
    • H05K1/028—Bending or folding regions of flexible printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/462—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4638—Aligning and fixing the circuit boards before lamination; Detecting or measuring the misalignment after lamination; Aligning external circuit patterns or via connections relative to internal circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0116—Porous, e.g. foam
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09063—Holes or slots in insulating substrate not used for electrical connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/166—Alignment or registration; Control of registration

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Ceramic Engineering (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

本发明提供一种布线基板及其制造方法，该布线基板与以往相比能够降低一对对置电极之间的介电常数。在本发明的布线基板(50)所具有的导电电路层(22)、(42)设有相互对置的第1对置电极(17)和第2对置电极(48)。并且，在第1对置电极(17)与第2对置电极(48)之间具备空洞部(37)。另外，布线基板(50)被分割成包含第1对置电极(17)的第1基板(10)与包含第2对置电极(48)的第2基板(40)这两部分，并且，该第1基板(10)和第2基板(40)被焊料(38)所固定。

Description

布线基板及其制造方法
技术领域
本发明涉及一种布线基板及其制造方法，该布线基板具备隔着绝缘层层叠的两个以上的导电电路层，在该两个以上的导电电路层中包含的第1导电电路层和第2导电电路层设有相互对置的第1对置电极和第2对置电极。
背景技术
以往，作为这种布线基板，已知使被一对对置电极所夹持的绝缘部件为多孔质结构，以实现介电常数的降低(例如，参见专利文献1)。
现有技术文献
专利文献
专利文献1：日本特开2007-88409号公报([0014]段、图3)
发明内容
发明所要解决的课题
但是，希望比起上述现有的布线基板进一步降低一对对置电极之间的介电常数。
本发明是鉴于上述情况而进行的，其目的在于提供一种与以往相比能够降低一对对置电极之间的介电常数的布线基板。
用于解决课题的手段
本发明的布线基板具备隔着绝缘层层叠的两个以上的导电电路层，在该两个以上的导电电路层中包含的第1导电电路层和第2导电电路层设有相互对置的第1对置电极和第2对置电极，在该布线基板中具备：空洞部，其位于所述第1对置电极与第2对置电极之间；分割面，其与所述空洞部交叉，将所述布线基板分割成包含所述第1导电电路层的第1基板与包含所述第2导电电路层的第2基板这两部分；和基板固定部，其将所述第1基板与所述第2基板固定为重叠的状态。
本发明的布线基板的制造方法中，该布线基板具备隔着绝缘层层叠的两个以上的导电电路层，在该两个以上的导电电路层中包含的第1导电电路层和第2导电电路层设有相互对置的第1对置电极和第2对置电极，该布线基板的制造方法中进行下述操作：在所述第1对置电极与第2对置电极之间设置空洞部；分别形成第1基板和第2基板，所述第1基板在与所述空洞部交叉的分割面的一侧，包含所述第1导电电路层；所述第2基板在所述分割面的另一侧，包含所述第2导电电路层；以及，将所述第1基板和所述第2基板叠置并进行固定。
附图说明
图1是本发明的第1实施方式的布线基板的分解立体图。
图2是该布线基板的侧截面图。
图3是示出第1基板的制造工序的侧截面图。
图4是示出第1基板的制造工序的侧截面图。
图5是示出第1基板的制造工序的侧截面图。
图6是示出第1基板的制造工序的侧截面图。
图7是示出第1基板的制造工序的侧截面图。
图8是示出第2基板的制造工序的侧截面图。
图9是第1基板和第2基板的侧截面图。
图10是示出第1对置电极和第2对置电极的使用例的电路图。
图11是第2实施方式的布线基板的侧截面图。
图12是第3实施方式的布线基板的侧截面图。
图13是该布线基板的分解立体图。
图14是第3实施方式的布线基板的侧截面图。
图15是第3实施方式的布线基板的侧截面图。
图16是第4实施方式的布线基板的分解立体图。
图17是该布线基板的侧截面图。
图18是第5实施方式的布线基板的侧截面图。
图19是该布线基板的分解立体图。
图20是第6实施方式的布线基板的侧截面图。
图21是第7实施方式的布线基板的第1基板和第2基板的侧截面图。
图22是该布线基板的侧截面图。
图23是第8实施方式的布线基板的第1基板和第2基板的侧截面图。
图24是第9实施方式的布线基板的侧截面图。
具体实施方式
[第1实施方式]
下面，基于图1～10对本发明的第1实施方式进行说明。本实施方式的布线基板50是将图1所示的第1基板10和第2基板40叠置而成的。如图2所示，第1基板10具有：芯基板11；和层叠于芯基板11的表里两面的累积层20、20。另外，在芯基板11的表侧的面即F面11F与里侧的面即S面11S，分别层叠有导电电路层12。此外，在芯基板11形成有两个以上的导电用贯通孔14，具备将这些导电用贯通孔14的内周面用镀层覆盖而成的两个以上的通孔导体15。并且，利用通孔导体15将F面11F的导电电路层12与S面11S的导电电路层12连接。在通孔导体15内填充有包含树脂和无机填料的填充剂15J。
芯基板11的表里的两个累积层20、20均从芯基板11侧起依次将两个以上的层间绝缘层21和导电电路层22交替层叠而成，距离芯基板11最远的最外层为导电电路层22。另外，在第1基板10的表里的最外的导电电路层22、22上分别层叠有阻焊层25。
需要说明的是，芯基板11的厚度为50～300[μm]，各层间绝缘层21的厚度为10～80[μm]，第1基板10整体的板厚为500～1000[μm]。
在F面11F侧的累积层20形成有空洞用内腔16。空洞用内腔16例如从F面11F侧的累积层20的芯基板11侧将从第2个层间绝缘层21至阻焊层25以长方体状除去而成，如图1所示，在第1基板10的表侧的最外表面、即第1基板10的F面10F进行了开口。
需要说明的是，空洞用内腔16例如深度为80～120[μm]、纵横分别为1～10[mm]。
如图2所示，在F面11F侧的累积层20中从芯基板11侧起的第1个导电电路层22相当于本发明的“第1导电电路层”，具有本发明的第1对置电极17。如图1所示，第1对置电极17例如形成了比空洞用内腔16的平面形状大一圈的四边形。并且，如图2所示，第1对置电极17中除外缘部以外的整体覆盖了空洞用内腔16的整个底面。另外，第1对置电极17的外缘部被从芯基板11侧起的第2个层间绝缘层21所覆盖。需要说明的是，第1对置电极17也可以为覆盖空洞用内腔16的一部分底面的结构。
在各阻焊层25分别形成有两个以上的焊盘孔26A，由位于这些焊盘孔26A内的导电电路层22形成了焊盘26。另外，如图1所示，在第1基板10的F面10F，沿着其外缘部以直线状排列有两个以上的焊盘26，并且围绕着空洞用内腔16以框状排列有两个以上的焊盘26。
如图2所示，在各累积层20中具备贯通层间绝缘层21的两个以上的通路孔21H，在这些通路孔21H中填充镀层而形成了通路导体21D。另外，利用通路导体21D将导电电路层22、22彼此连接、以及将导电电路层12、22彼此连接。
在F面11F侧的累积层20中，例如从第1对置电极17延伸的延长部17A和芯基板11的F面11F上的导电电路层12的一部分被通路导体21D连接起来。另外，例如在离开空洞用内腔16的侧向位置，纵向地配置有两个以上的通路导体21D，包围空洞用内腔16的两个以上的焊盘26中的1个和芯基板11的F面11F上的导电电路层12的一部分被连接起来。
第2基板40在支撑基板41的里侧的面即S面41S具备导电电路层42，形成了S面41S和其相反侧的F面41F这两面被阻焊层43、43所覆盖的结构。另外，第2基板40形成了与第1基板10相同的平面形状(例如，四边形)，第1基板10的F面10F整体与第2基板40的S面40S整体被叠置起来。需要说明的是，第2基板40不具有上述S面41S的导电电路层42以外的导电电路层。另外，第2基板40整体的板厚例如为30～100[μm]，比上述芯基板11薄。
第2基板40的导电电路层42相当于本发明的“第2导电电路层”，具有与第1基板10的第1对置电极17相对置第2对置电极48。如图1所示，第2对置电极48的平面形状与第1对置电极17相同，例如为四边形。另外，在S面41S侧的阻焊层43形成有与第1基板10的空洞用内腔16具有相同平面形状的开口部47。另外，如图2所示，本发明的空洞部37包含空洞用内腔16和开口部47而形成，第1对置电极17和第2对置电极48隔着该空洞部37内的气体而对置。需要说明的是，开口部47也可以不是与空洞用内腔16相同的平面形状，第2对置电极48的与空洞用内腔16相对置的部分中的一部分可以被阻焊层43覆盖。另外，也可以不形成开口部47，而使第2对置电极48全部被阻焊层43覆盖。
在S面41S侧的阻焊层43形成有两个以上的锥形的焊盘孔46A，由位于这些焊盘孔46A内的导电电路层42形成了两个以上的焊盘46。另外，如图1所示，该两个以上的焊盘46配置于与第1基板10的F面10F的两个以上的焊盘26相对置的位置。即，两个以上的焊盘46沿着第2基板40的S面40S的外缘部排列，并且围绕着开口部47排列。进而，开口部47的周围的焊盘46中的1个由从第2对置电极48延伸的延长部48A构成。另外，如图2所示，在第2基板40的S面40S与第1基板10的F面10F之间具有间隙，以该状态将相互对置的焊盘26、46用焊料38(相当于本发明的“基板固定部”)进行了连接。
需要说明的是，本实施方式中，利用第1基板10的F面10F、或第2基板40的S面40S、或F面10F与S面40S之间的任意虚构的面，能够分割成第1基板10和第2基板40，因此这些F面40F、S面10S、F面10F和S面40S之间的任意虚构的面均相当于分割面39(参照图2)。另外，第1基板10的导电电路层12和导电电路层22与第2基板40的导电电路层42相当于本发明的“两个以上的导电电路层”，位于这些导电电路层彼此之间的芯基板11、层间绝缘层21和阻焊层25、43等相当于本发明的“绝缘层”。
关于布线基板50的结构的说明如上所述。接着，对布线基板50的制造方法进行说明。布线基板50中的第1基板10如下进行制造。
(1)如图3的(A)所示，作为芯基板11，准备在F面11F和S面11S的两面层压有未图示的铜箔的预浸料。需要说明的是，预浸料由环氧树脂或BT(双马来酰亚胺三嗪)树脂与玻璃布等增强材料构成。
(2)如图3的(B)所示，对芯基板11照射例如CO2激光，或挤压钻或刻纹机，形成导电用贯通孔14。
(3)进行非电解镀敷处理，在F面11F和S面11S的铜箔上以及导电用贯通孔14的内表面形成非电解镀膜(未图示)。
(4)如图3的(C)所示，在F面11F和S面11S的所述非电解镀膜上，形成特定图案的抗镀剂33。
(5)进行电解镀敷处理，导电用贯通孔14的内侧面被电解镀层覆盖而形成通孔导体15，同时，F面11F和S面11S的非电解镀膜(未图示)中的从抗镀剂33露出的部分被电解镀膜覆盖。另外，向通孔导体15内填充包含树脂和无机填料的填充剂15J，固化后对表面进行研磨。此外，反复进行非电解镀敷处理和电解镀敷处理，如图3的(D)所示，填充剂15J被电解镀膜所覆盖。
(6)如图4的(A)所示，将抗镀剂33剥离，并且将抗镀剂33的下方的非电解镀膜和铜箔除去，从而在F面11F上和S面11S上形成导电电路层12、12。这样，通过在(3)～(6)中所说明的半加成法而形成导电电路层12、12。另外，两导电电路层12、12被通孔导体15连接起来。
(7)如图4的(B)所示，在F面11F和S面11S的导电电路层12、12上分别层叠作为第1层间绝缘层21、21的预浸料和未图示的铜箔，之后进行加热压制。
(8)如图4的(C)所示，对上述第1层间绝缘层21、21分别照射CO2激光，形成两个以上的通路孔21H。
(9)进行非电解镀敷处理，在上述第1层间绝缘层21、21上的铜箔上和通路孔21H的内表面形成非电解镀膜(未图示)。
(10)如图4的(D)所示，在第1层间绝缘层21、21上的非电解镀膜上形成特定图案的抗镀剂33。
(11)进行电解镀敷处理，如图5的(A)所示，向通路孔21H中填充电解镀层而形成通路导体21D，同时，第1层间绝缘层21、21上的非电解镀膜中的从抗镀剂33露出的部分被电解镀膜所覆盖。
(12)如图5的(B)所示，将抗镀剂33剥离，并且将抗镀剂33的下方的非电解镀膜(未图示)和铜箔除去，从而在第1层间绝缘层21、21上形成第1导电电路层22、22。这样，通过在(9)～(11)中所说明的半加成法而形成导电电路层22、22。
(13)如图5的(C)所示，在F面11F的第1导电电路层22中的第1对置电极17的除延长部17A以外的整体上层叠剥离片34。
(14)如图5的(D)所示，在F面11F和S面11S的第1导电电路层22、22上，分别层叠作为第2层间绝缘层21、21的预浸料和未图示的铜箔，之后进行加热压制。另外，重复两次以上与(8)～(12)的处理同样的处理，如图6的(A)所示，在芯基板11的F面11F和S面11S分别交替层叠两个以上的层间绝缘层21和导电电路层22，形成累积层20、20。
(15)如图6的(B)所示，在两个累积层20、20的最外表面上分别层叠阻焊层25、25。
(16)如图7的(A)所示，对两个阻焊层25、25的特定部位照射CO2激光，穿孔出两个以上的焊盘孔26A，在这些焊盘孔26A的内侧形成焊盘26。另外，利用CO2激光，沿着第1对置电极17的外缘部形成从F面11F侧的阻焊层25到达第1导电电路层22的框状槽35。
(17)如图7的(B)所示，F面11F侧的累积层20中的框状槽35的内侧且剥离片34的上侧的部分被从第1对置电极17上剥离除去，形成空洞用内腔16。
(18)在焊盘26上依次层叠镍层、钯层、金层，形成未图示的金属膜。由此，完成第1基板10。
布线基板50中的第2基板40如下进行制造。
(19)如图8的(A)所示，作为支撑基板41，准备在S面41S层压有未图示的铜箔的预浸料。
(20)如图8的(B)所示，在S面41S上的铜箔上形成特定图案的抗镀剂49。
(21)进行电解镀敷处理，如图8的(C)所示，S面41S的铜箔中的从抗镀剂49露出的部分被电解镀膜所覆盖。
(22)将抗镀剂49剥离，并且将抗镀剂49的下方的铜箔除去，从而如图8的(D)所示在S面41S上形成导电电路层42。
(23)如图8的(E)所示，在支撑基板41的F面41F和S面41S分别层叠阻焊层43、43。
(24)如图8的(F)所示，对两个阻焊层43、43的特定部位照射CO2激光，穿孔出两个以上的焊盘孔46A，在这些焊盘孔46A的内侧形成焊盘46。另外，利用CO2激光，将S面41S侧的阻焊层43中的在导电电路层42中的第2对置电极48的外缘部的内侧所层叠的部分除去，形成开口部47。
(25)在焊盘46上依次层叠镍层、钯层、金层，形成未图示的金属膜。由此完成第2基板40。
将如上所述分别制造的第1基板10和第2基板40如下进行连接，从而制造出布线基板50。
(24)如图9所示，对于第1基板10的F面10F的两个以上的焊盘26和第2基板40的S面40S的两个以上的焊盘46，焊接焊球38Z。
(25)将第2基板40的S面40S与第1基板10的F面10F重叠，并且将第2基板40向第1基板10侧加压，在该状态下进行加热。由此，第1基板10和第2基板40被焊料38所固定，并且，通过一部分焊盘26、46和它们之间的焊料38将第1基板10的电路与第2基板40的电路(具体而言，第1对置电极17)进行电连接，完成图2所示的布线基板50。
接着，对本实施方式的布线基板50的使用例和作用效果进行说明。关于该布线基板50，例如，第1对置电极17和第2对置电极48作为电容式天线使用。具体而言，例如，如图10所示通过第1对置电极17和第2对置电极48构成电容器60，该电容器60和线圈61并联于接收电路62的一对输入之间。为此，例如，线圈61被印刷在第1基板10的特定的导电电路层22，或者在第1基板10的S面10S安装作为元件的线圈61。另外，接收电路62通过特定的导电电路层22的印刷电路和安装于第1基板10的S面10S侧的半导体芯片等构成。另外，第1对置电极17和第2对置电极48通过通路导体21D、通孔导体15、导电电路层22等而与线圈61和接收电路62连接，从而形成图10所示的电路构成，第1对置电极17和第2对置电极48作为电容式天线使用。
此处，关于构成电容式天线的第1对置电极17和第2对置电极48之间的物质，介电常数越低则越能抑制由电容式天线所引起的收发波的能量损失。另外，频率越高则杂波相对于正常波的比例越大，因而越需要抑制能量损失。特别是，在5～73[GHz]的高频波段进行无线通信的情况下，认为使第1对置电极17和第2对置电极48之间的物质为多孔质结构的层间绝缘树脂的程度时，无法充分抑制杂波的影响。与此相对，在本实施方式的布线基板50的情况下，第1对置电极17和第2对置电极48之间的物质的大部分为空洞部37内的空气(或其它气体)，其与多孔质结构的层间绝缘树脂相比介电常数低。由此，若使用本实施方式的布线基板50，既能抑制收发波的能量损失，还能抑制噪声的影响。
另外，作为在第1对置电极17和第2对置电极48之间设置空洞部37的结构，例如考虑了下述结构：仅由上述的第1基板10构成布线基板50，在该第1基板10中的一侧累积层20中包含的2个导电电路层22、22设置第1对置电极17和第2对置电极48，并且将该第1对置电极17和第2对置电极48之间的层间绝缘层21除去而设置空洞部37。但是，这样一来，在布线基板50的制造过程中，成为空洞部37的所述空洞用内腔16(参照图2)被作为层间绝缘层21的预浸料所覆盖并被加热压制时，要考虑B阶(B-stage)的预浸料落入空洞部37内的问题。另外，还要考虑位于空洞用内腔16的上方的预浸料因压制而破损的问题。
与此相对，本实施方式的布线基板50被分割成第1基板10和第2基板40，其分割面39配置于与空洞部37交叉的位置。由此，如上述制造方法那样，能够将布线基板50预先分成第1基板10和第2基板40来分别制造，并将它们叠置而形成空洞部37，因此可消除上述预浸料落入空洞部37内的问题。另外，与不断层叠时的加热压制所需要的压力相比，能够使回焊所需要的压力减小，因此还能减少因位于空洞用内腔16的上方的第2布线基板40的破损所产生的不合格品。即，根据本实施方式的布线基板50及其制造方法，能够容易地制造在第1对置电极17和第2对置电极48之间具有空洞部37的布线基板50。
[第2实施方式]
本实施方式示于图11。该布线基板50V的结构为具备作为柔性基板的第2基板40V来代替所述第1实施方式的第2基板40。即，所述第1实施方式的布线基板50是通过将均为刚性基板的第1基板10和第2基板40叠置而成的，但本实施方式的布线基板50V是将作为刚性基板的第1基板10与作为柔性基板的第2基板40V叠置而成的刚性-柔性基板。需要说明的是，第2基板40V整体的厚度例如为30～100[μm]。在第2基板40V的支撑基板41的两面通过粘接剂(未图示)而层叠有覆盖层43V，从而代替层叠阻焊层43。
[第3实施方式]
本实施方式示于图12～图15。在所述第2实施方式的布线基板50V中，第1基板10和第2基板40V被焊料38所固定，但本实施方式的布线基板50W中，如图12所示第1基板10和第2基板40W被各向异性导电性粘接剂层38W所固定，这点是不同的。
具体而言，如图13所示，在第2基板40W的S面40S仅具备与第2对置电极48导通的焊盘46，在第1基板10的F面10F仅具备与第2基板40W的焊盘46对应的焊盘26。另外，分别制造第1基板10和第2基板40W，例如通过镀敷在第1基板10的F面10F的焊盘26上形成突出的导电柱52A(例如，Cu制)，并且在第1基板10的F面10F重叠形成有与空洞用内腔16对应的开口的片状各向异性导电性粘接剂。另外，在第1基板10的F面10F重叠第2基板40W的S面40S，将第2基板40W向第1基板10侧加压。由此，在第1基板10的导电柱52A与第2基板40W的焊盘46之间夹入各向异性导电性粘接剂中的导电颗粒R，通过导电颗粒R使第1基板10的电路与第2基板40W的电路(具体而言，第1对置电极17)进行电连接，在其它部位通过各向异性导电性粘接剂中的绝缘性材料而绝缘。另外，如图12所示，第1基板10的F面10F和第2基板40W的S面40S被它们之间的各向异性导电性粘接剂层38W所固定。由此完成布线基板50W。若第1基板10与第2基板40W的固定中使用各向异性导电性接着层38W，根据需要在各基板10、40W上设置导体的凸部，由此能够容易地使第1基板10和第2基板40W导通。
需要说明的是，如图14所示，也可以不在第1基板10的焊盘26形成导电柱，而在第2基板40W的S面40S的焊盘46形成导电柱52B，如图15所示，也可以在第1基板10的焊盘26和第2基板40W的焊盘46这两者设置导电柱52A、52B。可以使用导电颗粒R通过加热而向导电柱52A、52B聚集的各向异性导电性粘接剂，也可以使用糊状的各向异性导电性粘接剂。另外，可以在第1基板10与第2基板40W之间配置粘接剂(包含各向异性导电性粘接剂)或热塑性树脂片(所谓的热熔粘接剂)或热固化性树脂片(例如，预浸料)，对导电柱52A与第2基板40W的焊盘46之间或第1基板10的焊盘26与第2基板40W的焊盘46之间进行焊接。具体而言，例如，可以在第1基板10的F面10F的焊盘26上和第2基板40W的S面40S的焊盘46上形成焊球38A、38Z，在作为热熔粘接剂的树脂片形成与焊盘26和空洞用内腔16对应的开口，将所得到的具有开口的树脂片层叠于第1基板10的F面10F上，并在其上重叠第2基板40W并加压和加热，进行冷却，使第1基板10和第2基板40W被固定。也可以设置截留部，从而不使粘接剂滴入空洞用内腔16的内部。
另外，如第1实施方式的布线基板50那样，在均为刚性基板的第1基板10和第2基板40叠置而成的布线基板中，可以制成利用粘接剂将第1基板10和第2基板40固定的构成。进而，也可以为利用焊料38和粘接剂这两者将第1基板10和第2基板40固定的构成。
[第4实施方式]
本实施方式示于图16和图17。所述第1实施方式的布线基板50中，形成了第1基板10的F面10F整体与第2基板40的S面40S整体刚好重合的构成，但如图17所示，本实施方式的布线基板50X为第2基板40X的S面40S整体与第1基板10的F面10F的一部分重合的构成。具体而言，本实施方式的第2基板40X是将图1所示的第1实施方式的第2基板40如图16所示那样切断成包含开口部47及其周围的两个以上的焊盘46的四边形而成的。并且，如图17所示，形成了被第1基板10的焊盘26与第2基板40X的焊盘46之间的焊料38所固定的结构。
[第5实施方式]
本实施方式示于图18和图19。如图18所示，本实施方式的布线基板50Y与第4实施方式的布线基板50X同样地具有小于第1基板10Y的第2基板40Y。另外，在第1基板10Y中，在F面10F侧的最外的导电电路层22具备第1对置电极17，在阻焊层25形成有用于使第1对置电极17露出的开口部16Y。
此外，如图19所示，在第1基板10的F面10F以包围开口部16Y的框状排列有两个以上的贯通孔26B，导电柱52A(例如，Cu制)从这些各贯通孔26B突出到外侧。如图18所示，各导电柱52A为从贯通孔26B中贯通的圆柱状，与导电电路层22成为一体。
另外，如图19所示，在第2基板40Y的S面40S也以包围开口部47的方式具备两个以上的导电柱52B(例如，Cu制)。这些导电柱52B也为贯通阻焊层43的各贯通孔46B的圆柱状，与第2基板40Y的导电电路层42成为一体。另外，如图18所示，第1基板10Y的两个以上的导电柱52A的前端面与第2基板40Y的两个以上的导电柱52B的前端面被叠置，并被接合材料52C(例如，焊料)固定起来。需要说明的是，在导电柱52A、52B之间可以形成由锡或镍构成的合金层。
导电柱52A、52B通过下述方式形成：例如，在焊盘26、46上层叠干膜，利用激光等在干膜中形成开口，通过非电解镀敷和电解镀敷向干膜的开口填充镀层，将干膜除去，由此形成导电柱52A、52B。
需要说明的是，本实施方式的第1基板10Y中所形成的通孔导体15Y为中间部变细的形状。具体而言，对于芯基板11Y，从F面11F和S面11S分别照射CO2激光，穿出圆锥孔，这些圆锥孔的前端彼此连通而形成中间变细的形状的导电用贯通孔14Y，向其中填充镀层，从而构成通孔导体15Y。
[第6实施方式]
本实施方式示于图20。本实施方式的布线基板50Z中，代替所述第5实施方式的第1基板10Y的导电柱52A，涂布有接合材料52E的圆柱状的销52D(例如，铜制)从第1基板10Y的焊盘26竖起。并且，这些销52D被接合材料52E固定于第1基板10Y的焊盘26和第2基板40Y的导电柱52B。销52D通过下述方式形成：例如，利用置件机将铜销搭载于第1基板10Y上并回焊，由此形成。
[第7实施方式]
本实施方式示于图21和图22。如图21所示，对于本实施方式的布线基板50K的第1基板10K来说，代替所述第6实施方式的第1基板10Y的导电柱52A而在焊盘26上具有焊球38Z。需要说明的是，在第1基板10K的F面10F的外表面，与图1所示的第1实施方式的第1基板10的外表面同样地，在外缘部形成两个以上的焊盘26，在这些各焊盘26上具有焊球38Z。
另一方面，第2基板40K交替地层叠具备层间绝缘层71和导电电路层72，在第2基板40K整体的F面40F和S面40S具有阻焊层43、43。
在第2基板40K形成有在S面40S侧开口的空洞用内腔76。空洞用内腔76例如通过将第2基板40K中的F面40F侧起的第2个层间绝缘层71至S面40S侧的阻焊层43以长方体状除去而成。另外，上述第2对置电极48形成于从F面40F侧起的第2个导电电路层72，覆盖了空洞用内腔76的最里面。
另外，在第2基板40K的S面40S，与图1的第1实施方式的第2基板40同样地具备与第1基板10K的焊盘26对应的两个以上的焊盘46。在这些各焊盘46上具有焊球38Z。并且，如图22所示，第1基板10K的焊盘26和第2基板40K的焊盘46彼此被焊料38所固定。
[第8实施方式]
如图23所示，本实施方式的布线基板50L的第1基板10L的构成为：在所述第7实施方式的第1基板10K中的F面10F侧的累积层20具备所述第1实施方式中说明的空洞用内腔16。即，空洞部37通过包含第1基板10L的空洞用内腔16和第2基板40L的空洞用内腔76而构成。换言之，成为了分割面39横穿空洞部37的中间部的构成。
[第9实施方式]
本实施方式示于图24。本实施方式的布线基板50M与第4和第5实施方式的布线基板50X、50Y同样地具有小于第1基板10M的第2基板40M。第1基板10M形成下述结构：仅在支撑基板11M的S面11S侧具有累积层20，关于F面11F侧，用阻焊层25覆盖了支撑基板11M上的导电电路层12。另外，在F面11F侧的导电电路层12具备第1对置电极17，在阻焊层25形成有使第1对置电极17露出的开口部16M。另外，在第1基板10M的F面10F以包围开口部16M的方式设有两个以上的焊盘26。
第2基板40M通过在主体基板77的S面77S接合有框形的隔板78而成。主体基板77是与第2实施方式的第2基板40V同样的柔性基板，在支撑基板41的S面41S侧具备第2对置电极48。在第2基板40M的主体基板77的两面，不层叠阻焊层43而通过粘接剂(未图示)层叠有覆盖层43M。第2对置电极48在覆盖层43M的开口部47内露出。另外，隔板78例如由绝缘树脂构成，利用粘接剂固定于主体基板77，并包围了开口部47。另外，由主体基板77的开口部47和隔板78的内侧部分，在第2基板40M形成了空洞用内腔76。此外，在隔板78中的与主体基板77相反的一侧的S面78S层叠有金属层79。另外，第1基板10M的焊盘26被焊料38固定于第2基板40M的金属层79，包含开口部16M和空洞用内腔76而形成了空洞部37。
[其它实施方式]
本发明不限定于上述实施方式，例如，以下说明的实施方式也包含于本发明的技术范围中，此外，除了下述方式以外，还可以在不脱离要点的范围内进行各种变更来实施。
(1)在上述第1实施方式中，举出了使用第1对置电极17和第2对置电极48作为电容式天线的例子，但本发明的布线基板所具有的第1对置电极和第2对置电极不限定于用作天线，也可以用作电容器，还可以在除此以外的用途中使用。另外，在将第1对置电极17和第2对置电极48用作电容器的情况下，本发明的布线基板中，第1对置电极17和第2对置电极48之间的物质为气体，介电常数低，因而能够实现缩短向电容器的充放电时间。
(2)也可以形成贯通芯基板11的空洞用内腔16。需要说明的是，此时，可以通过将芯基板11和一侧的累积层20的一部分进行除去而形成空洞用内腔16，也可以通过将芯基板11和两侧的累积层20的一部分进行除去而形成空洞用内腔16。
(3)在上述第1～第8实施方式的布线基板中，利用在分割面39所具备的焊料38将第1基板的电路和第2基板的电路进行了电连接，但在分割面第1基板和第2基板也可以不进行电连接。
(4)在上述第1～第8实施方式的布线基板中，第1对置电极和第2对置电极在空洞部内露出，但也可以为第1对置电极或第2对置电极不在空洞部内露出的构成。具体而言，可以为下述构成：在第1实施方式的第2基板40不具备开口部47，第2对置电极48隔着阻焊层43与空洞部37相向的构成；在导电电路层12设置第1对置电极17，第1对置电极17隔着第1层间绝缘层21与空洞部37相向的构成。
符号说明
10、10K、10L、10Y、10M 第1基板
11 芯基板
12、22、42、72 导电电路层
17 第1对置电极
20 累积层
21、71 层间绝缘层
25、43 阻焊层
43V、43M 覆盖层
37 空洞部
38 焊料(基板固定部)
38W 各向异性导电性粘接剂层(基板固定部)
39 分割面
40、40K、40M、40V～40Y 第2基板
48 第2对置电极
50、50K～50M、50V～50Z 布线基板
52A、52B 导电柱
52C、52E 接合材料(基板固定部)
52D 销
77 主体基板
78 隔板

Claims (18)

1.一种布线基板，其具备隔着绝缘层层叠的两个以上的导电电路层，在该两个以上的导电电路层中包含的第1导电电路层和第2导电电路层设有相互对置的第1对置电极和第2对置电极，其中，该布线基板具备：
空洞部，其位于所述第1对置电极与所述第2对置电极之间；
分割面，其与所述空洞部交叉，将所述布线基板分割成包含所述第1导电电路层的第1基板与包含所述第2导电电路层的第2基板这两部分；和
基板固定部，其将所述第1基板与所述第2基板固定为重叠的状态。
2.如权利要求1所述的布线基板，其中，所述分割面与所述空洞部中的所述第2基板侧的一端交叉。
3.如权利要求1所述的布线基板，其中，所述分割面与所述空洞部的中间部交叉。
4.如权利要求1～3中任一项所述的布线基板，其中，所述第1基板和所述第2基板均为刚性基板。
5.如权利要求1～3中任一项所述的布线基板，其中，所述第1基板或所述第2基板中的一者由具有贯通孔的隔板、和主体基板构成，该主体基板与所述隔板接合并堵塞所述贯通孔的一端，
利用所述第1基板或所述第2基板中的另一者堵塞所述贯通孔的另一端，形成所述空洞部。
6.如权利要求1～3中任一项所述的布线基板，其中，所述第1基板为刚性基板，而所述第2基板为柔性基板。
7.如权利要求6所述的布线基板，其中，所述空洞部是用所述柔性基板堵塞所述刚性基板中形成的凹部而成的。
8.如权利要求7所述的布线基板，其中，所述刚性基板中具备将导电电路层和层间绝缘层交替层叠而成的层叠部，所述凹部是将所述层叠部的一部分除去而成的。
9.如权利要求1～3中任一项所述的布线基板，其中，包围整个所述空洞部的层形成了将所述导电电路层和所述绝缘层层叠而成的层叠结构。
10.如权利要求1～3中任一项所述的布线基板，其中，包围整个所述空洞部的层形成了单层结构。
11.如权利要求1～3中任一项所述的布线基板，其中，所述第1对置电极和所述第2对置电极中的至少一者在所述空洞部内露出。
12.如权利要求1～3中任一项所述的布线基板，其中，所述第1对置电极和所述第2对置电极中的至少一者在所述空洞部内被所述绝缘层覆盖。
13.如权利要求1～3中任一项所述的布线基板，其中，在所述第1基板和所述第2基板的相互的叠置面上设有两个以上的焊盘，
所述布线基板具备焊料作为所述基板固定部，该焊料配置于所述第1基板的所述焊盘和所述第2基板的所述焊盘。
14.如权利要求1～3中任一项所述的布线基板，其中，所述基板固定部为配置于所述第1基板与所述第2基板之间的各向异性导电性粘接剂层。
15.一种布线基板的制造方法，该布线基板具备隔着绝缘层层叠的两个以上的导电电路层，在该两个以上的导电电路层中包含的第1导电电路层和第2导电电路层设有相互对置的第1对置电极和第2对置电极，该布线基板的制造方法中进行下述操作：
在所述第1对置电极与所述第2对置电极之间设置空洞部；
分别形成第1基板和第2基板，所述第1基板在与所述空洞部交叉的分割面的一侧，包含所述第1导电电路层；所述第2基板在所述分割面的另一侧，包含所述第2导电电路层；以及，
将所述第1基板和所述第2基板叠置并进行固定。
16.如权利要求15所述的布线基板的制造方法，其中，使所述第2基板为柔性基板，
将所述分割面配置于所述空洞部中的所述第2基板侧的一端。
17.如权利要求15或16所述的布线基板的制造方法，其中，进行下述操作：
在所述第1基板中形成凹部；并且，
用所述第2基板堵塞所述凹部，形成所述空洞部。
18.如权利要求15或16所述的布线基板的制造方法，其中，进行下述操作：
将具有贯通孔的隔板与堵塞所述贯通孔的一端的主体基板接合，形成所述第1基板或所述第2基板中的一者；
将所述第1基板或所述第2基板中的另一者与所述隔板接合，堵塞所述贯通孔的另一端，由所述贯通孔形成所述空洞部。
CN201711156499.5A 2016-11-21 2017-11-20 布线基板及其制造方法 Active CN108093556B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-226038 2016-11-21
JP2016226038A JP2018085375A (ja) 2016-11-21 2016-11-21 配線基板及びその製造方法

Publications (2)

Publication Number Publication Date
CN108093556A CN108093556A (zh) 2018-05-29
CN108093556B true CN108093556B (zh) 2020-05-01

Family

ID=62144877

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711156499.5A Active CN108093556B (zh) 2016-11-21 2017-11-20 布线基板及其制造方法

Country Status (3)

Country Link
US (1) US10051740B2 (zh)
JP (1) JP2018085375A (zh)
CN (1) CN108093556B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10804188B2 (en) * 2018-09-07 2020-10-13 Intel Corporation Electronic device including a lateral trace
KR102426308B1 (ko) * 2018-12-04 2022-07-28 삼성전기주식회사 인쇄회로기판 및 이를 포함하는 모듈
CN113747654B (zh) * 2020-05-27 2023-08-04 宏启胜精密电子(秦皇岛)有限公司 柔性电路板及其制作方法
US11540396B2 (en) * 2020-08-28 2022-12-27 Unimicron Technology Corp. Circuit board structure and manufacturing method thereof
CN114364167B (zh) * 2021-12-23 2023-11-07 江苏普诺威电子股份有限公司 适用于镭射通孔的双层封装基板对准方法
WO2023239362A1 (en) * 2022-06-09 2023-12-14 National Tsing Hua University Ultra-wideband omnidirectional duo aloe vera cruces concentricis antenna structure

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007088409A (ja) * 2005-08-23 2007-04-05 Tohoku Univ 多層回路基板及び電子機器
CN105323956A (zh) * 2014-05-30 2016-02-10 京瓷电路科技株式会社 布线基板

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070128758A1 (en) * 2005-12-01 2007-06-07 Keisuke Tanaka Semiconductor device and method for fabricating the same
US20090168391A1 (en) * 2007-12-27 2009-07-02 Kouichi Saitou Substrate for mounting device and method for producing the same, semiconductor module and method for producing the same, and portable apparatus provided with the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007088409A (ja) * 2005-08-23 2007-04-05 Tohoku Univ 多層回路基板及び電子機器
CN105323956A (zh) * 2014-05-30 2016-02-10 京瓷电路科技株式会社 布线基板

Also Published As

Publication number Publication date
US10051740B2 (en) 2018-08-14
JP2018085375A (ja) 2018-05-31
US20180146554A1 (en) 2018-05-24
CN108093556A (zh) 2018-05-29

Similar Documents

Publication Publication Date Title
CN108093556B (zh) 布线基板及其制造方法
KR101969174B1 (ko) 배선판 및 그 제조 방법
US9119322B2 (en) Wiring board and method for manufacturing the same
US9247646B2 (en) Electronic component built-in substrate and method of manufacturing the same
JP2012151372A (ja) 配線板及びその製造方法
US11291125B2 (en) Multilayer substrate, electronic device, and method of manufacturing multilayer substrate
US9113556B2 (en) Flexible board and electronic device
KR20060052696A (ko) 플렉스리지드 배선판과 그 제조 방법
US9673501B2 (en) Laminated flat cable and method for producing same
KR101343296B1 (ko) 전자부품 내장기판 제조방법 및 전자부품 내장기판
US9743534B2 (en) Wiring board with built-in electronic component and method for manufacturing the same
US20140264737A1 (en) Component-embedded substrate
CN106879188B (zh) 一种元器件内置型电路板的制作方法及电路板
US9930791B2 (en) Wiring board with built-in electronic component and method for manufacturing the same
JP2017157793A (ja) 電子部品内蔵基板
JP5708903B2 (ja) 回路基板およびその製造方法
CN210899888U (zh) 多层基板以及电子设备
CN112153801B (zh) 电路板及其制作方法
JP6750728B2 (ja) 積層型電子部品および積層型電子部品モジュール
JP5633256B2 (ja) 部品内蔵基板の製造方法
JP2002319760A (ja) 配線基板の製造方法
CN115361771A (zh) 柔性电路板及其制造方法以及电子设备
KR100704935B1 (ko) 소자 내장 인쇄회로기판 및 그 제조방법
JP2022054538A (ja) 配線基板
CN117641698A (zh) 电路板及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant