CN108091689A - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN108091689A
CN108091689A CN201711200350.2A CN201711200350A CN108091689A CN 108091689 A CN108091689 A CN 108091689A CN 201711200350 A CN201711200350 A CN 201711200350A CN 108091689 A CN108091689 A CN 108091689A
Authority
CN
China
Prior art keywords
region
collector
main surface
current
carrying part
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711200350.2A
Other languages
English (en)
Other versions
CN108091689B (zh
Inventor
斯特凡·伯格伦德
森克·哈贝尼希特
斯特芬·霍兰
提姆·伯切尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yasuyo Co Ltd
Original Assignee
Yasuyo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yasuyo Co Ltd filed Critical Yasuyo Co Ltd
Publication of CN108091689A publication Critical patent/CN108091689A/zh
Application granted granted Critical
Publication of CN108091689B publication Critical patent/CN108091689B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H01L29/7325—Vertical transistors having an emitter-base junction leaving at a main surface and a base-collector junction leaving at a peripheral surface of the body, e.g. mesa planar transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0658—Vertical bipolar transistor in combination with resistors or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/067—Lateral bipolar transistor in combination with diodes, or capacitors, or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41708—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42304—Base electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors
    • H01L29/66287—Silicon vertical transistors with a single crystalline emitter, collector or base including extrinsic, link or graft base formed on the silicon substrate, e.g. by epitaxy, recrystallisation, after insulating device isolation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/7302—Bipolar junction transistors structurally associated with other devices
    • H01L29/7304—Bipolar junction transistors structurally associated with other devices the device being a resistive element, e.g. ballasting resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种半导体器件及其制造方法。该器件包括具有主表面和背表面的半导体衬底。该器件还包括双极型晶体管。该双极型晶体管包括：集电极区域，位于半导体衬底中；基极区域，位于集电极区域内且邻近主表面安置；发射极区域，位于基极区域内且邻近主表面安置；以及集电极端子，位于半导体衬底的主表面上。该集电极端子包括：第一导电部分，电连接至集电极区域；电阻部分，电连接至第一导电部分；以及第二导电部分，用于允许与集电极端子进行外部电连接。第二导电部分经由电阻部分电连接至第一导电部分。

Description

半导体器件
技术领域
本说明书涉及包括具有主表面和背表面的半导体衬底以及双极型晶体管的半导体器件。本说明书还涉及制造包括具有主表面和背表面的半导体衬底以及双极型晶体管的半导体器件的方法。
背景技术
配电阻晶体管(RET)(又名数字晶体管)一般可在离散双极型晶体管市场中购得并且由很多通用器件供应商提供。在这种器件中，通常双极型晶体管垂直地散布在半导体衬底中，并且衬底的背表面用作集电极端子。通常，第一电阻器可以设置在衬底的主表面(顶表面)上并且连接至基极端子。类似地，第二电阻器可以设置在衬底的主表面上并且连接在发射极与基极之间。这种布置可以帮助顾客减少组件成本和贴装成本。在市场上买不到其中针对集电极设置有电阻器的垂直双极型RET。
在模拟电路中，简单的小信号放大器(如共发射极放大器或共基极放大器)是标准构件。把这些器件结合至他们产品中的制造商可以购买标准双极型晶体管并且将电阻器添加到印刷电路板(PCB)上来构成所需的放大器。可替代地，他们可以使用上述类型的RET。然而，目前，买不到如前所述的包括为集电极设置的电阻器的RET。因此，当使用RET并且集电极需要电阻器时，不能以合理成本来实现这种构件。
发明内容
在所附独立权利要求和从属权利要求中阐述了本公开的各个方面。来自从属权利要求的特征的组合可以适当地与独立权利要求的特征组合，而不仅仅是如在权利要求中明确阐述的。
根据本公开的一个方面，提供一种半导体器件，包括：
半导体衬底，具有主表面和背表面；以及
双极型晶体管，包括：
集电极区域，位于半导体衬底中；
基极区域，位于集电极区域内且邻近主表面安置；
发射极区域，位于基极区域内且邻近主表面安置；以及
集电极端子，位于半导体衬底的主表面上，其中，集电极端子包括：
第一导电部分，电连接至集电极区域；
电阻部分，电连接至第一导电部分，以及
第二导电部分，用于允许与集电极端子进行外部电连接，其中，第二导电部分经由电阻部分电连接至第一导电部分。
根据本公开的另一方面，提供一种制造半导体器件的方法，所述方法包括：
提供具有主表面和背表面的半导体衬底；以及
通过以下步骤来形成所述器件的双极型晶体管：
在半导体衬底中形成集电极区域；
形成位于集电极区域内且邻近主表面安置的基极区域；
形成位于基极区域内且邻近主表面安置的发射极区域；以及通过以下步骤来形成位于半导体衬底的主表面上的集电极端子：
沉积与集电极区域电连接的第一导电部分；
沉积与第一导电部分电连接的电阻部分，以及
沉积第二导电部分以允许与集电极端子进行外部电连接，其中，第二导电部分经由电阻部分电连接至第一导电部分。
相应地，本公开的实施例可以提供一种第一次包括用于集电极的电阻器的半导体器件，诸如配电阻器晶体管(RET)。该器件的双极型晶体管可以是“垂直”双极型晶体管，就基极可以位于衬底中发射极之下而言，集电极位于基极(和发射极)之下。
集电极区域可以包括第一掺杂区域，基极区域位于所述第一掺杂区域中。集电极区域还可以包括第二掺杂区域，第二掺杂区域布置为邻近半导体衬底的背表面。第二掺杂区域可以比第一掺杂区域更高度地掺杂。在一些示例中，第二掺杂区域可以延伸到发射极区域和基极区域之下。第二掺杂区域可以增强集电极区域的横向电导率以用于将集电极电流从器件的基极区域之下的区域传导至器件的外围。
集电极区域还可以包括集电极接触区域，所述集电极接触区域邻近主表面安置以电连接至集电极端子的第一导电部分，其中，集电极接触区域比集电极的第一掺杂区域更高度地掺杂。提供集电极接触区域可以降低集电极端子的接触电阻。
在一些示例中，集电极接触区域可以通过使用与用于形成器件的发射极的步骤相同的注入和扩散步骤来形成，从而简化制造工艺。相应地，集电极接触区域可以具有与发射极区域相同的掺杂极性和/或相同的掺杂物，和/或可以具有与发射极区域实质相同的掺杂度。
可以选择集电极接触区域的布局，来降低基极区域之下的集电极区域的有源部分与衬底主表面上的集电极端子的第一导电部分之间的连接中的电阻。例如，当从衬底的主表面上方观察时，集电极接触区域可以横向延伸超过集电极端子的第一导电部分的边缘，来减小由集电极接触区域提供的接触电阻。在一个示例中，当从衬底的主表面上方观察时，集电极接触区域可以是环形的。双极型晶体管的发射极区域和基极区域可以位于环的内部。这能够允许集电极接触区域被制作得相对大，而不需要改变晶体管的其他部分(例如，基极区域)的设计。
在其他示例中，当从衬底的主表面上方观察时，集电极接触区域可以是蜿蜒形、条形或者可以包括网格图案。
集电极区域可以包括在主表面与第二掺杂区域之间延伸的第三区域，以将第二掺杂区域与集电极端子的第一导电部分电连接。集电极区域的第三区域可以是半导体衬底的比集电极区域的第一掺杂区域更高度掺杂的掺杂区域。可替代地，第三区域可以包括用导电材料(诸如金属或合金)填充的沟槽。
集电极端子的电阻部分的电阻可以大于集电极区域的第一掺杂区域中的将集电极端子的第一导电部分电连接至集电极区域的第二掺杂区域的部分的电阻。在这种情况下，可以不需要包括本文所述类型的集电极接触区域，从而简化器件的构建。
在一些示例中，电介质层可以位于主表面上。集电极端子的电阻部分和第二导电部分可以通过电介质层与集电极区域电隔离。集电极端子的第一导电部分可以延伸穿过电介质层中的开孔以电连接至集电极区域。
基极端子和/或发射极端子可以位于器件的主表面上。基极端子和/或发射极端子还可以包括电阻部分。电介质层还可以将其他特征(诸如，器件的发射极端子和/或基极端子的特定部分)与衬底的主表面隔离。
器件的每个电阻部分可以由相同的电阻材料制作。这将允许使用相同的制造步骤来沉积和图案化各电阻部分。
根据本公开的又一方面，提供一种包括上述类型半导体器件的放大器。例如，该放大器可以是共发射极放大器或共基极放大器。
附图说明
在下文中，将参照附图仅通过示例来描述本公开的实施例，在附图中，相同的参考标记涉及相同的元件，并且在附图中：
图1示出包含连接至其基极端子和发射极端子的电阻器的双极型晶体管的示例；
图2A示出包括图1中所示类型的双极型晶体管的半导体器件的截面图；
图2B示出图2A的半导体器件的从该器件衬底的主表面上方观察到的视图；
图3A示出根据本公开的实施例的包括双极型晶体管的半导体器件的截面图；
图3B示出图3A的半导体器件的从该器件衬底的主表面上方观察到的视图；
图4A示出根据本公开的实施例的包括双极型晶体管的半导体器件的截面图；
图4B示出图4A的半导体器件的从该器件衬底的主表面上方观察到的视图；
图5A示出根据本公开的实施例的包括双极型晶体管的半导体器件的截面图；
图5B示出图5A的半导体器件的从该器件衬底的主表面上方观察到的视图；
图6A示出根据本公开的实施例的包括双极型晶体管的半导体器件的截面图；
图6B示出图6A的半导体器件的从该器件衬底的主表面上方观察到的视图；
图7A和图7B示出根据本公开的实施例的包含半导体器件的共发射极放大器的示例；以及
图8A和图8B示出根据本公开的实施例的包含半导体器件的共基极放大器的示例。
具体实施方式
下面参照附图来描述本公开的实施例。
图1示出一种双极型晶体管的示例。如本领域已知的，双极型晶体管包括基极、集电极和发射极。图1中的双极型晶体管设置有三个端子(被标记为b、c、e)以用于分别连接至基极、集电极和发射极。如上所述，已知提供具有诸如图1中所示的电阻器R1和R2的电阻器的双极型晶体管。提供这些电阻器能够允许构建诸如小信号放大器的器件。在本示例中，电阻器R1连接在晶体管的基极与基极端子b之间，而电阻器R2连接在晶体管的基极与发射极之间。
在构建诸如小信号放大器的器件时，制造商可以购买标准双极型晶体管并且将电阻器添加至印刷电路板(PCB)上的放大器电路，在该印刷电路板上还可以安装双极型晶体管。可替代地，制造商可以选择使用配电阻器晶体管(RET)。在图2A和图2B中示出RET的示例。
图2A和图2B中所示的包括RET的半导体器件10包括半导体衬底2。衬底2可以是例如硅衬底。在该示例中，衬底2是轻n掺杂(n-)的，并且形成双极型晶体管的集电极区域。衬底2的背表面也是n掺杂的，但是(在区域22中)比衬底2的其他部分更高度地掺杂，从而在衬底的背表面上形成集电极接触。因此，使用时，器件10的集电极端子将位于衬底2的背表面上。
双极型晶体管还包括基极区域4和发射极区域6。基极4是p型掺杂的，而发射极6是n掺杂的。因此，在该示例中，双极型晶体管是NPN晶体管。设想可以简单地通过颠倒以上多个掺杂区域来替代地提供PNP晶体管。在该示例中，基极区域4位于由衬底2形成的集电极区域中。注意，基极区域4位于衬底2形成的集电极区域中。注意，基极区域4还布置为邻近衬底2的主表面(衬底2的主表面与衬底的背表面相对)。这能够使得在主表面处，基极端子与基极区域4的连接方便。类似地，发射极区域6位于基极区域4内，而且还布置为邻近衬底2的主表面，使得在主表面处，发射极端子与发射极区域6的连接方便。
如图2A中可以最清楚地看出，器件10可以设置有包括导电部分16的发射极端子，该导电部分16在衬底2的主表面处与发射极区域6连接。此外在该示例中，器件10包括基极端子。基极端子包括第一导电部分14，其在半导体衬底2的主表面处电连接至基极区域4。在该示例中，基极端子设置有(例如，与上述参照图1所述的电阻器R1相对应的)电阻器。该示例中的基极端子的电阻器通过提供电阻部分20来实现，所述电阻部分20连接至基极端子的导电部分14。基极端子还可以包括第二导电部分12，其经由电阻部分20而连接至第一导电部分14。
上述导电部分12、14、16可以包括诸如金属或合金的导电材料，并且可以使用标准化沉积技术在半导体衬底的表面上沉积和图案化。类似地，可以使用标准化沉积技术来将电阻部分20沉积和图案化至衬底2的主表面上。
如图2A中可以最清楚地看出，该示例中的器件10包括电介质层18，其覆盖半导体衬底2的主表面。电介质层18可以用来使器件10的特征与衬底的主表面隔离。例如，该示例中的电介质层18可以使基极端子的电阻部分20和第二导电部分12与下面的由衬底2形成的集电极区域隔离。上述导电部分14、16可以延伸穿过电介质层18中设置的开孔，以与器件10的下面的特征(诸如基极区域4和发射极区域6)电连接。电介质层18例如可以包括诸如氧化硅的氧化物。
由于图2A和图2B中所示的器件10的集电极端子连接至半导体衬底2的背表面，因此图2A和图2B中所示类型的器件不能设置有诸如(由上述电阻部分20实现的)为基极端子设置的电阻器的集成电阻器。因此，在不需要使用安装在PCB上的单独的分立电阻器的情况下，图2A和图2B中所示类型的器件不能允许用户构建小信号放大器或其他类似类型的器件。因此，这会增加构建小信号放大器的成本。
虽然在图2A或图2B中未示出，但是器件10还可以设置有与以上关于图1所述的电阻器R2相对应的电阻器。电阻器(R2)可以以与实现用于基极端子的电阻器的方式类似的方式(即，通过提供延伸跨过半导体衬底2的表面的电阻部分)来实现。电阻部分可以连接在导电部分14与16之间。
图3A和图3B示出根据本公开的实施例的半导体器件10的示例。该示例中的半导体器件10包括半导体衬底。该衬底例如可以包括硅。该半导体衬底具有主表面和背表面。
器件10还包括双极型晶体管，其形成在半导体衬底中。该示例中的双极型晶体管包括集电极区域2。集电极区域2位于半导体衬底中。集电极区域可以是轻n掺杂的(该示例中的器件包括NPN晶体管，虽然设想器件10可替代地包括PNP晶体管)。如图3A中可以看出，集电极区域2可以由衬底主体的掺杂区域形成。该示例中的集电极区域2还可以包括第二较高度掺杂区域22，其布置为邻近半导体衬底的背表面。与以上关于图2A和图2B所述的示例不同，本实施例中的掺杂区域22不形成双极型晶体管的集电极接触区域。可替代地，掺杂区域22的目的是增强集电极区域2的横向电导率以用于将集电极电流从基极4之下的区域传导至器件10的外围。
双极型晶体管还包括基极区域4。基极区域4位于集电极区域内。基极区域4邻近半导体衬底的主表面安置。双极型晶体管还包括发射极区域6。发射极区域位于基极区域4内。发射极区域6还布置为邻近半导体衬底的主表面。将基极区域4和发射极区域6邻近半导体衬底的主表面安置可以使得在主表面处对应端子与基极区域4和发射极区域6的连接方便。
该示例中的基极区域4是p掺杂的，而集电极区域2、掺杂区域22和发射极区域6都是n型掺杂的。通常，与如上所述的可相对轻掺杂的集电极区域2相比，发射极区域6和位于衬底的背表面处的掺杂区域22被更高度地掺杂。
可选地，双极型晶体管可以设置有基极端子和/或发射极端子。在图3A和图3B中示出这种基极端子和发射极端子的示例。在该示例中，基极端子和发射极端子可以与图2A和图2B中所示的器件10的端子类似。因此，该示例中的发射极端子包括第一导电部分16，其设置在半导体衬底的主表面上以连接至发射极区域6。该示例中的基极端子包括第一导电部分14，其位于主表面上以电连接至基极区域4。该示例中的基极端子还包括电阻器，其与基极端子的导电部分14电通信，在该示例中所述电阻器使用电阻部分20来实现。基极端子还可以设置有第二导电部分12，其经由电阻部分20而连接至第一导电部分14。导电部分12和16可以被配置为允许分别与基极端子和发射极端子进行外部连接。例如，导电部分12、16可以连接至焊盘或者它们自身可以包括焊盘。
半导体器件10可以设置有电介质层18，其位于半导体衬底的主表面上。电介质层18例如可以包括诸如氧化硅的氧化物。电介质层18可以为半导体衬底表面处的特征提供物理保护，并且还可以使器件10的特征与衬底的下面的部分隔离。例如，在该示例中，基极端子的第二导电部分12、电阻部分20(以及以下将描述的集电极端子的电阻部分30和第二导电部分34)通过电介质层18与下面的集电极区域2电隔离。
双极型晶体管包括集电极端子。集电极端子位于半导体衬底的主表面上。因为集电极端子位于半导体衬底的主表面上，所以集电极端子可以设置有与双极型晶体管本身一起被集成在衬底上的电阻器，潜在地避免了在包含双极型晶体管的小信号放大器电路中为集电极端子提供单独的分立电阻器的需要。
为了实现集电极端子的电阻器，集电极端子可以包括第一导电部分32，其电连接至集电极区域2。集电极端子还可以包括电阻部分30，其电连接至集电极端子的第一导电部分32。集电极端子还可以包括第二导电部分34，其可以被配置为允许与集电极端子进行外部电连接(例如，第二导电部分可以是焊盘，或者可以连接至焊盘)。第二导电部分34经由电阻部分30电连接至第一导电部分32，由此将电阻添加至在集电极区域2与第二导电部分34之间流动的电流。第一导电部分32可以延伸穿过电介质层18中的开孔，从而在半导体衬底的主表面处连接至集电极2。
集电极端子的导电部分32、34(以及包括这种端子的发射极端子和基极端子的导电部分)例如可以是金属(例如，包括金属或金属合金)。用来构建集电极端子的电阻部分30(以及，例如电阻部分20)的材料可以根据所需的电阻率来选择。适当电阻器类型和材料的示例包括n或p掺杂的多晶硅、金属薄膜电阻器(诸如WTiN)或主硅epi 2(main silicon epi2)中的扩散电阻器。由电阻部分提供的电阻大小(具体地为电阻部分30的电阻大小)还可以通过调节电阻部分的横向长度和宽度来制定，从而增加集电极端子的第一导电部分32与第二导电部分34之间的路径长度。电阻部分的厚度(其可以采用层的形式)还可以用于调节其电阻。
为了进一步改善器件10的操作，可以采取步骤来在第一导电部分32与集电极2(包括集电极的高度掺杂部分22)之间提供更好的电连接。
在图4A和图4B中示出这种情况的第一示例。图4A和图4B中所示的半导体器件10的构建类似于以上关于图3A和图3B所述的构建，这里将仅描述不同之处。
如图4A和图4B中可以看出，在该实施例中，半导体衬底包括在衬底的主表面与背表面之间延伸的导电部分23。导电部分23例如可以包括集电极区域2的较高度掺杂区域，该区域在主表面与背表面之间延伸。例如，该较高度掺杂区域可以如本领域所已知的通过离子注入和扩散来形成。在替代示例中，导电区域23可以包括用导电材料(诸如金属、金属合金或者例如比集电极区域2更高度掺杂的多晶硅)填充的沟槽。在半导体衬底的主表面处，导电部分23与集电极端子的导电部分32接触。邻近衬底2的背表面，导电部分23与集电极区域2的较高度掺杂区域22连接。这允许集电极端子与较高度掺杂区域22之间更好的电通信。因此，集电极端子的第一导电部分32与集电极区域2的较高度掺杂区域22之间的电阻可以降低。
再次参照图3A和图3B，设想当集电极端子的电阻部分30的电阻大于由第一导电部分32与集电极区域2的较高度掺杂部分22之间的集电极区域2呈现的电阻时，则可以省略图4A和图4B中所示类型的导电部分23。
图5A和图5B示出根据本公开的实施例的另一半导体器件10。图5A和图5B中所示的器件的构建类似于以上关于图3A和图3B所述的构建，这里将仅描述不同之处。
在图5A和图5B的示例中，衬底设置有集电极接触区域42。集电极接触区域42邻近衬底的主表面安置以用于电连接至集电极端子的第一导电部分32。通常与集电极2的轻掺杂区域相比，集电极接触区域42被更高度地掺杂。这可以降低集电极端子的接触电阻。如图5A中可以看出，集电极接触区域可以直接置于电介质层18中的开孔之下，使得集电极端子的穿过电介质层18中的开孔延伸的第一导电部分32可以直接与下面的集电极接触区域42接触。
集电极接触区域42可以通过在邻近半导体衬底的主表面的集电极2中形成较高度掺杂区域来制作。例如，这可以使用已知技术通过将离子注入和扩散至衬底的表面中来实现。在一个示例中，这可以被执行为单独的专用的注入和扩散步骤。然而，还设想，在某些示例中，用于形成集电极接触区域42的注入和扩散处理可以与形成发射极区域6的处理是相同的处理。在这种情况下，单一的注入步骤和单一的扩散步骤可以用于形成发射极区域6和集电极接触区域42二者，从而简化制造工艺。因此，设想用来掺杂衬底以形成发射极区域6和集电极接触区域42的掺杂类型(species)和掺杂度可以实质相同。用于典型晶体管的发射极区域的掺杂浓度可以在1e18cm-3至1e20cm-3的范围内，基极区域浓度可以在1e16cm-3至1e18cm-3的范围内。通常，集电极区域2(其可以包括在衬底的下面部分上形成的外延层)可以具有1e14cm-3至1e16cm-3的掺杂。集电极区域2的较高度掺杂区域22(其可以由其上生长有形成集电极区域2的外延层的衬底的下面部分形成)可以具有1e18cm-3至5e19cm-3范围的掺杂。而且，集电极接触区域42的掺杂可以与发射极区域6的掺杂的范围相同。
参照图5B，设想集电极接触区域42可以延伸到集电极端子的第一导电部分32的边缘之外。通过以这种方式增大集电极接触区域42的尺寸，集电极从双极型晶体管的基极4收集载流子的能力可以得到改善，由此可以降低在基极区域4之下的集电极区域2的有源部分与衬底的主表面上的集电极接触之间的连接中的电阻。
在图6A和图6B中图示了可以形成集电极接触区域的方式的又一示例。图6A和图6B中所示的半导体器件10类似于以上关于图5A和图5B所述的构建，这里将仅注意不同之处。
具体地如图6B中可以看出，当从主表面上方观察时，该示例中的集电极接触区域44延伸跨过半导体衬底的主表面来形成环形。在该示例中，基极区域4和发射极区域6二者都位于环的内部。因此，当从半导体衬底的主表面上方观察器件10时，发射极区域6和基极区域4二者都被由集电极接触区域44形成的环围绕。设想该配置可以进一步改善集电极端子从基极区域4收集电荷载流子的能力，从而可以降低在基极区域4之下的集电极区域2的有源部分与衬底的主表面上的集电极接触之间的连接中的电阻。设想器件10的集电极接触区域44的其他替代布局。例如，集电极接触区域可以是蜿蜒形、条形或者可以包括网格图案。
为了制造本文所述类型的器件，首先可以提供一种具有主表面和背表面的半导体衬底。该衬底例如可以包括半导体晶片(例如硅)，在切割该晶片之前，可以从该半导体晶片制造许多相同的器件，每个衬底是以上关于图3至图6所述的类型。
在接下来的步骤中，所述器件的双极型晶体管可以通过以下步骤来制作：在半导体衬底中形成集电极区域，形成位于集电极区域内且邻近衬底的主表面安置的基极区域，以及形成位于基极区域内且邻近半导体衬底的主表面安置的发射极区域。注意，集电极区域、基极区域和发射极区域全部都可以通过使用采用掩膜提供所需布局的离子注入和扩散步骤来形成。以上关于图3至图6所述的较高度掺杂区域22可以源自起始衬底材料，可以在该起始衬底材料上生长外延层来形成集电极区域2。此外，在包括集电极接触区域的情况下，如前所述，该集电极接触区域也可以使用利用掩膜的离子注入和扩散步骤来形成。
在接下来的步骤中，可以在半导体衬底的主表面上沉积上述电介质层18(在一些示例中，可以在用于形成诸如发射极区域6和基极区域4的特征的注入和扩散步骤中使用的热生长氧化层上沉积电介质层18)。然后，可以刻蚀该电介质层来为集电极端子(以及在适用的情况下，为基极端子和发射极端子)提供合适的开孔。此后，可以将导电材料(例如，金属或金属合金)沉积在电介质层18的表面上，然后将其图案化来形成集电极端子(以及在适用的情况下，形成基极端子和发射极端子)所需的导电部分。类似地，沉积和图案化步骤可以用于形成集电极端子(以及在适用的情况下，形成基极端子和发射极端子)的电阻部分30、20。
以上所述类型的半导体器件10可以用于构建放大器。例如，该放大器可以是小信号放大器，诸如共发射极放大器或共基极放大器。
在图7和图8中示出了这种放大器的示例。
图7A和图7B示出了包含半导体器件10的共发射极放大器的示例。在图7A和图7B中，被标记为50的框对应于放大器的接触或焊盘。图7A和图7B还图示了放大器中使用的电阻器。注意，电阻器R4可以形成如以上关于图3至图6所述的放大器的集电极端子的部分。
图8A和图8B示出了包含以上关于图3至图6所述类型的半导体器件的共基极放大器的示例。而且，被标记为50的框对应于器件的接触或焊盘。此外，在图8A和图8B中所示的连接至集电极的电阻器(“RC”)可以从包含以上关于图3至图6所述类型的电阻部分的集电极端子形成。
因此，已经描述了半导体器件及其制造方法。该器件包括具有主表面和背表面的半导体衬底。该器件还包括双极型晶体管。双极型晶体管包括：集电极区域，位于半导体衬底中；基极区域，位于集电极区域内且邻近主表面安置；发射极区域，位于基极区域内且邻近主表面安置；以及集电极端子，位于半导体衬底的主表面上。集电极端子包括：第一导电部分，电连接至集电极区域；电阻部分，电连接至第一导电部分；以及第二导电部分，用于允许与集电极端子进行外部电连接。第二导电部分经由电阻部分电连接至第一导电部分。
虽然已经描述了本公开的特定实施例，但是应当理解的是，可以在权利要求的范围内进行很多变型/添加和/或替换。

Claims (15)

1.一种半导体器件，包括：
半导体衬底，具有主表面和背表面；以及
双极型晶体管，包括：
集电极区域，位于所述半导体衬底中；
基极区域，位于所述集电极区域内且邻近所述主表面安置；
发射极区域，位于所述基极区域内且邻近所述主表面安置；以及
集电极端子，位于所述半导体衬底的所述主表面上，其中，所述集电极端子包括：
第一导电部分，电连接至所述集电极区域；
电阻部分，电连接至所述第一导电部分，以及
第二导电部分，用于允许与所述集电极端子进行外部电连接，其中，所述第二导电部分经由所述电阻部分电连接至所述第一导电部分。
2.如权利要求1所述的半导体器件，其中，所述集电极区域包括：
第一掺杂区域，所述基极区域位于所述第一掺杂区域中；以及
第二掺杂区域，布置为邻近所述半导体衬底的所述背表面，
其中，所述第二掺杂区域比所述第一掺杂区域更高度地掺杂。
3.如权利要求2所述的半导体器件，其中，所述集电极区域还包括集电极接触区域，所述集电极接触区域邻近所述主表面安置以电连接至所述集电极端子的所述第一导电部分，其中，所述集电极接触区域比所述集电极的所述第一掺杂区域更高度地掺杂。
4.如权利要求3所述的半导体器件，其中，所述集电极接触区域与所述发射极区域具有以下参数中的至少一个：
相同的掺杂极性，
相同的掺杂物，以及
实质相同的掺杂度。
5.如权利要求3或4所述的半导体器件，其中，当从所述衬底的所述主表面上方观察时，所述集电极接触区域横向延伸超过所述集电极端子的所述第一导电部分的边缘，从而减小由所述集电极接触区域提供的接触电阻。
6.如权利要求5所述的半导体器件，其中，当从所述衬底的所述主表面上方观察时，所述集电极接触区域是环形的，以及其中，所述双极型晶体管的所述发射极区域和基极区域位于该环内。
7.如权利要求5所述的半导体器件，其中，当从所述衬底的所述主表面上方观察时，所述集电极接触区域是蜿蜒形、条形或者包括网格图案。
8.如权利要求2所述的半导体器件，其中，所述集电极区域包括在所述主表面与所述第二掺杂区域之间延伸的第三区域，以将所述第二掺杂区域与所述集电极端子的所述第一导电部分电连接，其中：
所述集电极区域的所述第三区域包括所述半导体衬底的比所述集电极区域的所述第一掺杂区域更高度掺杂的掺杂区域；或者
所述第三区域包括用导电材料填充的沟槽。
9.如权利要求2所述的半导体器件，其中，所述集电极端子的所述电阻部分的电阻大于所述集电极区域的第一掺杂区域中的将所述集电极端子的所述第一导电部分与所述集电极区域的所述第二掺杂区域电连接的部分的电阻。
10.如前述任一项权利要求所述的半导体器件，包括位于所述主表面上的电介质层，其中，所述集电极端子的所述电阻部分和所述第二导电部分通过所述电介质层与所述集电极区域电隔离。
11.如权利要求10所述的半导体器件，其中，所述集电极端子的所述第一导电部分延伸穿过所述电介质层中的开孔以电连接至所述集电极区域。
12.如前述任一项权利要求所述的半导体器件，包括位于所述器件的所述主表面上的基极端子和/或发射极端子，其中，所述基极端子和/或所述发射极端子也包括电阻部分。
13.如权利要求12所述的半导体器件，其中，所述器件的每个所述电阻部分包括相同的电阻材料。
14.一种放大器，包括前述任一项权利要求所述的半导体器件。
15.一种制造半导体器件的方法，所述方法包括：
提供具有主表面和背表面的半导体衬底；以及
通过以下步骤来形成所述器件的双极型晶体管：
在所述半导体衬底中形成集电极区域；
形成位于所述集电极区域内且邻近所述主表面安置的基极区域；
形成位于所述基极区域内且邻近所述主表面安置的发射极区域；以及
通过以下步骤来形成位于所述半导体衬底的所述主表面上的集电极端子：
沉积与所述集电极区域电连接的第一导电部分；
沉积与所述第一导电部分电连接的电阻部分，以及
沉积第二导电部分以允许与所述集电极端子进行外部电连接，其中，所述第二导电部分经由所述电阻部分电连接至所述第一导电部分。
CN201711200350.2A 2016-11-21 2017-11-21 半导体器件 Active CN108091689B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP16199736.6A EP3324442A1 (en) 2016-11-21 2016-11-21 Vertical bipolar transistor with integrated collector resistor
EP16199736.6 2016-11-21

Publications (2)

Publication Number Publication Date
CN108091689A true CN108091689A (zh) 2018-05-29
CN108091689B CN108091689B (zh) 2023-05-16

Family

ID=57389253

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711200350.2A Active CN108091689B (zh) 2016-11-21 2017-11-21 半导体器件

Country Status (3)

Country Link
US (1) US10586861B2 (zh)
EP (1) EP3324442A1 (zh)
CN (1) CN108091689B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113161351A (zh) * 2021-03-23 2021-07-23 江苏新顺微电子股份有限公司 双极晶体管集成高压启动电阻的器件结构及制造方法
WO2022121674A1 (en) * 2020-12-11 2022-06-16 International Business Machines Corporation Bipolar junction transistor with vertically integrated resistor

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5067002A (en) * 1987-01-30 1991-11-19 Motorola, Inc. Integrated circuit structures having polycrystalline electrode contacts
US20020028560A1 (en) * 1999-04-09 2002-03-07 Hajime Hidaka Semiconductor device and manufacturing method
US20100230719A1 (en) * 2009-03-11 2010-09-16 Nec Electronics Corporation Esd protection element
US20160027905A1 (en) * 2014-07-24 2016-01-28 Globalfoundries Inc. Bipolar junction transistors and methods of fabrication

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1311309B1 (it) * 1999-12-10 2002-03-12 St Microelectronics Srl Resistore verticale integrato ad alta tensione e relativo processo difabbricazione.
WO2011064618A1 (en) * 2009-11-26 2011-06-03 Nxp B.V. Methods, systems and devices for electrostatic discharge protection
KR101174764B1 (ko) * 2010-08-05 2012-08-17 주식회사 동부하이텍 씨모스 제조기술에 기반한 바이폴라 접합 트랜지스터
US9312335B2 (en) * 2011-09-23 2016-04-12 Alpha And Omega Semiconductor Incorporated Lateral PNP bipolar transistor with narrow trench emitter
US9245755B2 (en) * 2013-12-30 2016-01-26 Texas Instruments Incorporated Deep collector vertical bipolar transistor with enhanced gain

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5067002A (en) * 1987-01-30 1991-11-19 Motorola, Inc. Integrated circuit structures having polycrystalline electrode contacts
US20020028560A1 (en) * 1999-04-09 2002-03-07 Hajime Hidaka Semiconductor device and manufacturing method
US20100230719A1 (en) * 2009-03-11 2010-09-16 Nec Electronics Corporation Esd protection element
US20160027905A1 (en) * 2014-07-24 2016-01-28 Globalfoundries Inc. Bipolar junction transistors and methods of fabrication

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022121674A1 (en) * 2020-12-11 2022-06-16 International Business Machines Corporation Bipolar junction transistor with vertically integrated resistor
GB2616576A (en) * 2020-12-11 2023-09-13 Ibm Bipolar junction transistor with vertically integrated resistor
CN113161351A (zh) * 2021-03-23 2021-07-23 江苏新顺微电子股份有限公司 双极晶体管集成高压启动电阻的器件结构及制造方法

Also Published As

Publication number Publication date
US20180145158A1 (en) 2018-05-24
CN108091689B (zh) 2023-05-16
EP3324442A1 (en) 2018-05-23
US10586861B2 (en) 2020-03-10

Similar Documents

Publication Publication Date Title
CN103545311B (zh) 具有平行电阻器的高压器件
US6005283A (en) Complementary bipolar transistors
JP6468631B2 (ja) 積層保護デバイス及びその製造方法
US8368167B1 (en) Schottky diode with extended forward current capability
US8546229B2 (en) Methods for fabricating bipolar transistors with improved gain
JP5558901B2 (ja) ダイオード及びその製造方法
CN108091689A (zh) 半导体器件
JPS6229904B2 (zh)
US9543420B2 (en) Protection device and related fabrication methods
KR101621145B1 (ko) 과도 전압 억제 소자 및 그 제조 방법
CN107026196B (zh) 具有外质装置区无沟槽隔离的双极性接面晶体管
KR101779588B1 (ko) 과도 전압 억제 소자 및 그 제조 방법
EP0837507A1 (en) A bipolar power transistor with buried base and interdigitated geometry
US7863644B1 (en) Bipolar transistor and method of forming the bipolar transistor with a backside contact
JPH03190139A (ja) 半導体集積回路装置
JP2725773B2 (ja) 半導体集積回路及びその製造方法
JP2018056214A (ja) ダイオード素子およびその製造方法
JP4008389B2 (ja) 半導体装置の製造方法
JP4231658B2 (ja) 半導体装置およびその製造方法
JP2740177B2 (ja) 半導体集積回路
WO2005101517A1 (ja) 抵抗内蔵バイポーラトランジスタ
JPH04306839A (ja) 半導体装置
JPH01184944A (ja) 半導体集積回路
JPH0583191B2 (zh)
JPH02137258A (ja) 半導体集積回路の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant