CN108089657A - 主板及服务器 - Google Patents
主板及服务器 Download PDFInfo
- Publication number
- CN108089657A CN108089657A CN201711337329.7A CN201711337329A CN108089657A CN 108089657 A CN108089657 A CN 108089657A CN 201711337329 A CN201711337329 A CN 201711337329A CN 108089657 A CN108089657 A CN 108089657A
- Authority
- CN
- China
- Prior art keywords
- capacitance
- sata
- interface
- signal
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/16—Constructional details or arrangements
- G06F1/18—Packaging or power distribution
- G06F1/183—Internal mounting support structures, e.g. for printed circuit boards, internal connecting means
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Structure Of Printed Boards (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供一种主板及服务器。所述主板包括第一电路单元、第二电路单元及第三电路单元，其中，第一电路单元通过至少一个电路元件与第二电路单元构成第一信号通路，该第一信号通路上预留有所述电路元件的焊盘；第一电路单元通过至少一个电路元件与第三电路单元构成第二信号通路，该第二信号通路上预留有所述电路元件的焊盘；第一信号通路和第二信号通路上预留的电路元件的焊盘采用叠焊盘设计。本发明能够实现两个不同功能的电路单元的共存，降低主板的成本。
Description
技术领域
本发明涉及印制电路板技术领域，尤其涉及一种主板及服务器。
背景技术
随着互联网+技术的发展，服务器的应用越来越广泛，客户的需求也有所差异。例如有的客户需要服务器能够支持M.2设备，有的客户不需要M.2而是需要服务器能够支持SATA设备，除了接口有所差异外，其他功能需求都是相同的。按照现有的主板设计，根据不同的接口需求设计对应的主板。对于需求M.2设备的客户，设计一块主板将SATA信号连接到M.2接口；对于需求SATA设备的客户，再另外设计一块主板将SATA信号连接到SATA接口。显然，这样的主板功能单一，会增加主板的制造成本。
发明内容
本发明提供的主板及服务器，实现两个电路单元的共存，在实际使用时接通需要的电路单元，能够降低主板的成本。
第一方面，本发明提供一种主板，包括：第一电路单元、第二电路单元及第三电路单元，其中，
所述第一电路单元通过至少一个电路元件与所述第二电路单元构成第一信号通路，该第一信号通路上预留有所述电路元件的焊盘；
所述第一电路单元通过至少一个电路元件与所述第三电路单元构成第二信号通路，该第二信号通路上预留有所述电路元件的焊盘；
所述第一信号通路和所述第二信号通路上预留的电路元件的焊盘采用叠焊盘设计。
可选地，所述电路元件为电容和/或电阻。
可选地，所述第一电路单元为南桥芯片，所述第二电路单元为M.2接口，所述第三电路单元为SATA接口，其中，
所述南桥芯片的SATA信号接收端通过第一电容与所述M.2接口的第一SATA信号接收端构成第一接收通路，所述第一接收通路上预留有所述第一电容的两个焊盘；
所述南桥芯片的SATA信号接收端通过第二电容与所述SATA接口的SATA信号接收端构成第二接收通路，所述第二接收通路上预留有所述第二电容的两个焊盘；
所述南桥芯片的SATA信号发送端通过第三电容与所述M.2接口的第一SATA信号发送端构成第一发送通路，所述第一发送通路上预留有所述第三电容的两个焊盘；
所述南桥芯片的SATA信号发送端通过第四电容与所述SATA接口的SATA信号发送端构成第二发送通路，所述第二发送通路上预留有所述第四电容的两个焊盘；
所述第一电容的其中一个焊盘和所述第二电容的其中一个焊盘采用叠焊盘设计；
所述第三电容的其中一个焊盘和所述第四电容的其中一个焊盘采用叠焊盘设计。
可选地，所述第一电容、第二电容、第三电容和第四电容为贴片电容。
可选地，所述第一电容的第一连接端与所述南桥芯片的SATA信号接收端连接，所述第一电容的第二连接端与所述M.2接口的第一SATA信号接收端构成信号通路；
所述第二电容的第一连接端与所述南桥芯片的SATA信号接收端连接，所述第二电容的第二连接端与所述SATA接口的SATA信号接收端构成信号通路；
所述第三电容的第一连接端与所述南桥芯片的SATA信号发送端连接，所述第三电容的第二连接端与所述M.2接口的第一SATA信号发送端构成信号通路；
所述第四电容的第一连接端与所述南桥芯片的SATA信号发送端连接，所述第四电容的第二连接端与所述SATA接口的SATA信号发送端构成信号通路；
所述第一电容的第一连接端与所述第二电容的第一连接端共用同一个焊盘；
所述第三电容的第一连接端与所述第四电容的第一连接端共用同一个焊盘。
可选地，所述主板还包括信号开关和CPU芯片，
在所述信号开关的控制下，所述第一电容的第二连接端与所述M.2接口的第一SATA信号接收端构成信号通路或者通过所述CPU芯片与所述M.2接口的第二SATA信号接收端构成信号通路；
所述第三电容的第二连接端与所述M.2接口的第一SATA信号发送端构成信号通路或者通过所述CPU芯片与所述M.2接口的第二SATA信号发送端构成信号通路。
可选地，所述SATA接口利用所述M.2接口占用的区域进行布局。
第二方面，本发明提供一种服务器，所述服务器包括上述主板。
本发明提供的主板及服务器，所述主板包括第一电路单元、第二电路单元及第三电路单元，其中，所述第一电路单元通过至少一个电路元件与所述第二电路单元构成第一信号通路，该第一信号通路上预留有所述电路元件的焊盘；所述第一电路单元通过至少一个电路元件与所述第三电路单元构成第二信号通路，该第二信号通路上预留有所述电路元件的焊盘；所述第一信号通路和所述第二信号通路上预留的焊盘采用叠焊盘设计。当需要接通第一信号通路时，在第一信号通路预留的焊盘处焊接对应的电路元件；当需要接通第二信号通路时，在第二信号通路预留的焊盘处焊接对应的电路元件，这样一块主板可以实现两个不同功能的信号通路的共存，只需要调整所要焊接的预留位置的电路元件即可，其他器件可以共用，不仅可以满足不同用户的需求，同时降低了主板的成本。另外对于相同功能的电路，不需要重复验证，节省了开发周期。
附图说明
图1为本发明一实施例的主板的电路基本连接关系示意图；
图2为本发明另一实施例的主板的电路基本连接关系示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供一种主板，所述主板包括：第一电路单元、第二电路单元及第三电路单元，其中，
第一电路单元通过至少一个电路元件(如电容或电阻)与第二电路单元构成第一信号通路，该第一信号通路上预留有该电路元件的焊盘；
第一电路单元通过至少一个电路元件(如电容或电阻)与第三电路单元构成第二信号通路，该第二信号通路上预留有该电路元件的焊盘；
第一信号通路和第二信号通路上预留的电路元件的焊盘采用叠焊盘设计。
为便于理解，以一种实现M.2接口和SATA接口共存的服务器主板为例，如图1所示，该服务器主板包括南桥芯片U1、M.2接口J1和SATA接口J2，其中，
U1的SATA信号接收端SATA_RX通过电容C1与J1的第一SATA信号接收端J1_RX1构成第一接收通路，主板上预留C1的焊盘，先不焊接C1；
U1的SATA信号接收端SATA_RX通过电容C2与J2的SATA信号接收端J2_RX构成第二接收通路，主板上预留C2的焊盘，先不焊接C2；
U1的SATA信号发送端SATA_TX通过电容C3与J1的第一SATA信号发送端J1_TX1构成第一发送通路，主板上预留C3的焊盘，先不焊接C3；
U1的SATA信号发送端SATA_TX通过电容C4与J2的SATA信号发送端J2_TX构成第二发送通路，主板上预留C4的焊盘，先不焊接C4；
C1的一个焊盘和C2的一个焊盘采用叠焊盘设计，C3的一个焊盘和C4的一个焊盘采用叠焊盘设计。
其中，C1、C2、C3和C4采用贴片电容。
具体地，C1的第一连接端与U1的SATA信号接收端SATA_RX连接，C1的第二连接端与J1的第一SATA信号接收端J1_RX1构成信号通路；
C2的第一连接端与U1的SATA信号接收端SATA_RX连接，C2的第二连接端与J2的SATA信号接收端J2_RX构成信号通路；
C3的第一连接端与U1的SATA信号发送端SATA_TX连接，C3的第二连接端与J1的第一SATA信号发送端J1_TX1构成信号通路；
C4的第一连接端与U1的SATA信号发送端SATA_TX连接，C4的第二连接端与J2的SATA信号发送端J2_TX构成信号通路；
C1的第一连接端和C2的第一连接端共用同一个焊盘，C3的第一连接端和C4的第一连接端共用同一个焊盘。
需要说明的是，电容C1、C2、C3和C4并不局限于单个电容，可以由多个电容串联和/或并联构成。
上述实施例的服务器主板，设计时预留出电容C1、C2、C3和C4的焊盘，先不焊接，当需要外接M.2设备的时候，只焊接C1和C3，不焊接C2和C4，接通第一接收通路和第一发送通路，使能M.2接口；当需要外接SATA设备的时候，只焊接C2和C4，不焊接C1和C3，接通第二接收通路和第二发送通路，使能SATA接口；这样一块主板可以实现M.2和SATA两种接口的共存，根据需要来调整要焊接的电容从而接通对应的接口，能够满足不同用户的需求。同时，主板上的其他器件可以共用，降低了主板的成本。另外对于相同功能的电路，不需要重复验证，节省了开发周期。
进一步地，如图2所示，该服务器主板还包括信号开关S1和CPU芯片U2，S1能够对信号通路进行切换，在S1的作用下，C1的第二连接端与J1的第一SATA信号接收端J1_RX1构成信号通路或者通过U2与J1的第二SATA信号接收端J1_RX2构成信号通路，经U2构成信号通路时SATA信号由J1_RX2输入，进入PCIE1～3_RX，经U2处理后由PCIE0_RX输出，再经S1到达C1的第二连接端；同理地，在S1的作用下，C3的第二连接端与J1的第一SATA信号发送端J1_TX1构成信号通路或者通过U2与J1的第二SATA信号发送端J1_TX2构成信号通路，经U2构成信号通路时SATA信号先经C3到达C3的第二连接端，再经S1进入U2的PCIE0_TX，经U2处理后由PCIE1～3_TX输出到J1的第二SATA信号发送端J1_TX2。
另外，由于M.2接口占用的主板面积较大，而SATA接口的占用的面积相对较小，因此在布局时将SATA接口放置在M.2接口所占用的空间内部。这样可以减小主板的面积，降低主板成本。
本发明实施例还提供一种服务器，所述服务器包括上述主板。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求的保护范围为准。
Claims (8)
1.一种主板，其特征在于，所述主板包括第一电路单元、第二电路单元及第三电路单元，其中，
所述第一电路单元通过至少一个电路元件与所述第二电路单元构成第一信号通路，该第一信号通路上预留有所述电路元件的焊盘；
所述第一电路单元通过至少一个电路元件与所述第三电路单元构成第二信号通路，该第二信号通路上预留有所述电路元件的焊盘；
所述第一信号通路和所述第二信号通路上预留的电路元件的焊盘采用叠焊盘设计。
2.根据权利要求1所述的主板，其特征在于，所述电路元件为电容和/或电阻。
3.根据权利要求2所述的主板，其特征在于，所述第一电路单元为南桥芯片，所述第二电路单元为M.2接口，所述第三电路单元为SATA接口，其中，
所述南桥芯片的SATA信号接收端通过第一电容与所述M.2接口的第一SATA信号接收端构成第一接收通路，所述第一接收通路上预留有所述第一电容的两个焊盘；
所述南桥芯片的SATA信号接收端通过第二电容与所述SATA接口的SATA信号接收端构成第二接收通路，所述第二接收通路上预留有所述第二电容的两个焊盘；
所述南桥芯片的SATA信号发送端通过第三电容与所述M.2接口的第一SATA信号发送端构成第一发送通路，所述第一发送通路上预留有所述第三电容的两个焊盘；
所述南桥芯片的SATA信号发送端通过第四电容与所述SATA接口的SATA信号发送端构成第二发送通路，所述第二发送通路上预留有所述第四电容的两个焊盘；
所述第一电容的其中一个焊盘和所述第二电容的其中一个焊盘采用叠焊盘设计；
所述第三电容的其中一个焊盘和所述第四电容的其中一个焊盘采用叠焊盘设计。
4.根据权利要求3所述的主板，其特征在于，所述第一电容、第二电容、第三电容和第四电容为贴片电容。
5.根据权利要求3所述的主板，其特征在于，所述第一电容的第一连接端与所述南桥芯片的SATA信号接收端连接，所述第一电容的第二连接端与所述M.2接口的第一SATA信号接收端构成信号通路；
所述第二电容的第一连接端与所述南桥芯片的SATA信号接收端连接，所述第二电容的第二连接端与所述SATA接口的SATA信号接收端构成信号通路；
所述第三电容的第一连接端与所述南桥芯片的SATA信号发送端连接，所述第三电容的第二连接端与所述M.2接口的第一SATA信号发送端构成信号通路；
所述第四电容的第一连接端与所述南桥芯片的SATA信号发送端连接，所述第四电容的第二连接端与所述SATA接口的SATA信号发送端构成信号通路；
所述第一电容的第一连接端与所述第二电容的第一连接端共用同一个焊盘；
所述第三电容的第一连接端与所述第四电容的第一连接端共用同一个焊盘。
6.根据权利要求5所述的主板，其特征在于，所述主板还包括信号开关和CPU芯片，
在所述信号开关的控制下，所述第一电容的第二连接端与所述M.2接口的第一SATA信号接收端构成信号通路或者通过所述CPU芯片与所述M.2接口的第二SATA信号接收端构成信号通路；
所述第三电容的第二连接端与所述M.2接口的第一SATA信号发送端构成信号通路或者通过所述CPU芯片与所述M.2接口的第二SATA信号发送端构成信号通路。
7.根据权利要求3所述的主板，其特征在于，所述SATA接口利用所述M.2接口占用的区域进行布局。
8.一种服务器，其特征在于，所述服务器包括如权利要求1至7中任一项所述的主板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711337329.7A CN108089657B (zh) | 2017-12-14 | 2017-12-14 | 主板及服务器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711337329.7A CN108089657B (zh) | 2017-12-14 | 2017-12-14 | 主板及服务器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108089657A true CN108089657A (zh) | 2018-05-29 |
| CN108089657B CN108089657B (zh) | 2020-01-10 |
Family
ID=62174343
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711337329.7A Active CN108089657B (zh) | 2017-12-14 | 2017-12-14 | 主板及服务器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108089657B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060043425A1 (en) * | 2004-09-02 | 2006-03-02 | Sharp Kabushiki Kaisha | Semiconductor integrated circuit device which restricts an increase in the area of a chip, an increase in the number of lead terminals of a package, and can reduce parasitic inductance |
| CN204440378U (zh) * | 2015-02-10 | 2015-07-01 | 上海天奕达电子科技有限公司 | 通讯传输切换装置及电子系统 |
| US20160050787A1 (en) * | 2014-08-13 | 2016-02-18 | Wistron Corporation | Drive module, server mechanism and containing frame thereof |
| CN206413247U (zh) * | 2016-12-26 | 2017-08-15 | 北京小鸟看看科技有限公司 | 一种电子电路 |
-
2017
- 2017-12-14 CN CN201711337329.7A patent/CN108089657B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060043425A1 (en) * | 2004-09-02 | 2006-03-02 | Sharp Kabushiki Kaisha | Semiconductor integrated circuit device which restricts an increase in the area of a chip, an increase in the number of lead terminals of a package, and can reduce parasitic inductance |
| US20160050787A1 (en) * | 2014-08-13 | 2016-02-18 | Wistron Corporation | Drive module, server mechanism and containing frame thereof |
| CN204440378U (zh) * | 2015-02-10 | 2015-07-01 | 上海天奕达电子科技有限公司 | 通讯传输切换装置及电子系统 |
| CN206413247U (zh) * | 2016-12-26 | 2017-08-15 | 北京小鸟看看科技有限公司 | 一种电子电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108089657B (zh) | 2020-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101631425B (zh) | 电路板及其共存布线方法 | |
| CN104348673B (zh) | 一种调测的方法、主控板和业务板 | |
| CN104205482B (zh) | 微链路高带宽的芯片到芯片总线 | |
| EP2475051A1 (en) | Wireless terminal device | |
| CN101877935B (zh) | 主板布局布线方法及利用该方法布局布线的主板 | |
| CN106649162A (zh) | 一种Pci‑Express多端口聚合系统及其使用方法 | |
| CN108089657A (zh) | 主板及服务器 | |
| CN102300400A (zh) | 具有低电容的电路板结构 | |
| CN102573270A (zh) | 具有高速差分信号布线结构的印刷电路板 | |
| US8243466B2 (en) | Printed circuit board | |
| CN207529368U (zh) | 一种基于fpga芯片的i3c总线测试验证平台 | |
| CN104994040A (zh) | 一种以太网交换机及其应用的端口复用方法 | |
| CN105552520A (zh) | 一种天线及包括该天线的电子终端 | |
| CN105446922B (zh) | 一种兼容不同位宽ddr的pcb板及装置 | |
| CN203675437U (zh) | 电路板及具有此电路板的电子装置 | |
| CN209980238U (zh) | 兼容扩展装置及电子设备 | |
| CN107834244B (zh) | 移动终端、通用串行总线接口及其制造方法 | |
| CN205071446U (zh) | 一种兼容pcb板 | |
| CN205724034U (zh) | 一种移动终端 | |
| CN107526405B (zh) | 一种服务器灵活配置io装置和方法 | |
| CN109614356B (zh) | 一种双控系统通信装置 | |
| CN216014249U (zh) | 一种电路板、计算机板卡及计算机设备 | |
| US11357098B2 (en) | High-speed serial computer expansion bus circuit topology | |
| CN202750337U (zh) | 一种兼容单、双sim卡座的pcb板 | |
| CN104836567A (zh) | 一种基于无源变压器实现的差分与单端信号复合电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20211011 Address after: 100089 building 36, courtyard 8, Dongbeiwang West Road, Haidian District, Beijing Patentee after: Dawning Information Industry (Beijing) Co.,Ltd. Patentee after: ZHONGKE SUGON INFORMATION INDUSTRY CHENGDU Co.,Ltd. Address before: 100193 No. 36 Building, No. 8 Hospital, Wangxi Road, Haidian District, Beijing Patentee before: Dawning Information Industry (Beijing) Co.,Ltd. |
|
| TR01 | Transfer of patent right |