CN108051785B - 宽带数字阵列雷达接收通道的优化设计方法 - Google Patents

Abstract

本发明公开了一种宽带数字阵列雷达接收通道的优化设计方法，通过改变宽带数字阵列雷达接收通道的抽取模块及分数时延滤波器的相对位置，将后级抽取结构中的抗混叠滤波器前置，并将可变分数时延滤波器移到抽取模块之前,得到等效多级滤波器，从而根据等效多级滤波器的通带内纹波、阻带内纹波、通带截止频率、阻带截止频率要求，设计目标函数和约束条件来得到优化设计。本发明能有效地减少各级滤波器的阶数，降低系统复杂度和功耗。

Description

宽带数字阵列雷达接收通道的优化设计方法

技术领域

本发明属于宽带数字阵列技术领域，具体涉及一种基于时延波束形成的宽带数字阵列接收通道的优化设计方法。

背景技术

宽带数字阵列由于存在相控阵天线孔径效应及天线孔径渡越时间，直接采用相位加权无法形成期望的宽带波束方向图，因此，需采用基于时延的宽带波束形成方法。在采用数字时延方式时，常规的宽带数字阵列(WB-DAR)接收通道包括N个LNA(低噪声功放)、ADC(数模转换)、NCO(数字控制振荡器)和幅相加权模块，以及2N个抽取、整数时延和分数时延模块构成，其中N(N＞2)表示通道数，其结构如图1所示：LNA的输入端用于输入阵列接收信号，输出端与ADC的输入端相连，ADC的输出端分为两路，一路与NCO的同相输出端作为一个乘法器的输入，另一路与NCO的正交输出端作为另一个乘法器的输入，两个乘法器分别输出I路基带信号和Q路基带信号送到抽取模块的输入端，各抽取模块的抗混叠滤波器实现对输入信号的M倍(预设值)抽取处理；对应同一NCO的两个抽取模块的输出端分别与同一幅相加权模块的两个输入端相连，各幅相加权模块基于预置的幅相加权值W_i(i＝0,1,…,N-1)对输入信号进行幅相加权处理；幅相加权模块的两路输出端分别连接一个整数倍时延模块，该整数倍时延模块基于预置的整数倍时延值D_i(i＝0,1,…,N-1)实现对输入信号的整数倍时延处理，其中对应同一幅相加权模块的两个整数倍时延模块的时延值D_i相同；整数倍时延模块的输出端与分数时延模块的输入端相连，该分数时延模块通过滤波器实现对输入信号的可变分数时延，其滤波器通常采用Farrow结构，如图2所示，其中x(n)为滤波器输入，y(n)为滤波器输出，G_l(z)表示Farrow子滤波器，其中l＝0,…,L，L+1表示Farrow子滤波器数，d^l(l＝0,…,L)表示分数时延加权因子，即基于预置的d^l的对输入信号进行分数时延处理，其中对应同一幅相加权模块的两个分数时延模块的d^l相同；最后分别对N个对应I路基带、Q路基带的分数时延模块的输出进行合并得到对应的I路基带信号、Q路基带信号。

在采用FPGA实现时，WB-DAR接收通道需要用到大量的乘法器和加法器资源，使得接收通道资源消耗大，而减少接收通道资源消耗的途径在于优化设计方法，以降低抗混叠滤波器和分数时延滤波器的阶数，来满足指定的性能指标条件。

发明内容

本发明的发明目的在于：根据等价变换后整个通道的总体频率响应特性设计目标函数和约束条件，求解各级抗混叠滤波器和分数时延滤波器系数，降低滤波器阶数和系统复杂程度。

本发明的宽带数字阵列雷达接收通道的优化设计方法，包括下列步骤：

改变宽带数字阵列雷达接收通道的抽取模块及分数时延滤波器的相对位置，将后级抽取结构中的抗混叠滤波器前置，并将可变分数时延滤波器移到抽取模块之前,得到等效多级滤波器，从而根据等效多级滤波器的通带内纹波、阻带内纹波、通带截止频率、阻带截止频率要求，设计目标函数和约束条件来得到优化设计；

等效多级滤波器的总体频率响应函数H(jω)＝H₁(jω)H₂(jM₁ω)H_d(jMω)，其中H₁(jω)表示第一级抗混叠滤波器的频率响应，H₂(jM₁ω)表示第二级抗混叠滤波器的频率响应，H_d(jMω)表示第三级的可变分数时延滤波器的频率响应；

基于总体频率响应函数H(jω)与理想频率响应函数H_id(jω)的误差尽可能小，同时等效多级滤波器的各级滤波器的阶数尽可能小的优化目的进行近似最优解求解，得到各级滤波器的阶数、系数，以及可变分数时延滤波器的分支滤波器数量，完成宽带数字阵列雷达接收通道的优化设计。

优选的，可设置上述优化目的的目标函数为：

其中理想频率响应函数

加权函数

δ_c为通带内纹波，δ_s为阻带内纹波，

为滤波器的通带截止频率，

为滤波器的阻带起始频率，

表示滤波器的频率响应，ω表示频率，e表示自然底数，j为虚数单位，N表示滤波器阶数，d表示时延量。

进一步的，将对应总体频率响应函数H(jω)的阻带起始频率ω_s＝π/M，且对应的通带截止频率ω_c＝π/M-Δ，Δ＞0，M表示宽带数字阵列雷达接收通道的总抽取倍数。

对目标函数的最优化准则一般可以从最小最大化、最小二乘和约束最小二乘等不同准则中选择，当采用最小最大化准则对等效多级滤波器进行近似最优解求解，其具体步骤可以为：

(1)初始化δ_c、δ_s、ω_c、ω_s，以及分数时延间隔、时延误差门限，第一、二级抗混叠滤波器的抽取倍数M₁、M₂，总抽取倍数M＝M₁×M₂；

(2)各级滤波器的单独优化求解：

设置第一级抗混叠滤波器的阻带起始频率ω_s1＝π/M₁，通带截止频率ω_c1＝ω_c，以及时延量d＝0；基于当前δ_c和δ_s，根据目标函数得到第一级抗混叠滤波器的N₁/2+1个第一级抗混叠滤波器系数h₁(n)的当前优化值，其中N₁表示第一级抗混叠滤波器阶数，n为对应滤波器系数的序号；

设置第二级抗混叠滤波器的阻带起始频率ω_s2＝π/M₂，通带截止频率ω_c2＝M₁ω_c，以及时延量d＝0；基于当前δ_c和δ_s，根据目标函数得到第二级抗混叠滤波器的N₂/2+1个第二级抗混叠滤波器系数h₂(n)的当前优化值，其中N₂表示第二级抗混叠滤波器阶数，n为对应滤波器系数的序号；

设置可变分数时延滤波器的分支滤波器的阻带起始频率ω_s3＝π，通带截止频率ω_c3＝Mω_c，设置多个期望方向的时延量d_i，其中d_i的下标i为方向序号；基于当前δ_c和δ_s，根据目标函数获取满足时延误差门限的(N_m/2+1)(L+1)个可变分数时延滤波器的分支滤波器系数a(n,k)的当前优化值，其中N_m表示可变分数时延滤波器的分支滤波器阶数，n为对应滤波器系数的序号，L+1表示可变分数时延滤波器的分支滤波器数量，k为可变分数时延滤波器的分支滤波器分支序号；

(3)联合各级滤波器的当前优化求解结果，对等效多级滤波器进行优化求解：

将h₁(n)、h₂(n)和a(n,k)的当前优化值作为等效多级滤波器的N₁/2+N₂/2+(N_m/2+1)(L+1)+2个滤波器系数的初始值，基于δ_c、δ_s、ω_c、ω_s，根据目标函数得到等效多级滤波器的各级滤波器系数h₁(n)、h₂(n)和a(n,k)的当前最优解；

采用递减的方式更新N₁、N₂、N_m和L，以及δ_c和δ_s的取值，并基于更新后的值反复执行步骤(2)和(3)，直到不满足H(jω)的指标要求：

并将最近的满足H(jω)的指标要求的各滤波器系数h₁(n)、h₂(n)和a(n,k)的最优解，及对应的N₁、N₂、N_m和L的优化值作为等效多级滤波器的近似最优解。

综上所述，由于采用了上述技术方案，本发明的有益效果是：有效地减少各级滤波器的阶数，降低WB-DAR接收通道复杂度和功耗。

附图说明

图1是常规的宽带数字阵列接收通道的结构示意图；

图2是Farrow结构示意图；

图3是WB-DAR接收通道典型结构；

图4是WB-DAR接收通道等效频率响应结构；

图5是WB-DAR接收通道的滤波器系数优化处理过程示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面结合实施方式和附图，对本发明作进一步地详细描述。

基于Farrow结构实现的可变分数时延滤波器(VFD滤波器)结构如图2所示，各分支滤波器系数为a(n,k),n＝0,…N-1，k＝0,…,L，则可以得到并行的分支滤波器和VFD滤波器的频率响应函数分别为：

其中d^k表示分数时延加权因子。

常规的WB-DAR接收通道的典型结构如图3所示，其中f_s表示原始采样率，总的抽取倍数M＝M₁M₂。改变抽取模块及分数时延滤波器的相对位置，将后级抽取结构中的抗混叠滤波器前置，并将可变分数时延滤波器移到抽取模块之前，从而得到如图4所示的等效频率响应结构，即等效多级滤波器，从而根据等效多级滤波器的通带内纹波、阻带内纹波、通带截止频率、阻带截止频率要求，设计目标函数和约束条件来得到优化设计，参见图5，其具体实现为：

用h₁(n)和h₂(n)分别表示两级抗混叠滤波器系数，则两级滤波器的频率响应函数分别为：

在进行等价变换后，整个WB-DAR接收通道的总体频率响应函数H(jω)可以表示为：

H(jω)＝H₁(jω)H₂(jM₁ω)H_d(jMω)。 (5)

因而对宽带数字阵列雷达接收通道的优化目标就等效为：总体频率响应函数H(jω)与理想频率响应函数H_id(jω)的误差尽可能小，同时各级滤波器(两级抗混叠滤波器、可变分数时延滤波器分支滤波器)的阶数尽可能小。基于该优化目标，本领域技术人员可设置对应的目标函数和约束条件，从而求解出等效多级滤波器系数及阶数，以及VFD滤波器分支滤波器个数，进而得到宽带数字阵列雷达接收通道的对应滤波器系数及阶数等优化参数信息。

在FIR滤波器求解过程中采用的最优化准则一般可以从最小最大化、最小二乘和约束最小二乘等不同准则中选择，最优化准则的选择并不影响求解近似最优解的过程。本具体实施方式中，优选采用最小最大化准则来求解近似最优解。

设总体频率响应函数H(jω)满足以下指标要求：

其中理想频率响应函数H_id(jω)设置为：

且δ_c为通带内纹波，δ_s为阻带内纹波，ω_c为通带截止频率，ω_s为阻带起始频率，N表示对应滤波器的阶数，d表示时延量。考虑到采取抽取时过渡带不混叠的方式来提高信噪比，可将参数设置为ω_s＝π/M且ω_c＝π/M-Δ，Δ＞0。

为了得到更好的滤波器性能，定义加权函数W(jω)：

加权后误差函数为：

E(jω)＝W(jω)H(jω) (9)

则求最优解的过程即为寻找未知的滤波器系数h₁(n),n＝0,1,2,…,N₁/2，h₂(n),n＝0,1,2,…,N₂/2和a(n,k),n＝0,…N_m/2,k＝0,…,L，以及误差δ，在实现最小化δ的同时满足|E(jω)|＜δ。当最小化后的δ满足δ≤δ_c时，所得到的总体滤波器频率响应能够达到(6)式中给出的要求。

求解时，可使用Matlab软件提供的最优化函数fminimax来完成多次迭代求解。如果在求解时能够给出合适的初始化滤波器系数，则可以降低对滤波器阶数的要求，使求解过程收敛速度加快。具体求解过程包括以下步骤：

①保持δ_c和δ_s不变，设置ω_s1＝π/M₁，ω_c1＝ω_c和d＝0，将(6)-(9)式中的H(jω)替换成H₁(jω)，利用fminimax求解出幅频响应满足要求的N₁/2+1个系数h₁(n)。

②保持δ_c和δ_s不变，设置ω_s2＝π/M₂，ω_c2＝M₁ω_c和d＝0，将(6)-(9)式中的H(jω)替换成H₂(jω)，利用fminimax求解出幅频响应满足要求的N₂/2+1个系数h₂(n)。

③保持δ_c和δ_s不变，设置ω_s3＝π，ω_c3＝Mω_c和多个期望方向对应的时延d_i，根据(2)式得到对应的H_d(jω)，并将(6)-(9)式中的H(jω)替换成H_d(jω)，利用fminimax求解出群时延误差满足要求的(N_m/2+1)(L+1)个系数，然后按照(5)式来评估得到的总体频率响应函数特性，如果不满足要求，则修改VFD滤波器分支滤波器阶数N_m，重复①至③步，直到满足要求。

④将得到的h₁(n)，h₂(n)和a(n,k)作为N₁/2+N₂/2+(N_m/2+1)(L+1)+2个滤波器系数的初始解，根据(6)-(9)式，将对总体频率响应函数给出的δ_c、δ_s、ω_s和ω_c代入，利用fminimax求解出满足要求的多级滤波器的最优系数。

⑤在得到第一次的最优解后，减少N₁、N₂、N_m和L，重复①至④步，直到阶数减少后，求解出的滤波器系数对应的频率响应不再满足要求，则上一轮得到的滤波器系数就是阶数最少的近似最优解。

上述过程，为了减少总执行次数，可以按照通常使用的FIR滤波器阶数估算公式计算出N₁和N₂的初始值，在其后降低阶数时，按照两分法来进行尝试，这样可以有效地降低计算次数。

实施例

在本实施例中，设WB-DAR接收通道抽取倍数M＝6，分两级抽取实现M₁＝2和M₂＝3，通带内纹波δ_c＝0.0023，阻带纹波δ_s＝0.003，通带截止频率ω_c＝π/M-Δ,Δ＞0，阻带起始频率ω_s＝π/M，分数时延间隔Δd＝0.1，时延误差小于0.001。

先设置滤波器初始系数为全零，从①至③步分别利用fminimax函数求解出两级抗混叠滤波器和VFD滤波器系数，评估接收通道总体频率响应函数是否满足要求，当总体频率响应函数特性满足要求时，对应的滤波器阶数在表1中给出。随后，以此时的滤波器系数为初始系数，再进行联合优化求解，如果得到的接收通道总体频率响应函数满足要求，则减少各级滤波器阶数，重复①至④步，在经过数次重复后，总体频率响应函数满足要求时的各级滤波器最少阶数也在表1中给出。

表1

从表1中给出的滤波器阶数可以看出，采用本发明提出的优化设计方法可以有效地减少各级滤波器的阶数，从而降低整个WB-DAR接收通道的资源消耗。

以上所述，仅为本发明的具体实施方式，本说明书中所公开的任一特征，除非特别叙述，均可被其他等效或具有类似目的的替代特征加以替换；所公开的所有特征、或所有方法或过程中的步骤，除了互相排斥的特征和/或步骤以外，均可以任何方式组合。

Claims (5)

1.宽带数字阵列雷达接收通道的优化设计方法，其特征在于，包括下列步骤：

改变宽带数字阵列雷达接收通道的抽取模块及分数时延滤波器的相对位置，将后级抽取结构中的抗混叠滤波器前置，并将可变分数时延滤波器移到抽取模块之前,得到等效多级滤波器；

等效多级滤波器的总体频率响应函数H(jω)＝H₁(jω)H₂(jM₁ω)H_d(jMω)，其中H₁(jω)表示第一级抗混叠滤波器的频率响应，H₂(jM₁ω)表示第二级抗混叠滤波器的频率响应，H_d(jMω)表示第三级的可变分数时延滤波器的频率响应；其中，j为虚数单位，ω表示频率，M表示宽带数字阵列雷达接收通道的总抽取倍数，M₁表示第一级抗混叠滤波器的抽取倍数；

根据等效多级滤波器的通带内纹波、阻带内纹波、通带截止频率、阻带截止频率要求，基于总体频率响应函数H(jω)与理想频率响应函数H_id(jω)的误差尽可能小，同时等效多级滤波器的各级滤波器的阶数尽可能小的优化目的进行近似最优解求解，得到各级滤波器的阶数、系数，以及可变分数时延滤波器的分支滤波器数量，完成宽带数字阵列雷达接收通道的优化设计。

2.如权利要求1所述的方法，其特征在于，设置所述优化目的的目标函数为：

其中理想频率响应函数

加权函数

δ_c为通带内纹波，δ_s为阻带内纹波，

为滤波器的通带截止频率，

为滤波器的阻带起始频率，

表示滤波器的频率响应；ω_s、ω_c分别表示对应总体频率响应函数H(jω)的阻带起始频率、通带截止频率；e表示自然底数，N表示滤波器阶数，d表示时延量。

3.如权利要求2所述的方法，其特征在于，对应总体频率响应函数H(jω)的阻带起始频率ω_s＝π/M，且对应的通带截止频率ω_c＝π/M-Δ，Δ＞0。

4.如权利要求3所述的方法，其特征在于，采用最小最大化准则对等效多级滤波器进行近似最优解求解，具体为：

初始化δ_c、δ_s、ω_c、ω_s，以及分数时延间隔、时延误差门限，第一、二级抗混叠滤波器的抽取倍数M₁、M₂，总抽取倍数M＝M₁×M₂；

各级滤波器的单独优化求解：

设置第一级抗混叠滤波器的阻带起始频率ω_s1＝π/M₁，通带截止频率ω_c1＝ω_c，以及时延量d＝0；基于当前δ_c和δ_s，根据目标函数得到第一级抗混叠滤波器的N₁/2+1个第一级抗混叠滤波器系数h₁(n)的当前优化值，其中N₁表示第一级抗混叠滤波器阶数，n为对应滤波器系数的序号；

设置第二级抗混叠滤波器的阻带起始频率ω_s2＝π/M₂，通带截止频率ω_c2＝M₁ω_c，以及时延量d＝0；基于当前δ_c和δ_s，根据目标函数得到第二级抗混叠滤波器的N₂/2+1个第二级抗混叠滤波器系数h₂(n)的当前优化值，其中N₂表示第二级抗混叠滤波器阶数，n为对应滤波器系数的序号；

设置可变分数时延滤波器的分支滤波器的阻带起始频率ω_s3＝π，通带截止频率ω_c3＝Mω_c，设置多个期望方向的时延量d_i，其中d_i的下标i为方向序号；基于当前δ_c和δ_s，根据目标函数获取满足时延误差门限的(N_m/2+1)(L+1)个可变分数时延滤波器的分支滤波器系数a(n,k)的当前优化值，其中N_m表示可变分数时延滤波器的分支滤波器阶数，n为对应滤波器的系数的序号，L+1表示可变分数时延滤波器的分支滤波器数量，k为可变分数时延滤波器的分支滤波器分支序号；

联合各级滤波器的当前优化求解结果，对等效多级滤波器进行优化求解：

将h₁(n)、h₂(n)和a(n,k)的当前优化值作为等效多级滤波器的N₁/2+N₂/2+(N_m/2+1)(L+1)+2个滤波器系数的初始值，基于δ_c、δ_s、ω_c、ω_s，根据目标函数得到等效多级滤波器的各级滤波器系数h₁(n)、h₂(n)和a(n,k)的当前最优解；

采用递减的方式更新N₁、N₂、N_m和L，以及δ_c和δ_s的取值，再对各级滤波器的单独优化求解获取h₁(n)、h₂(n)和a(n,k)的当前优化值；以及对等效多级滤波器进行优化求解，获取h₁(n)、h₂(n)和a(n,k)的当前最优解；直到不满足总体频率响应函数H(jω)的指标要求：

并将最近的满足H(jω)的指标要求的各滤波器系数h₁(n)、h₂(n)和a(n,k)的最优解，及对应的N₁、N₂、N_m和L的优化值作为等效多级滤波器的近似最优解。

5.如权利要求4所述的方法，其特征在于，首次执行各级滤波器的单独优化求解前，设置第一、二级抗混叠滤波器阶数N₁和N₂的初始值，设置可变分数时延滤波器的阶数N_m和分支滤波器数量L+1，再执行各级滤波器的单独优化求解。

Images