CN108028172A - 使用硅氢加成钝化的表面选择性原子层沉积 - Google Patents

使用硅氢加成钝化的表面选择性原子层沉积 Download PDF

Info

Publication number
CN108028172A
CN108028172A CN201680054413.5A CN201680054413A CN108028172A CN 108028172 A CN108028172 A CN 108028172A CN 201680054413 A CN201680054413 A CN 201680054413A CN 108028172 A CN108028172 A CN 108028172A
Authority
CN
China
Prior art keywords
substrate
substrate surface
film
deposition
exposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680054413.5A
Other languages
English (en)
Other versions
CN108028172B (zh
Inventor
K·陈
陈宏�
陈一宏
A·B·玛里克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of CN108028172A publication Critical patent/CN108028172A/zh
Application granted granted Critical
Publication of CN108028172B publication Critical patent/CN108028172B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01001—Hydrogen [H]

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Chemical Vapour Deposition (AREA)
  • Crystallography & Structural Chemistry (AREA)

Abstract

公开了用于通过原子层沉积选择性地沉积膜的方法。基板表面通过硅氢加成来钝化以防止沉积，并允许在未钝化的表面上选择性沉积。

Description

使用硅氢加成钝化的表面选择性原子层沉积
技术领域
本公开的实施例总体上涉及原子层沉积方法。更具体地，本公开的实施例涉及其中表面通过硅氢加成来钝化的表面选择性原子层沉积。
背景技术
随着半导体器件的尺寸缩小，半导体工业对工艺变化的容差持续降低。为了满足这些更严的工艺要求，工业已经开发了满足所述更严工艺窗口要求的大批新工艺，但这些工艺经常花费更长的时间来完成。例如，为了将铜扩散阻挡层共形地形成到具有大纵横比、65纳米或更小互连特征的表面上，使用ALD(原子层沉积)工艺可能是有益的。ALD是相比CVD(化学气相沉积)呈现优异的阶梯覆盖的CVD的变体。ALD基于原子层外延(atomic layerepitaxy；ALE)，所述ALE最初用于制造电致发光显示器。ALD采用化学吸附以在基板表面上沉积反应前体分子的饱和单层。这通过周期性地使进入沉积腔室的适当的反应前体的脉冲交替来实现。反应前体的每次注入通常由惰性气体净化来分隔，以向先前沉积的层提供新原子层，从而在基板的表面上形成均匀的材料层。重复反应前体和惰性净化气体的循环以将材料层形成至预定厚度。
常规意义上而言，原子层沉积是在所有表面上沉积的非选择性技术。本领域中需要在基板上选择性地沉积膜的方法。
发明内容
本公开的一个或多个实施例涉及沉积膜的方法。提供基板，所述基板包含包括氢终止表面的第一基板表面和包括非氢终止表面的第二基板表面。基板暴露于钝化剂以与氢终止表面反应来形成钝化表面。钝化剂包含具有至少一个不饱和碳-碳键的有机物质。基板暴露于一种或多种沉积气体以相对于钝化表面在第二基板表面上选择性地沉积膜。
本公开的附加实施例涉及沉积膜的方法。提供基板，所述基板包含包括氢终止表面的第一基板表面和包括非氢终止电介质的第二基板表面。基板暴露于钝化剂以与氢终止表面反应来形成钝化表面。钝化剂包含具有至少一个不饱和碳-碳键的有机硅烷。基板暴露于一种或多种沉积气体以选择性地在第一钝化表面上方在第二基板表面上沉积氮化硅膜。
本公开的进一步的实施例涉及沉积膜的方法。提供包含第一基板表面和第二基板表面的基板。基板暴露于稀释的HF以从第一基板表面去除氧化物来提供氢终止表面。第二基板表面包含非氢终止表面。基板暴露于钝化剂以与氢终止表面反应来形成钝化表面。钝化剂包含三甲基乙烯硅烷。基板顺序地暴露于第一反应气体和第二反应气体，以便相对于钝化表面选择性地在第二基板表面上沉积SiN膜。第一反应气体包含四氯化硅，并且第二反应气体包含氨。
附图说明
因此，为了能够详细地理解本公开的上述特征的方式，可参考实施例进行对上文简要概述的本公开的更具体的描述，在附图中示出实施例中的一些。附图仅示出本公开的典型实施例，并因此不应视为是限制性的，因为本公开可承认其他等效实施例。
图1示出根据本公开的一个或多个实施例的处理方法的示意图；以及
图2示出根据本公开的一个或多个实施例的批处理腔室的实施例。
具体实施方式
本公开的实施例提供用于选择性原子层沉积(ALD)的沉积方法。本公开的实施例涉及使用钝化来影响沉积选择性。常规意义上而言，ALD是非选择性的的并且在所有表面上沉积。用于阻止ALD共反应剂中的一种共反应剂的附着的一些技术可影响选择性。这种技术当为表面选择性的并且仅在不期望沉积的表面上阻止附着时是有效的。
本公开的一个或多个实施例提供用于相对于基板的第二部分优先在基板的一个部分上选择性地沉积膜的方法。本公开的一些实施例提供用于钝化一种表面类型以允许选择性沉积的方法。本公开的一个或多个实施例提供用于选择性沉积的可逆表面钝化工艺。
在一些实施例中，方法使用硅氢加成以钝化具有有机硅或有机物质的Si表面，所述有机物质阻止用于ALD的前体的附着。例如，在其中存在SiN、SiO和Si表面的基板上，可以在执行ALD之前钝化Si表面。最终结果为ALD大体上仅在SiN和SiO表面上而不在Si上发生。
在方法的一些实施例中，从表面上去除原生氧化物以在Si表面上产生SiH。原生氧化物的去除可通过任何合适技术(包括但不限于将基板沉浸在以100:1稀释的HF中)来完成。在稀释的HF浸泡之后，Si能以SiH终止。SiN和SiO表面不以SiH终止(SiN以SiF和SiOH终止；SiO以SiOH终止)。
随后基板可传递至其中可执行硅氢加成的另一容器或腔室。硅氢加成可在气相或液相中、在具有或不具有催化剂以及具有或不具有UV(紫外线)暴露的条件下完成。例如，不受理论束缚，在气相中，三甲基乙烯硅烷(TMVS)被传递至放置基板的腔室中。在UV照射下，硅氢加成经由SiH与TMVS的反应而发生，从而将SiH变成SiCH2CH2Si(CH3)3。在SiO和SiN表面上不发生这种反应，因为这些表面不具有SiH。
在硅氢加成之后，基板可传递至其中可执行热ALD的ALD腔室中。例如，在空间ALD腔室中，可执行使用SiCl4和NH3的氮化硅的热ALD。同样，不受理论束缚，人们相信，Si表面上SiCH2SH2Si(CH3)3部分的存在(即，钝化)阻止SiCl4的附着，从而导致在Si表面上没有ALD或减少的ALD的量。此钝化不存在于SiN和SiO表面上；因此在这些表面上既不阻止也不延迟ALD生长。总体结果在于，相比在Si上形成，更多ALD氮化硅在SiN和SiO上形成。换句话说，相对于Si表面，膜选择性地沉积在SiN和SiO表面上。
可采用其他热ALD系统，包括但不限于氮化硅、TiO、TiN、TaN、MnN。可以使用其他钝化分子(不限于TMVS)。示例包括但不限于乙烯基硅烷、烯烃和炔烃。
如在本说明书和所附权利要求书中所使用，术语“基板”和“晶片”可互换地使用，这两者均指工艺在其上起作用的表面或表面的部分。本领域技术人员还将理解，除非上下文另外明确地指出，否则对基板的引用也仅指基板的一部分。另外，提及在基板上沉积既可以意味着裸基板，又可以意味着具有沉积或形成在其上的一个或多个膜或特征的基板。
如本文所使用的“基板”是指在制造工艺期间在其上执行膜处理的任何基板或基板上形成的材料表面。例如，取决于应用，在其上可执行处理的基板表面包括诸如以下材料，硅、氧化硅、应变硅、绝缘体上硅(silicon on insulator；SOI)、碳掺杂氧化硅、氮化硅、掺杂硅、锗、砷化镓、玻璃、蓝宝石，以及任何其他材料，诸如金属、金属氮化物、金属合金，以及其他导电材料。基板包括但不限于半导体晶片。基板可暴露于预处理工艺以抛光、蚀刻、还原、氧化、羟化、退火和/或烘烤基板表面。除了直接在基板本身的表面上的膜处理外，在本发明中，所公开的膜处理步骤中的任一步骤也可在基板上形成的下层上执行，如下文更详细地公开；并且术语“基板表面”旨在包括如上下文指出的此类下层。因此例如，在膜/层或部分膜/层已经沉积到基板表面上的情况下，新沉积的膜/层的被暴露表面变成基板表面。给定的基板表面包含什么将取决于将沉积什么膜，以及使用的特定化学作用。在一个或多个实施例中，第一基板表面将包含金属，并且第二基板表面将包含电介质，反之亦然。在一些实施例中，基板表面可包含某种官能团(例如-OH、-NH、等等)。
用于本公开的实施例的基板可以是任何合适的基板。在一些实施例中，基板为刚性的、离散的、总体上平坦的基板。如在本说明书和所附权利要求书中所使用，当指基板时，术语“离散的”意味着基板具有固定尺寸。一个或多个实施例的基板是半导体基板，诸如200毫米或300毫米直径的硅基板。在一些实施例中，基板是硅、硅锗、砷化镓、氮化镓、锗、磷化镓、磷化铟、蓝宝石或碳化硅中的一种或多种。
如在本说明书和所附权利要求书中所使用，术语“反应气体”、“前体”、“反应剂”等等可互换地使用以意指包括与基板表面反应的物质的气体。例如，第一“反应气体”可仅吸附到基板的表面上，并且可用于与第二反应气体进一步化学反应。
本公开的实施例提供相对于第二表面选择性地在将金属膜沉积到一个表面上的方法。如在本说明书和所附权利要求书中所使用，术语“相对于另一表面选择性地在一个表面上沉积膜”和类似表述意味着第一量的膜沉积在第一表面上，并且第二量的膜沉积在第二表面上，其中第二量的膜的少于第一量的膜，或者没有第二量的膜。在这方面使用的术语“相对于”不暗示一个表面在另一表面的顶部的实体取向，而是意指一个表面相对于另一表面的化学反应的热力学或动力学性质的关系。例如，相对于硅表面，选择性地将氮化硅膜沉积到电介质表面上意味着氮化硅膜沉积在电介质表面上，并且较少的SiN或没有SiN沉积在Si表面上；或者意味着SiN膜在电介质表面上的形成相对于SiN膜在Si表面上的形成在动力学或热力学上是有利的。
参见图1，本公开的一个或多个实施例涉及沉积膜的方法。提供包含第一基板表面12和第二基板表面14的基板10。第一基板表面12包括氢终止表面(即，具有-H基团的表面)。第二基板表面14包括非氢终止表面(即，不具有-H终止的表面)。非氢终止表面的一些示例包括但不限于-OH和-NH2。在一些实施例中，第一基板表面12大体上仅包含氢终止。如在这方面所使用，术语“大体上仅”意味着第一基板表面的表面终止为至少约75％、80％、85％、90％或95％的氢终止。在一些实施例中，第二基板表面14大体上仅包含非氢终止。如在这方面所使用，术语“大体上仅”意味着第二基板表面的表面终止为至少约75％、80％、85％、90％或95％的非氢终止。在一些实施例中，第一基板表面12和第二基板表面14的一个或多个包含电介质。在一个或多个实施例中，第一基板表面12包含硅，并且第二基板表面14包含电介质。电介质可以为低k(电介质常数)电介质或高k电介质。
基板10暴露于钝化剂以与第一基板表面12和/或第二基板表面14中的一个或多个反应。将基板表面暴露于钝化剂可由任何适当的工艺完成。暴露可以指浸泡，其中基板表面的至少一些表面由钝化剂“浸泡”或“淹没”以允许发生表面反应。如在本说明书和所附权利要求书中所使用，术语“钝化剂”指形成保护表面免受非刻意的后续反应的层的化合物。图1示出最初表面反应的示意图，所述最初表面反应在Si-H终止表面(第一基板表面12)与Si-OH终止表面(第二基板表面14)上发生。
硅-碳键很强，并且不是非常的具有活性。不受任何特定的操作原理束缚，人们相信，硅氢加成可以通过形成硅-碳键来使表面去活化。硅-碳键也是热稳定的，显示出高达600℃或更高的稳定性。
钝化剂在第一基板表面12上与氢终端反应以形成钝化表面13。合适的钝化剂是可与表面氢基团反应以形成钝化表面的那些钝化剂。在一些实施例中，钝化剂包含具有至少一个不饱和碳-碳键的有机物质。不饱和碳-碳键可以是双键或三键。在一些实施例中，不饱和的碳-碳键为双键。在一个或多个实施例中，不饱和的碳-碳键为三键。在一些实施例中，钝化剂包含多于一个不饱和键。在一个或多个实施例中，钝化剂大体上不包含不具有不饱和碳-碳键的物质。如在这方面所使用，“大体上不”意味着钝化剂中的少于约10％、5％、2％或1％的物质不具有不饱和碳-碳键。本领域的技术人员应理解，可稀释钝化剂，或可利用载气将钝化剂携带到处理腔室中。载气可以任何合适的非反应物质，并且不认为是钝化剂的部分。一些实施例的钝化剂为乙烯基、烯烃或炔烃中的一种或多种。
钝化剂可以是具有通式CxHy、具有至少一个不饱和碳-碳键的任何不饱和有机化合物。合适的示例包括但不限于1-辛烯或1,4-环辛二烯。钝化剂可以是任何线性的、分支的或环状的不饱和有机化合物。
钝化剂可以是具有通式SixCyHz、具有至少一个不饱和碳-碳键的有机硅烷。有机硅烷例如可以是乙烯基硅烷、甲硅烷基烯烃或甲硅烷基炔烃。在一些实施例中，有机硅烷包含三甲基乙烯硅烷。
在一个或多个实施例中，有机硅烷包含大体上仅键合至碳原子的硅原子。如在本说明书和所附权利要求书中所使用，术语“大体上仅(键合)至碳”意味着在原子的基础上，少于约5％的硅原子键合至除碳以外的原子。在一个或多个实施例中，有机硅烷大体上不包含Si-H或Si-OH键。如在本说明书和所附权利要求书中所使用，术语“大体上没有Si-H键和/或Si-OH键”意味着少于约5％的硅原子键合至氢或氢氧化物。
钝化剂暴露于基板表面所处的温度取决于例如第一表面、第二表面、钝化剂、计划的未来处理设备、过去的处理设备和正使用的处理装备。例如，更低温度的工艺可以帮助保持基板的热预算以用于进一步处理。在一些实施例中，基板表面在约50℃至约600℃的范围中的温度下暴露于钝化剂。
钝化剂暴露时间可取决于例如钝化剂对主体表面材料的反应性而变化。在一些实施例中，基板暴露于钝化剂达约10秒至约60分钟范围内的时间。在一些实施例中，钝化剂暴露发生达少于约10分钟、5分钟、1分钟或0.5分钟的时间。
钝化工艺的温度可取决于例如正使用的前体而变化，任选地沉积工艺的温度可取决于例如正使用的前体而变化。工艺的每个部分可在不同于工艺的其他部分的温度下发生。在一些实施例中，工艺发生在约200℃至约650℃范围中的温度下，或发生在约300℃至约600℃范围中的温度下，或者发生在约400℃至约550℃范围中的温度下。
表面钝化可取决于例如温度和钝化剂而发生在任何合适的压力下。一些实施例的压力在约0.01托至约760托的范围中，或在约0.1托至约100托的范围中，或约为10托。
可使钝化剂在任何载气中流入处理腔室中。在一些实施例中，载气包含氩气、氦气和/或氮气中的一种或多种。钝化剂的流量在约1sccm至约30,000sccm的范围中，或在约100sccm至约10,000sccm的范围中或约为1000sccm。能以约0.01g/min至约4g/min范围中的速度，或以约1g/min的速度将钝化剂传递至基板。
在形成钝化表面13之后，膜可沉积到第二基板表面14上，而不影响钝化表面13。膜可通过任何合适的技术来沉积。在一些实施例中，基板10暴露于一种或多种沉积气体，以便在相对于钝化表面13选择性地在第二基板表面14上沉积膜15。
在一些实施例中，第一基板表面12包含硅。在一个或多个实施例中，第二基板表面14包含SiO和/或SiN中的一种或多种。在一些实施例中，基板10进一步包含第三基板表面，其中第二基板表面14包含SiO，并且第三基板表面包含SiN。在一些实施例中，钝化表面包含SiH，并且第二表面包含SiOH。
在一些实施例中，方法进一步包含从第一基板表面去除氧化物以产生氢终止表面。第一基板表面可具有通过暴露于大气形成的氧化物(原生氧化物)或通过氧化形成的氧化物。在一些实施例中，氧化物为原生氧化物。氧化物可通过任何合适的方法去除。在一些实施例中，从第一基板表面去除氧化物包含：将表面暴露于稀释的HF。稀释的HF可例如是1％HF溶液。
在一些实施例中，钝化之后形成的膜包含SiN、TiO、TiN、TaN和/或MnN中的一种或多种。
在一个或多个实施例中，所沉积的膜15包含SiN。一些实施例的膜15通过原子层沉积来沉积，所述原子层沉积包含顺序地暴露于含硅气体和含氮气体。合适的含硅气体包括但不限于硅烷、乙硅烷、丙硅烷、一氯硅烷、二氯硅烷、三氯硅烷、四氯化硅、六氯二硅烷(HCDS)、卤化碳硅烷和上述各项的组合。合适的含氮气体包括但不限于含氮等离子体、氨、胺、肼和/或碳氮化物。
膜形成工艺可以是CVD工艺，其中第一反应气体和第二反应气体同时暴露于基板表面，使得第一反应气体和第二反应气体在膜形成期间混合。
在一些实施例中，膜形成工艺是ALD工艺，其中基板或基板的部分顺序地暴露于第一反应气体和第二反应气体。顺序地暴露意味着基板或基板的部分在任何给定时刻仅暴露于第一反应气体和第二反应气体中的一者。在ALD工艺中，大体上没有第一反应气体和第二反应气体的气相混合。
图2示出空间原子层沉积批处理器的实施例，所述空间源自层沉积批处理器被称为处理腔室110。处理腔室110和所描述部件的形状仅是示例性的，并且不应视为对本公开的范围的限制。例如，八边形处理腔室可以是圆形的或六边形的，等等。负载锁定112腔室连接至处理腔室110的前部(其可被任意地指定为前部)，并且提供将处理腔室的内部与处理腔室110外部的大气分隔的方式。如本领域技术人员所知，负载锁定112可以是任何合适的负载锁定，并且能以作为任何合适的负载锁定的方式来操作。
基板160传递到处理腔室110中，进入装载区域120中。在装载区域120中，基板160可经受处理条件或者可停留。装载区域中的处理条件可以例如是将基板160预加热至工艺温度，将基板160暴露于钝化剂。
横向地将基板160从装载区域、通过气幕140而移动到第一工艺区域121。用序数词来描述工艺区域仅是示例性的，并且不应视为对本公开的范围的限制。术语“第一工艺区域”、“第二工艺区域”等的使用仅旨在作为描述处理腔室的不同部分的方便的方式。腔室内的工艺区域的特定位置不限于所示的实施例。基板160的横向移动可通过围绕箭头117所指示的轴线或者在箭头117的相反方向上旋转基座166而发生。在第一工艺区域121中，对于ALD工艺，基板160可暴露于第一反应气体或前体。
在处理腔室110内横向地移动基板160，从第一工艺区域121、通过气幕140而到第二工艺区域122。气幕140提供处理腔室110内的各种工艺区域之间的分隔。气幕被示出为具有截断内端的楔形部件，但应理解，气幕可以是适于维持工艺区域的隔离的任何形状。气幕140可以包括惰性气体端口和/或真空端口的任何合适的组合，所述惰性气体端口和/或真空端口能够分隔各个工艺区域的大气。在一些实施例中，气幕140按顺序包含真空端口、惰性气体端口和另一真空端口。在基板从第一工艺区域121移动至第二工艺区域122期间的某一时刻，基板的一个部分暴露于第二工艺区域，而基板的另一部分暴露于第一工艺区域121，并且中心部分在气幕140内。
一旦在第二工艺区域122中，基板160就可暴露于可完成ALD工艺的第二反应气体。例如，如果正在形成SiN膜，则第一反应气体可以是含硅前体，并且第二反应气体可以是含氮气体。
可沿箭头117所指示的圆形路径连续横向地移动基板160以将基板暴露于第三工艺区域123、第四工艺区域124、第五工艺区域125、第六工艺区域126和第七工艺区域127，并返回至装载区域。在一些实施例中，装载区域120、第二工艺区域122、第四工艺区域124和第六工艺区域126各自将基板暴露于包含乙醇的第二反应气体，并且第一工艺区域121、第三工艺区域123、第五工艺区域125和第七工艺区域127各自将基板160暴露于第一反应气体。图2中示出的实施例具有位于第一、第三、第五和第七工艺区域上方的楔形气体分布组件130，以便清楚地示出在气体分布组件130之间的基座166上的基板160。然而，应将理解，工艺区域中的任一个或全部工艺区域可具有气体分布组件130或其他气体传递系统。
一旦已经沉积了膜15，就可执行进一步处理。例如，第一基板表面12的去保护可发生以去除钝化。这可通过可在沉积膜15之后从表面去除有机化合物而不损害所沉积的膜的任何合适的方法或技术来完成。进一步处理可在同一处理腔室或不同处理腔室中执行。
在一些实施例中，暴露于钝化剂，随后是ALD沉积循环。在一些间隔处，蚀刻钝化剂，并且形成新的钝化层。在一些实施例中，在不超过约300次ALD循环、或200次ALD循环、或100次ALD循环、或75次ALD循环或50次ALD循环之后，蚀刻钝化层。在一个或多个实施例中，在每100次ALD沉积循环之后执行蚀刻工艺，随后在继续沉积之前再次使用钝化剂处理。
在一些实施例中，工艺发生在批处理腔室中。例如，在旋转压板腔室中，其中一个或多个晶片被放置于旋转夹持器(“压板”)上。随着压板旋转，晶片在各个处理区域之间移动。例如，在ALD中，处理区域将会将晶片暴露于前体和反应剂。另外，等离子体暴露可有助于适当地处理膜或表面以获得增强的膜生长，或用于获得理想的膜性质。
本公开的一些实施例在单个处理腔室中处理具有第一表面和第二表面的基板，在所述单个处理腔室中，在腔室的第一部分中，基板表面暴露于钝化剂。随后，基板可被旋转至处理腔室的第二部分和/或处理腔室的后续部分以沉积膜。在一些实施例中，基板可进一步旋转或移动至处理腔室的另一部分，在所述处理腔室的另一部分处可去除钝化层。为了分隔处理腔室的多个部分或多个区域的每一个或任一个，可采用气幕。气幕在处理区域之间提供净化气体端口和真空端口中的一个或多个以防止反应气体从一个区域移动至相邻区域。在一些实施例中，基板同时暴露于多于一个处理区域，其中基板的一个部分处于第一区域，而基板的另一部分同时处于处理腔室的分开的区域中。
如本文描述，各个工艺可在分开的处理腔室中或单个处理腔室中执行。在一些实施例中，每个工艺发生在单个处理腔室中，其中基板在多个区段之间横向地移动，每个区段通过气幕与相邻区段分隔。在此类实施例中，修整经图案化的层发生在处理腔室的第一区段中，沉积间隔物层发生在处理腔室的第二区段中，而蚀刻间隔物层发生在处理腔室的第三区段中。例如，此类处理方法可包含：将基板置于包含多个区段的处理腔室中，每个区段通过气幕与相邻区段分隔。基板的至少部分暴露于第一工艺条件以修整经图案化的层来减少经图案化的层的宽度。基板横向地移动通过气幕而至处理腔室的第二区段。在处理腔室的第二区段中，基板的至少部分暴露于第二工艺条件以在第一层和经图案化的层上方沉积间隔物层。随后，基板横向地移动通过气幕而至处理腔室的第三区段。随后，基板的至少部分暴露于第三工艺条件以从至少一个特征和通过经图案化的层而暴露的第一层的部分的顶表面蚀刻间隔物层。在基板从第一区段横向移动至第二区段期间，在基板的第二部分暴露于第二工艺条件且基板的中间部分暴露于气幕的同时，基板的第一部分暴露于第一工艺条件。中间部分是在第一部分与第二部分之间的基板的某个部分。在基板从第二区段横向移动至第三区段期间，在基板的第二部分暴露于第三工艺条件且基板的中间部分暴露于气幕的同时，基板的第一部分暴露于第二工艺条件。
本公开的实施例可与线性处理系统或者旋转处理系统一起使用。在线性处理系统中，等离子体离开壳体的区域的宽度跨前面的整个长度大体上相同。在旋转处理系统中，壳体一般可为“饼形”或“楔形”。在楔形段中，等离子体离开壳体的区域的宽度发生改变以符合饼形。如在本说明书和所附权利要求书中所使用，术语“饼形”和“楔形”可互换地使用以描述总体上为扇形的主体。例如，楔形段可以是圆形或圆盘形部件的部分，并且可具有截断点。饼状段的内边缘可变尖，或者可被截断成平坦的边缘或圆形。基板的路径可垂直于气体端口。在一些实施例中，气体注入组件中的每个包含多个细长的气体端口，所述细长的气体端口在大体上垂直于由基板横越的路径的方向上延伸。如在本说明书和所附权利要求书中所使用，术语“大体上垂直”意味着基板移动的总体方向沿着近似垂直于气体端口的轴线(例如，与所述轴线成约45゜至90゜)的平面。对于楔形气体端口，气体端口的轴线可被认为是定义为沿端口长度延伸的端口宽度的中点的线。
本公开的附加实施例涉及处理多个基板的方法。多个基板被装载到处理腔室中的基板支撑件上。旋转基板支撑件以跨气体分布组件传递多个基板中的每一个以将基板表面暴露于钝化剂，在基板上沉积膜，并且任选地去除钝化层。
在一些实施例中，一个或多个层可在等离子体增强型原子层沉积(PEALD)工艺期间形成。在一些工艺中，等离子体的使用提供充足的能量以促进物质进入激发态，在所述激发态中，表面反应变得有利且有可能。将等离子体引入工艺可以是持续性的或脉冲式的。在一些实施例中，前体(或反应气体)和等离子体的连续脉冲可用于处理层。在一些实施例中，反应剂可在本地(即，在处理区域内)或远程地(即，在处理区域外)电离。在一些实施例中，远程电离可在沉积腔室的上游发生，使得离子或其他高能或发光物质不与沉积膜直接接触。在一些PEALD工艺中，在处理腔室外部、诸如通过远程等离子体生成器系统生成等离子体。等离子体可经由本领域技术人员所知的任何合适的等离子体生成工艺或技术来生成。例如，等离子体可由微波(microwave；MW)频率生成器或射频(radio frequency；RF)生成器中的一个或多个生成。等离子体的频率可取决于正使用的特定反应物质来调谐。合适的频率包括但不限于2MHz、13.56MHz、40MHz、60MHz和100MHz，以及在GHz范围中，诸如，用于最常见微波生成器的2.45GHz。尽管可在本文公开的沉积工艺期间使用等离子体，但是可以不使用等离子体。实际上，其他实施例涉及在没有等离子体的非常温和条件下的沉积工艺。
根据一个或多个实施例，基板在形成层之前和/或之后经受处理。此处理可在相同腔室中或在一个或多个分开的处理腔室中执行。在一些实施例中，基板从第一腔室移动至分开的第二腔室以进行进一步处理。基板可直接从第一腔室移动至分开的处理腔室，或者基板可从第一腔室移动至一个或多个传递腔室，并且随后移动至分开的处理腔室。因此，处理装置可包含与传送站连通的多个腔室。此类装置可称为“群集工具”或“群集系统”等等。
通常，群集工具是包含多个腔室的模块化系统，所述多个腔室执行包括基板定心和取向、脱气、退火、沉积和/或蚀刻的各种功能。根据一个或多个实施例，群集工具包括至少第一腔室和中心传递腔室。中心传递腔室可容纳机械人，所述机械人可在处理腔室与负载锁定腔室之间以及之中往返运送基板。传递腔室通常维持在真空条件下，并且提供中间级以将基板从一个腔室往返运送至另一腔室和/或往返运送至位于群集工具前端的负载锁定腔室。可适于本公开的两个公知的群集工具为Centura@和Endura@，这两者都可从加利福尼亚州圣克拉拉市的应用材料公司获得。然而，可改变腔室的确切布置和组合以用于执行如本文描述的工艺的特定部分的目的。可使用的其他处理腔室包括但不限于循环层沉积(Cyclical Layer Deposition；CLD)、原子层沉积(ALD)、化学气相沉积(CVD)、物理气相沉积(Physical Vapor Deposition；PVD)、蚀刻、预清洁、化学清洁、诸如RTP(快速热处理)的热处理、等离子体氮化、脱气、取向、羟基化和其他基板工艺。通过在群集工具上的腔室中执行工艺，可避免大气杂质对基板的表面污染，而在沉积后续膜之前没有氧化。
根据一个或多个实施例，基板持续地处于真空或“负载锁定”条件下，并且当从一个腔室移动至下一个腔室时不暴露于环境空气。因此传递腔室处在真空下，并且在真空压力下“抽空”。惰性气体可存在于处理腔室或传递腔室中。在一些实施例中，惰性气体用作净化气体以便当在基板的表面上形成层之后去除反应剂中的一些或全部。根据一个或多个实施例，在沉积腔室的出口处注入净化气体以防止反应剂从沉积腔室移动至传递腔室和/或附加的处理腔室。因此，惰性气体的流动在腔室的出口处形成幕。
在处理期间，可加热或冷却基板。这种加热或冷却可由任何适当的方式完成，所述方式包括但不限于改变基板支撑件(例如，基座)的温度以及使加热或冷却的气体流向基板表面。在一些实施例中，基板支撑件包括可受控制以便以传导方式改变基板温度的加热器/冷却器。在一个或多个实施例中，加热或冷却正使用的气体(反应气体或惰性气体)以便局部地改变基板温度。在一些实施例中，加热器/冷却器位于邻近基板表面的腔室内以便以对流方式改变基板温度。
在处理期间，基板也可以是固定的或旋转的。可持续地或按离散的步长旋转基板。例如，可贯穿整个工艺旋转基板，或者在暴露于不同反应气体或净化气体之间可将基板转动一小的量。在处理期间旋转基板(持续地或逐步地)可通过使例如气流几何中的局部变化的影响最小化来帮助产生更均匀的沉积或蚀刻。
尽管上述内容针对本公开的实施例，但是也可设计本公开的其他和进一步实施例而不背离本公开的基本范围，并且本公开的范围由所附权利要求书确定。

Claims (15)

1.一种沉积膜的方法，所述方法包含：
提供基板，所述基板包含包括氢终止表面的第一基板表面和包括非氢终止表面的第二基板表面；
将所述基板暴露于钝化剂以与所述氢终止表面反应来形成钝化表面，所述钝化剂包含具有至少一个不饱和碳-碳键的有机物；以及
将所述基板暴露于一种或多种沉积气体以相对于所述钝化表面选择性地在所述第二基板表面上沉积膜。
2.如权利要求1所述的方法，其中所述钝化剂包含1-辛烯、1,4-环辛二烯和/或有机硅烷中的一种或多种。
3.如权利要求2所述的方法，其中所述有机硅烷包含三甲基乙烯硅烷。
4.如权利要求1至3任一项所述的方法，其中所述第一基板表面包含硅。
5.如权利要求4所述的方法，其中所述第二基板表面包含SiO和/或SiN中的一种或多种。
6.如权利要求4所述的方法，进一步包含第三基板表面，其中所述第二基板表面包含SiO，并且所述第三基板表面包含SiN。
7.如权利要求1至3任一项所述的方法，进一步包含：从所述第一基板表面去除氧化物以产生所述氢终止表面。
8.如权利要求7所述的方法，其中所述氧化物为原生氧化物。
9.如权利要求7所述的方法，其中从所述第一基板表面去除所述氧化物包含：将所述表面暴露于稀释的HF。
10.如权利要求9所述的方法，其中所述钝化表面包含SiH，并且所述第二表面包含SiOH。
11.如权利要求1至3任一项所述的方法，其中所述膜通过原子层沉积来沉积，所述原子层沉积包含顺序地暴露于第一反应气体和第二反应气体。
12.如权利要求11所述的方法，其中所述膜包含SiN、TiO、TiN、TaN和/或MnN中的一种或多种。
13.如权利要求11所述的方法，其中所述膜包含SiN。
14.如权利要求13所述的方法，其中所述第一反应气体包含硅烷、乙硅烷、丙硅烷、一氯硅烷、二氯硅烷、三氯硅烷、四氯化硅、六氯二硅烷(HCDS)、卤化碳硅烷中的一种或多种。
15.如权利要求14所述的方法，其中所述第二反应气体包含含氮等离子体、氨、胺、肼和/或碳氮化物中的一种或多种。
CN201680054413.5A 2015-09-19 2016-09-15 使用硅氢加成钝化的表面选择性原子层沉积 Active CN108028172B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201562221007P 2015-09-19 2015-09-19
US62/221,007 2015-09-19
PCT/US2016/051868 WO2017048911A1 (en) 2015-09-19 2016-09-15 Surface-selective atomic layer deposition using hydrosilylation passivation

Publications (2)

Publication Number Publication Date
CN108028172A true CN108028172A (zh) 2018-05-11
CN108028172B CN108028172B (zh) 2022-07-29

Family

ID=58289871

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680054413.5A Active CN108028172B (zh) 2015-09-19 2016-09-15 使用硅氢加成钝化的表面选择性原子层沉积

Country Status (4)

Country Link
US (1) US10790141B2 (zh)
KR (1) KR20180045040A (zh)
CN (1) CN108028172B (zh)
WO (1) WO2017048911A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110804731A (zh) * 2019-11-04 2020-02-18 江南大学 一种原子层沉积技术生长MnxN薄膜的方法
CN114761613A (zh) * 2020-10-27 2022-07-15 应用材料公司 钝化膜的选择性沉积

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI762194B (zh) 2017-07-18 2022-04-21 美商應用材料股份有限公司 在金屬材料表面上沉積阻擋層的方法
KR102306680B1 (ko) * 2017-07-23 2021-09-28 어플라이드 머티어리얼스, 인코포레이티드 실리콘계 유전체들 상에서의 선택적 증착을 위한 방법들
CN111108232A (zh) * 2017-09-19 2020-05-05 应用材料公司 用于在二氧化硅上选择性沉积电介质的方法
CN112005343A (zh) 2018-03-02 2020-11-27 朗姆研究公司 使用水解的选择性沉积
US10840355B2 (en) 2018-05-01 2020-11-17 Taiwan Semiconductor Manufacturing Company, Ltd. Increasing source/drain dopant concentration to reduced resistance
JP6860605B2 (ja) * 2019-03-18 2021-04-14 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム
JP6960953B2 (ja) * 2019-03-20 2021-11-05 株式会社Kokusai Electric 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム
US20200373200A1 (en) 2019-05-24 2020-11-26 Applied Materials, Inc. Metal based hydrogen barrier
JP7227122B2 (ja) 2019-12-27 2023-02-21 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
JP7072012B2 (ja) 2020-02-27 2022-05-19 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理装置、及びプログラム
JP7098677B2 (ja) 2020-03-25 2022-07-11 株式会社Kokusai Electric 基板処理装置、半導体装置の製造方法及びプログラム

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060199399A1 (en) * 2005-02-22 2006-09-07 Muscat Anthony J Surface manipulation and selective deposition processes using adsorbed halogen atoms
US20060264039A1 (en) * 2005-05-23 2006-11-23 International Business Machines Corporation Selective deposition of fine particles
US20070108404A1 (en) * 2005-10-28 2007-05-17 Stewart Michael P Method of selectively depositing a thin film material at a semiconductor interface
US20080274282A1 (en) * 2007-02-14 2008-11-06 Bent Stacey F Fabrication method of size-controlled, spatially distributed nanostructures by atomic layer deposition
US20120241069A1 (en) * 2011-03-22 2012-09-27 Massachusetts Institute Of Technology Direct Synthesis of Patterned Graphene by Deposition
CN103168344A (zh) * 2010-11-03 2013-06-19 应用材料公司 用于沉积碳化硅和碳氮化硅膜的设备和方法
TW201525173A (zh) * 2013-12-09 2015-07-01 Applied Materials Inc 選擇性層沉積之方法
CN107533951A (zh) * 2015-05-01 2018-01-02 应用材料公司 使用表面封端化学性质的薄膜电介质的选择性沉积

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7914847B2 (en) 2003-05-09 2011-03-29 Asm America, Inc. Reactor surface passivation through chemical deactivation
EP2492261B1 (en) * 2003-12-23 2015-02-18 Infinity Discovery, Inc. Analogs of benzoquinone-containing ansamycins for the treatment of cancer
US20080242097A1 (en) * 2007-03-28 2008-10-02 Tim Boescke Selective deposition method
US8921228B2 (en) 2011-10-04 2014-12-30 Imec Method for selectively depositing noble metals on metal/metal nitride substrates

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060199399A1 (en) * 2005-02-22 2006-09-07 Muscat Anthony J Surface manipulation and selective deposition processes using adsorbed halogen atoms
US20060264039A1 (en) * 2005-05-23 2006-11-23 International Business Machines Corporation Selective deposition of fine particles
US20070108404A1 (en) * 2005-10-28 2007-05-17 Stewart Michael P Method of selectively depositing a thin film material at a semiconductor interface
US20080274282A1 (en) * 2007-02-14 2008-11-06 Bent Stacey F Fabrication method of size-controlled, spatially distributed nanostructures by atomic layer deposition
CN103168344A (zh) * 2010-11-03 2013-06-19 应用材料公司 用于沉积碳化硅和碳氮化硅膜的设备和方法
US20120241069A1 (en) * 2011-03-22 2012-09-27 Massachusetts Institute Of Technology Direct Synthesis of Patterned Graphene by Deposition
TW201525173A (zh) * 2013-12-09 2015-07-01 Applied Materials Inc 選擇性層沉積之方法
CN107533951A (zh) * 2015-05-01 2018-01-02 应用材料公司 使用表面封端化学性质的薄膜电介质的选择性沉积

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110804731A (zh) * 2019-11-04 2020-02-18 江南大学 一种原子层沉积技术生长MnxN薄膜的方法
CN114761613A (zh) * 2020-10-27 2022-07-15 应用材料公司 钝化膜的选择性沉积

Also Published As

Publication number Publication date
US20180254179A1 (en) 2018-09-06
WO2017048911A1 (en) 2017-03-23
US10790141B2 (en) 2020-09-29
KR20180045040A (ko) 2018-05-03
CN108028172B (zh) 2022-07-29

Similar Documents

Publication Publication Date Title
CN108028172A (zh) 使用硅氢加成钝化的表面选择性原子层沉积
US10170324B2 (en) Technique to tune sidewall passivation deposition conformality for high aspect ratio cylinder etch
KR102694640B1 (ko) 저온 ald 막들을 위한 챔버 언더코팅 준비 방법
US10170298B2 (en) High temperature silicon oxide atomic layer deposition technology
CN108140578B (zh) 通过表面毒化处理的由下而上的间隙填充
KR102692981B1 (ko) 낮은 k 및 낮은 습식 에칭 레이트 유전체 박막들을 증착하기 위한 방법들
KR20140090964A (ko) 유기금속 공-반응물들과의 교차-치환 반응들을 통해 ｓｉｃ 및 ｓｉｃｎ 막들을 증착시키기 위한 장치들 및 방법들
CN105164791A (zh) 沉积金属合金膜的方法
US20220298624A1 (en) Substantially carbon-free molybdenum-containing and tungsten-containing films in semiconductor device manufacturing
US9685325B2 (en) Carbon and/or nitrogen incorporation in silicon based films using silicon precursors with organic co-reactants by PE-ALD
US9875889B2 (en) Atomic layer deposition of films comprising Si(C)N using hydrazine, azide and/or silyl amine derivatives
TW201812999A (zh) 使用沉積/蝕刻技術之無接縫溝道填充
KR20240063062A (ko) 고종횡비 실린더 에칭을 위해 측벽 패시베이션 증착 컨포멀성을 튜닝하는 기법
CN116137931A (zh) 减少半导体设备中的层内电容
US20230098270A1 (en) Precursors for high-temperature deposition of silicon-containing films
KR20150125674A (ko) ＳｉＯＣ를 포함하는 막의 촉매적 원자층 증착
TW201443274A (zh) 使用二矽氧烷先質之膜的沉積
KR20240090473A (ko) 금속 질화물 막들을 형성하는 방법들
KR20220062111A (ko) 할로겐화된 실릴아미드들을 사용하여 SiCO(N)를 원자층 증착하는 방법들
CN118414450A (zh) 用于针对低温前体改进保形性的原子层沉积脉冲序列工程

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant