CN108028067B - 存储器中的分割擦除 - Google Patents

存储器中的分割擦除 Download PDF

Info

Publication number
CN108028067B
CN108028067B CN201680055971.3A CN201680055971A CN108028067B CN 108028067 B CN108028067 B CN 108028067B CN 201680055971 A CN201680055971 A CN 201680055971A CN 108028067 B CN108028067 B CN 108028067B
Authority
CN
China
Prior art keywords
target
sgd
block
leakage current
current condition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680055971.3A
Other languages
English (en)
Other versions
CN108028067A (zh
Inventor
S.R.拉吉瓦德
A.戈达
P.卡拉瓦德
K.K.帕拉特
H.桑达
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN108028067A publication Critical patent/CN108028067A/zh
Application granted granted Critical
Publication of CN108028067B publication Critical patent/CN108028067B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0441—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing multiple floating gate devices, e.g. separate read-and-write FAMOS transistors with connected floating gates
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0441—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing multiple floating gate devices, e.g. separate read-and-write FAMOS transistors with connected floating gates
    • G11C16/0458—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing multiple floating gate devices, e.g. separate read-and-write FAMOS transistors with connected floating gates comprising two or more independent floating gates which store independent data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3427—Circuits or methods to prevent or reduce disturbance of the state of a memory cell when neighbouring cells are read or written
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3468—Prevention of overerasure or overprogramming, e.g. by verifying whilst erasing or writing
    • G11C16/3477—Circuits or methods to prevent overerasing of nonvolatile memory cells, e.g. by detecting onset or cessation of current flow in cells and using the detector output to terminate erasing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

系统、设备和方法可提供：识别存储器中将要被部分或完全擦除的NAND串的目标子块；以及在与目标子块关联的一个或多个目标选择栅漏极侧(SGD)装置中触发漏电流状况。另外，可在与存储器中的NAND串的剩余子块关联的一个或多个剩余SGD装置中抑制漏电流状况。在一个示例中，在所述一个或多个目标SGD装置中触发漏电流状况包括：将所述一个或多个目标SGD装置的栅极电压设置为产生超过与漏电流状况对应的阈值的反向电压的值。

Description

存储器中的分割擦除
相关申请的交叉引用
本申请要求于2015年10月26日提交的第14/922,611号美国非临时专利申请的优先权的利益。
技术领域
实施例一般地涉及擦除存储器结构。
背景技术
某种闪存可由组织成大块的晶体管的NAND串的阵列构成，其中NAND闪存中的擦除操作可通常发生在块级别。因此，在传统方案下，给定擦除操作(例如，“擦除”)可应用于整个块。当系统在规模上增加以包括更多晶体管时，块尺寸可能持续以指数方式增加。作为结果，在给定擦除操作的末尾(例如，擦除操作的末尾由最慢擦除的串指定)，大量的串可能被过度擦除。另外，不能以较高粒度擦除可导致装置(诸如，固态盘(SSD))中写操作的数量增加。
附图说明
通过阅读下面的说明书和所附权利要求并且通过参照下面的附图，实施例的各种优点对于本领域技术人员而言将会变得清楚，其中：
图1是根据实施例的NAND串的阵列的示例的示意图；
图2示出根据实施例的选择栅漏极侧(SGD)和源极侧(SGS)装置的电流与电压关系的示例的曲线；
图3A示出根据实施例的擦除NAND串的一个或多个子块的方法的示例的流程图；
图3B示出根据实施例的擦除NAND闪存中的块的一个或多个串的方法的示例的流程图；
图4示出根据实施例的一组电压波形的示例的曲线图；
图5是根据实施例的存储器控制器的示例的方框图；和
图6是根据实施例的系统的示例的方框图。
具体实施方式
现在转向图1，示出针对存储器结构的NAND串的阵列10。阵列10能够被用于NAND闪存、三维(3D) NAND存储器阵列装置或其它存储器装置。阵列10通常可被耦合到多个位线14(14a、14b)、一个或多个源极(SRC)线16(16a、16b)和多个字线(WL) 18。在图示的示例中，晶体管(例如，浮栅金属氧化物半导体/FGMOS晶体管)的第一NAND串12经第一选择栅漏极侧(SGD)装置20被耦合到第一位线14a(例如，BL_n+1)。第一NAND串12还可经第一选择栅源极侧(SGS)装置22被耦合到第一源极线16a。类似地，晶体管的第二NAND串24可经第二SGD装置26被耦合到第二位线14b(例如，BL_n)。图示的第二NAND串24还经第二SGS装置28被耦合到第二源极线16b。公共SGD选择线30可被耦合到第一SGD装置20和第二SGD装置26的栅极。因为第一NAND串12和第二NAND串24共享公共SGD选择线30，所以第一NAND串12和第二NAND串24可被视为位于存储器的同一子块(例如，SB_m-1)中。
另外，晶体管的第三NAND串32可经第三SGD装置34耦合到第一位线14a并且经第三SGS装置36耦合到第一源极线16a。在图示的示例中，第四NAND串38经第四SGD装置40耦合到第二位线14b并且经第四SGS装置42耦合到第二源极线16b。因为公共SGD选择线44被耦合到图示的第三SGD装置34和第四SGD装置40的栅极，所以第三NAND串32和第四NAND串38可被视为位于存储器的同一子块(例如，SB_m)中。某个数量的位线(例如，n = 16KB或16*8*1024)可代表存储器的页。
擦除操作通常可涉及清除阵列10中的晶体管的状态。在图示的示例中，通常可通过在阵列10中的选择栅的位线(BL)结和/或SRC结处选择性地触发漏电流状况来完成擦除。如将会更详细讨论的，从漏极侧执行擦除操作可以能够使显著更高的粒度(例如，子块级别、串级别)实现。继续参照图1和2，示出曲线46，曲线46中针对位线电流的绝对值的对数(Log(IBL))标绘SGD装置的反向偏置电压(VSGD - VBL)。图示的曲线46展示了：当反向偏置电压超过特定阈值(例如，示出的示例中的-8V)时，电流以指数方式增加并且类似于栅致漏极泄漏(GIDL)的状况发生。漏电流可被用于有效地使NAND串短路到位线/源极电压，其中所述短路清除耦合到正在讨论的SGD装置的NAND串中的晶体管的状态。
例如，参照图1，为了仅擦除包含第三NAND串32和第四NAND串38的子块，可通过在第三SGD装置34和第四SGD装置40中产生足够高的反向偏置电压来在那些装置34、40中触发漏电流状况。为了在第三SGD装置34中产生合适的反向偏置电压，第一位线14a和公共SGD选择线44之间的电压差可被设置为足够低的值(例如，-8V或更低)。例如，第一位线14a的电压可被设置为16V(但示出12V)，而公共SGD选择线44的电压被设置为8V(如图中所示)。类似地，为了在第四SGD装置40中产生合适的反向偏置电压，第二位线14b的电压可被设置为16V(如图中所示)，而公共SGD选择线44的电压被设置为8V(如图中所示)。所获得的漏电流可分别流经SGD装置34、40并且流入到NAND串32、38中，从而使NAND串32、38被擦除。
需要特别注意的是，阵列10的源极侧可能缺少足以支持子块级别或串级别擦除的粒度，因为图示的源极线16连接到公共源极线31并且由块内的所有子块共享。因此，通过确保SGS装置22、28、36、42的反向偏置电压不超过与漏电流状况对应的阈值，可防止(例如，抑制)漏电流状况发生在源极侧。因此，第一源极线16a和公共SGS选择线48之间的电压差可被设置在足够高的值(例如，-4V或更高值)。例如，源极线16的电压可被设置为16V，而公共SGS选择线48的电压被设置为12V。
另外，字线电压可被分级以促进从漏极侧进行擦除并且防止从源极侧进行擦除。更具体地讲，在漏极侧“边缘”附近的晶体管(例如，WL_f、WL_f-1、WL_f-2)可被给予开始于低电平的电压，所述低电平(例如，8V) 足以仅在选择擦除的（一个或多个）SGD装置处的最外面字线(例如，WL_f)处触发漏电流状况。因此，所述分级可促进在粒度的子块或串级别从漏极侧擦除。另外，在源极侧边缘附近的晶体管(例如，WL_0、WL_1、WL_2)可被给予开始于高电平的电压，所述高电平(例如，8V) 足以在整个块的最外面字线(例如，WL_0)处抑制漏电流状况。
为了在串级别执行擦除(例如，仅部分地擦除子块)，可执行位线电压的个体控制。例如，通过在第三SGD装置34中阻止漏电流状况的同时在第四SGD装置40中触发漏电流状况，第四NAND串38可被擦除，而不擦除第三NAND串32。因此，第一位线14a的电压可被设置为12V(如图中所示)，而公共SGD选择线44的电压被设置为8V，以便在SGD装置34中抑制(例如，不选择/“unsel”)漏电流状况。另一方面，第二位线14b的电压可被设置为16V(如图中所示)，而公共SGD选择线44的电压被设置为8V，以便选择(例如，“sel”)第四SGD装置40，如已经讨论的。因此，所获得的漏电流可仅流经第四SGD装置40并且流入到第四NAND串38中，使第四NAND串38被擦除。以下的表I总结SGD和BL电压的组合以及所获得的串的状态。
BL(sel) = 16V BL(unsel) = 12V
SGD(sel) = 8V 擦除 抑制
SGD(unsel) = 12V 抑制 抑制
表I。
图3A示出擦除NAND串的子块的方法50。方法50在一个或多个模块中被实现为逻辑指令集合，所述逻辑指令集合被存储于：机器或计算机可读存储介质（诸如随机存取存储器(RAM)、只读存储器(ROM)、可编程ROM(PROM)、固件、闪存等）中；可配置逻辑（诸如例如可编程逻辑阵列(PLA)、现场可编程门阵列(FPGA)、复杂可编程逻辑器件(CPLD)）中；使用电路技术的固定功能逻辑硬件（诸如例如专用集成电路(ASIC)、互补金属氧化物半导体(CMOS)或晶体管-晶体管逻辑(TTL)技术）中或上述各项的任何组合。
图示的处理块52提供识别存储器中将要被部分或完全擦除的NAND串的目标子块。在块54，可在与目标子块关联的一个或多个目标选择栅漏极侧(SGD)装置中触发漏电流状况。块54可包括例如将所述一个或多个目标SGD装置的栅极电压设置到产生超过阈值的反向偏置电压的值，该阈值与漏电流状况对应。在一个示例中，经多个(例如，两个或更多个)栅极脉冲设置栅极电压以便避免被抑制串上的擦除干扰。另外，在块56，可在与存储器中的NAND串的剩余子块关联的一个或多个剩余SGD装置中抑制漏电流状况。块56可包括例如将所述一个或多个剩余SGD装置的栅极电压设置为不产生超过与漏电流状况对应的阈值的反向偏置电压的值。
在一个示例中，块58在与目标子块关联的一个或多个选择栅源极侧(SGS)装置中抑制漏电流状况。另外，在块60，施加于目标子块和剩余子块的字线电压可被分级。所述分级可促进从漏极侧擦除目标子块并且防止从源极侧擦除目标子块。
图3B示出部分地擦除NAND串的子块的方法62。方法62在一个或多个模块中被实现为逻辑指令集合，所述逻辑指令集合被存储于：机器或计算机可读存储介质（诸如RAM、ROM、PROM、固件、闪存等）中；可配置逻辑（诸如例如PLA、FPGA、CPLD）中；使用电路技术的固定功能逻辑硬件（诸如例如ASIC、CMOS或TTL技术）中或上述各项的任何组合。
图示的处理块64提供识别目标子块中将要被擦除的目标NAND串。在块66，可在与目标NAND串关联的仅一个目标SGD装置中触发漏电流状况。块66可包括把施加于所述一个目标SGD装置的漏极的位线电压设置到产生超过阈值的反向偏置电压的值，该阈值与漏电流状况对应。在一个示例中，经多个(例如，两个或更多个)漏极脉冲设置位线电压以便避免被抑制串上的擦除干扰。另外，图示的块68在与目标子块中的剩余NAND串关联的一个或多个剩余SGD装置中抑制漏电流状况。块68可包括把施加于所述一个或多个剩余SGD装置的漏极的位线电压设置到不产生超过所述阈值的反向偏置电压的值。在一个示例中，在块70，在与目标NAND串关联的一个或多个SGS装置中抑制漏电流状况。块70可被同时应用于多个串。此外，块72可将施加于目标子块和剩余子块的字线电压分级。
图4示出一组电压波形74(74a-74g)，电压波形74图示在子块擦除操作中在一个擦除脉冲期间针对所有节点的电压与时间的示例性情况。实际擦除脉冲宽度可取决于SGD/SGS装置的泄漏特性。传统长擦除脉冲(例如，所述擦除脉冲并不同时抑制和擦除同一个块中的串)可被划分为多个短脉冲(例如，目标SGD栅极脉冲和/或漏极脉冲)以在最后擦除验证操作75之前避免在被抑制串上的擦除干扰(例如，柱子)。短脉冲之间的时间间隔和每个脉冲的宽度可取决于被抑制和选择的串的晶体管属性。擦除验证操作75的执行可包括决定将要在下一组擦除脉冲中抑制哪些SGD/BL。
第一波形74a示出源极线电压(VSRC)和位线电压(VBL)，其中虚线代表针对位线n的未选择的VBL，并且实线代表VSRC和针对所有其它位线的选择的VBL。可经多个漏极脉冲设置选择的VBL以避免在被抑制串上的擦除干扰。第二波形74b示出选择栅源极侧电压(VSGS)。第三波形74c示出“边缘”字线电压(VWL)零和f，第四波形74d示出字线电压1和f-1，并且第五波形74e示出字线电压2至f-2。另外，第六波形74f示出选择的和未选择的选择栅漏极侧电压(VSGD)，其中虚线代表针对子块m的选择的VSGD并且实线代表针对所有其它子块的VSGD。可经多个栅极脉冲设置选择的VSGD以避免在被抑制串上的擦除干扰。此外，第七波形74g示出沟道电压，其中虚线代表擦除串并且实线代表抑制串。
图5示出可实现已经讨论的方法50(图3A)和/或方法62(图3B)的一个或多个方面的存储器控制器76(76a-76h)。存储器控制器76可因此包括逻辑指令、可配置逻辑和/或固定功能逻辑硬件。在图示的示例中，子块分割器76a可识别存储器中将要被部分或完全擦除的NAND串的目标子块，并且漏极侧泄漏驱动器76b可在与目标子块关联的一个或多个目标选择漏极侧(SGD)装置中触发漏电流状况。存储器控制器76还可包括漏极侧泄漏抑制器76c用于在与存储器中的NAND串的剩余子块关联的一个或多个剩余SGD装置中抑制漏电流状况。图示的存储器控制器76还包括源极侧泄漏抑制器76d用于在与目标子块关联的一个或多个选择栅源极侧(SGS)装置中抑制漏电流状况。
在一个示例中，漏极侧泄漏驱动器76b将所述一个或多个目标SGD装置的栅极电压设置为产生超过阈值的反向偏置电压的值，该阈值与漏电流状况对应。此外，漏极侧泄漏抑制器76c可将所述一个或多个剩余SGD装置的栅极电压设置为不产生超过与漏电流状况对应的阈值的反向偏置电压的值。
存储器控制器76还可包括串分割器76e，串分割器76e识别目标子块中将要被擦除的目标NAND串。在这种情况下，可在与目标NAND串关联的仅一个目标SGD装置中触发漏电流状况，并且可在与目标子块中的剩余NAND串关联的一个或多个剩余SGD装置中抑制漏电流状况。此外，位线选择器76f可经多个漏极脉冲把施加于所述一个目标SGD装置的漏极的位线电压设置为产生超过阈值的反向偏置电压的值，该阈值与漏电流状况对应。存储器控制器76还可包括位线抑制器76g用于把施加于所述一个或多个剩余SGD装置的漏极的位线电压设置为不产生超过所述阈值的反向偏置电压的值。在一个示例中，字线管理器76h可将施加于目标子块和剩余子块的字线电压分级。
图6示出性能增强的计算系统80。计算系统80可通常是具有计算功能(例如，个人数字助手/PDA、笔记本计算机、平板计算机、服务器)、通信功能(例如，智能电话)、成像功能、媒体播放功能(例如，智能电视/TV)、可穿戴功能(例如，手表，眼镜、帽子、鞋、珠宝)、车辆功能(例如，汽车、卡车、摩托车)等或上述各项的任何组合的电子装置/平台的一部分。在图示的示例中，系统80包括：电源82，用于为系统80供电；和处理器84，具有集成存储器控制器(IMC) 86，IMC 86可使用总线88与系统存储器90通信。系统存储器90可包括例如动态RAM(DRAM)，动态RAM (DRAM)被配置为一个或多个存储器模块，诸如例如双列直插式存储器模块(DIMM)、小型DIMM (SODIMM)等。
图示的系统80还包括输入输出(IO)模块92，输入输出(IO)模块92与处理器84一起在半导体管芯94上被实现为片上系统(SoC)，其中IO模块92用作主机装置并且可与例如显示器96(例如，触摸屏幕、液晶显示器/LCD、发光二极管/LED显示器)、网络控制器98和大容量存储装置100(例如，硬盘驱动器/HDD、光盘、闪存等)通信。IMC 86可包括逻辑102，逻辑102识别存储器90中将要被部分或完全擦除的NAND串的目标子块并且在与目标子块关联的一个或多个目标SGD装置中触发漏电流状况。逻辑102还可在与存储器90中的NAND串的剩余子块关联的一个或多个剩余SGD装置中抑制漏电流状况。因此，逻辑102可实现已经讨论的方法50(图3A)和/或方法62(图3B)的一个或多个方面。可被实现于逻辑指令、可配置逻辑和/或固定功能逻辑硬件中的逻辑102可以可选地被实现在系统80中的别处，诸如例如包含系统存储器90的模块、IO模块92等。
另外的注释和示例：
示例1可包括一种存储器控制器设备，所述存储器控制器设备包括：子块分割器，用于识别存储器中将要被部分或完全擦除的NAND串的目标子块；漏极侧泄漏驱动器，用于在与目标子块关联的一个或多个目标选择栅漏极侧(SGD)装置中触发漏电流状况，其中漏极侧泄漏驱动器经多个栅极脉冲将所述一个或多个目标SGD装置的栅极电压设置为产生超过阈值的反向偏置电压的值，所述阈值与漏电流状况对应；漏极侧泄漏抑制器，用于在与存储器中的NAND串的剩余子块关联的一个或多个剩余SGD装置中抑制漏电流状况，其中漏极侧泄漏抑制器将所述一个或多个剩余SGD装置的栅极电压设置为不产生超过所述阈值的反向偏置电压的值；和源极侧泄漏抑制器，用于在与目标子块关联的一个或多个选择栅源极侧(SGS)装置中抑制漏电流状况。
示例2可包括示例1所述的设备，还包括：串分割器，用于识别目标子块中将要被擦除的目标NAND串，其中将会在与目标NAND串关联的仅一个目标SGD装置中触发漏电流状况，并且将会在与目标子块中的剩余NAND串关联的一个或多个剩余SGD装置中抑制漏电流状况。
示例3可包括示例2所述的设备，还包括：位线选择器，用于经多个漏极脉冲将施加于所述一个目标SGD装置的漏极的位线电压设置为产生超过所述阈值的反向偏置电压的值；和位线抑制器，用于将施加于所述一个或多个剩余SGD装置的漏极的位线电压设置为不产生超过所述阈值的反向偏置电压的值。
示例4可包括示例1至3中任何一项所述的设备，还包括：字线管理器，用于将施加于目标子块和剩余子块的线电压分级。
示例5可包括一种粒度增强计算系统，所述粒度增强计算系统包括：至少一个处理器；网络接口，以可通信方式耦合到所述至少一个处理器；存储器，包括多个块，其中每个块包括多个子块并且每个子块包括多个NAND串；和存储器控制器，以可通信方式耦合到所述至少一个处理器和存储器，所述存储器控制器包括：子块分割器，用于识别存储器中将要被部分或完全擦除的NAND串的目标子块；漏极侧泄漏驱动器，用于在与目标子块关联的一个或多个目标选择栅漏极侧(SGD)装置中触发漏电流状况；和漏极侧泄漏抑制器，用于在与存储器中的NAND串的剩余子块关联的一个或多个剩余SGD装置中抑制漏电流状况。
示例6可包括示例5所述的系统，其中所述漏极侧泄漏驱动器经多个栅极脉冲将所述一个或多个目标SGD装置的栅极电压设置为产生超过阈值的反向偏置电压的值，所述阈值与漏电流状况对应。
示例7可包括示例5所述的系统，其中所述漏极侧泄漏抑制器将所述一个或多个剩余SGD装置的栅极电压设置为不产生超过与漏电流状况对应的阈值的反向偏置电压的值。
示例8可包括示例5所述的系统，其中所述存储器控制器还包括源极侧泄漏抑制器用于在与目标子块关联的一个或多个选择栅源极侧(SGS)装置中抑制漏电流状况。
示例9可包括示例5所述的系统，其中所述存储器控制器还包括串分割器用于识别目标子块中将要被擦除的目标NAND串，其中将会在与目标NAND串关联的仅一个目标SGD装置中触发漏电流状况，并且将会在与目标子块中的剩余NAND串关联的一个或多个剩余SGD装置中抑制漏电流状况。
示例10可包括示例9所述的系统，其中所述存储器控制器还包括：位线选择器，用于经多个漏极脉冲将施加于所述一个目标SGD装置的漏极的位线电压设置为产生超过阈值的反向偏置电压的值，所述阈值与栅致泄漏状况对应；和位线抑制器，用于将施加于所述一个或多个剩余SGD装置的漏极的位线电压设置为不产生超过所述阈值的反向偏置电压的值。
示例11可包括示例5至10中任何一项所述的系统，其中：所述存储器控制器还包括字线管理器用于将施加于目标子块和剩余子块的字线电压分级。
示例12可包括一种存储器控制器设备，所述存储器控制器设备包括：子块分割器，用于识别存储器中将要被部分或完全擦除的NAND串的目标子块；漏极侧泄漏驱动器，用于在与目标子块关联的一个或多个目标选择栅漏极侧(SGD)装置中触发漏电流状况；和漏极侧泄漏抑制器，用于在与存储器中的NAND串的剩余子块关联的一个或多个剩余SGD装置中抑制漏电流状况。
示例13可包括示例12所述的设备，其中所述漏极侧泄漏驱动器用于经多个栅极脉冲将所述一个或多个目标SGD装置的栅极电压设置为产生超过阈值的反向偏置电压的值，所述阈值与漏电流状况对应。
示例14可包括示例12所述的设备，其中所述漏极侧泄漏抑制器用于将所述一个或多个剩余SGD装置的栅极电压设置为不产生超过与漏电流状况对应的阈值的反向偏置电压的值。
示例15可包括示例12所述的设备，还包括：源极侧泄漏抑制器，用于在与目标子块关联的一个或多个选择栅源极侧(SGS)装置中抑制漏电流状况。
示例16可包括示例12所述的设备，还包括：串分割器，用于识别目标子块中将要被擦除的目标NAND串，其中将会在与目标NAND串关联的仅一个目标SGD装置中触发漏电流状况，并且将会在与目标子块中的剩余NAND串关联的一个或多个剩余SGD装置中抑制漏电流状况。
示例17可包括示例16所述的设备，还包括：位线选择器，用于经多个漏极脉冲将施加于所述一个目标SGD装置的漏极的位线电压设置为产生超过阈值的反向偏置电压的值，所述阈值与栅致泄漏状况对应；和位线抑制器，用于将施加于所述一个或多个剩余SGD装置的漏极的位线电压设置为不产生超过所述阈值的反向偏置电压的值。
示例18可包括示例12至17中任何一项所述的设备，还包括：字线管理器，用于将施加于目标子块和剩余子块的字线电压分级。
示例19可包括一种操作存储器控制器的方法，所述方法包括：识别存储器中将要被部分或完全擦除的NAND串的目标子块；在与目标子块关联的一个或多个目标选择栅漏极侧(SGD)装置中触发漏电流状况；以及在与存储器中的NAND串的剩余子块关联的一个或多个剩余SGD装置中抑制漏电流状况。
示例20可包括示例19所述的方法，其中在所述一个或多个目标SGD装置中触发漏电流状况包括：经多个栅极脉冲将所述一个或多个目标SGD装置的栅极电压设置为产生超过阈值的反向偏置电压的值，所述阈值与漏电流状况对应。
示例21可包括示例19所述的方法，其中在所述一个或多个剩余SGD装置中抑制漏电流状况包括：将所述一个或多个剩余SGD装置的栅极电压设置为不产生超过与漏电流状况对应的阈值的反向偏置电压的值。
示例22可包括示例19所述的方法，还包括：在与目标子块关联的一个或多个选择栅源极侧(SGS)装置中抑制漏电流状况。
示例23可包括示例19所述的方法，还包括：识别目标子块中将要被擦除的目标NAND串，其中在与目标NAND串关联的仅一个目标SGD装置中触发漏电流状况，并且在与目标子块中的剩余NAND串关联的一个或多个剩余SGD装置中抑制漏电流状况。
示例24可包括示例23所述的方法，其中在所述一个目标SGD装置中触发漏电流状况包括：经多个漏极脉冲将施加于所述一个目标SGD装置的漏极的位线电压设置为产生超过阈值的反向偏置电压的值，所述阈值与漏电流状况对应。
示例25可包括示例23所述的方法，其中在所述一个或多个剩余SGD装置中抑制漏电流状况包括：将施加于所述一个或多个剩余SGD装置的漏极的位线电压设置为不产生超过所述阈值的反向偏置电压的值。
示例26可包括一种存储器控制器设备，所述存储器控制器设备包括：用于识别将要被部分或完全擦除的存储器的目标子块的装置；用于在与目标子块关联的一个或多个目标选择栅漏极侧(SGD)装置中触发漏电流状况的装置；和用于在与存储器的剩余子块关联的一个或多个剩余SGD装置中抑制漏电流状况的装置。
示例27可包括示例26所述的设备，其中用于在所述一个或多个目标SGD装置中触发漏电流状况的装置包括：用于经多个栅极脉冲将所述一个或多个目标SGD装置的栅极电压设置为产生超过阈值的反向偏置电压的值的装置，所述阈值与漏电流状况对应。
示例28可包括示例26所述的设备，其中用于在所述一个或多个剩余SGD装置中抑制漏电流状况的装置包括：用于将所述一个或多个剩余SGD装置的栅极电压设置为不产生超过与漏电流状况对应的阈值的反向偏置电压的值的装置。
示例29可包括示例26所述的设备，还包括：用于在与目标子块关联的一个或多个选择栅源极侧(SGS)装置中抑制漏电流状况的装置。
示例30可包括示例26所述的设备，还包括：用于识别目标子块中将要被擦除的目标NAND串的装置，其中将会在与目标NAND串关联的仅一个目标SGD装置中触发漏电流状况，并且将会在与目标子块中的剩余NAND串关联的一个或多个剩余SGD装置中抑制漏电流状况。
示例31可包括示例30所述的设备，其中用于在所述一个目标SGD装置中触发漏电流状况的装置包括：用于经多个漏极脉冲将施加于所述一个目标SGD装置的漏极的位线电压设置为产生超过阈值的反向偏置电压的值的装置，所述阈值与漏电流状况对应。
示例32可包括示例30所述的设备，其中用于在所述一个或多个剩余SGD装置中抑制漏电流状况的装置包括：将施加于所述一个或多个剩余SGD装置的漏极的位线电压设置为不产生超过所述阈值的反向偏置电压的值。
因此，这里描述的技术可使用增加的擦除粒度来提供更密集的擦除分布，所述更密集的擦除分布继而可为阵列提供几个优点。例如，当擦除分布更密集时，编程的单元侵犯减少。这种侵犯通常称为浮栅至浮栅耦合(由于邻近NAND单元之间的电容性耦合而发生)。减少的耦合能够导致单元VT(电压阈值)更密集的布置，并且减少原始误码率。此外，当与不同编程方案耦合时，还可减小有效电气块尺寸。
各实施例适合供所有类型的半导体集成电路(“IC”)芯片一起使用。这些IC芯片的示例包括但不限于处理器、控制器、芯片集部件、可编程逻辑阵列(PLA)、存储器芯片、网络芯片、片上系统(SoC)、SSD/NAND控制器ASIC等。另外，在一些附图中，利用线代表信号导线。一些可以是不同的以指示更多的组成信号路径，具有数字标签以指示许多组成信号路径，和/或具有位于一个或多个末端的箭头以指示主要信息流方向。然而，这不应该被以限制性方式解释。相反地，这种添加的细节可结合一个或多个示例性实施例使用以方便更容易理解电路。任何代表信号线(无论是否具有另外的信息)可实际上包括可沿多个方向传播的一个或多个信号，并且可被利用任何合适类型的信号方案(例如，利用差分对实现的数字或模拟线、光纤线和/或单端线)实现。
可能已给出示例性尺寸/模型/值/范围，但实施例不限于此。随着制造技术(例如，光刻法)随着时间过去而变得成熟，希望能够制造更小尺寸的装置。另外，为了简化说明和讨论的目的，并且为了不模糊实施例的某些方面，到IC芯片和其它部件的公知电源/地连接可被示出或者可不被示出在附图内。另外，为了避免模糊实施例并且还考虑到如下事实，可按照方框图形式示出各个装置：关于这种方框图装置的实现方式的细节高度依赖于实现实施例的平台(即，这种细节应该完全落在本领域技术人员的能力范围内)的。在阐述特定细节(例如，电路)以便描述示例性实施例的情况下，对于本领域技术人员而言应该清楚的是，能够在没有这些特定细节的情况下或者在存在这些特定细节的变化的情况下实施实施例。因此本描述应该被视为是说明性的，而非限制性的。
术语“耦合”可在这里用于表示所讨论的部件之间的任何类型的关系(直接关系或间接关系)，并且可应用于电气、机械、流体、光学、电磁、机电或其它连接。另外，术语“第一”、“第二”等可在这里仅用于方便讨论，并且不表示特定时间或先后意义，除非另外指示。
本领域技术人员将会从前面的描述理解，能够以各种形式实现实施例的各种技术。因此，尽管已结合本发明的特定示例描述实施例，但实施例的真实范围不应该局限于此，因为当研究附图、说明书和下面的权利要求时，其它修改将会对于技术人员而言变得清楚。

Claims (24)

1.一种存储器控制器设备，包括：
子块分割器，用于识别将要被部分或完全擦除的存储器的目标子块；
漏极侧泄漏驱动器，用于在与目标子块关联的一个或多个目标选择栅漏极侧(SGD)装置中触发漏电流状况，其中漏极侧泄漏驱动器经多个栅极脉冲将所述一个或多个目标SGD装置的栅极电压设置为产生超过阈值的反向偏置电压的值，所述阈值与漏电流状况对应；
漏极侧泄漏抑制器，用于在与存储器的剩余子块关联的一个或多个剩余SGD装置中抑制漏电流状况，其中漏极侧泄漏抑制器用于将所述一个或多个剩余SGD装置的栅极电压设置为不产生超过所述阈值的反向偏置电压的值；和
源极侧泄漏抑制器，用于在与目标子块关联的一个或多个选择栅源极侧(SGS)装置中抑制漏电流状况，
其中目标子块包括公共SGD选择线以将目标子块的第一NAND串的第一SGD装置的栅极连接到目标子块的第二NAND串的第二SGD装置的栅极；以及
其中第一NAND串连接至第一源极线且第二NAND串连接至第二源极线。
2.如权利要求1所述的设备，还包括：串分割器，用于识别目标子块中将要被擦除的目标NAND串，其中将会在与目标NAND串关联的仅一个目标SGD装置中触发漏电流状况，并且将会在与目标子块中的剩余NAND串关联的一个或多个剩余SGD装置中抑制漏电流状况。
3.如权利要求2所述的设备，还包括：
位线选择器，用于经多个漏极脉冲将施加于所述一个目标SGD装置的漏极的位线电压设置为产生超过所述阈值的反向偏置电压的值；和
位线抑制器，用于将施加于所述一个或多个剩余SGD装置的漏极的位线电压设置为不产生超过所述阈值的反向偏置电压的值。
4.如权利要求1至3中任何一项所述的设备，还包括：字线管理器，用于将施加于目标子块和剩余子块的线电压分级。
5.一种粒度增强计算系统，包括：
至少一个处理器；
网络接口，以可通信方式耦合到所述至少一个处理器；
存储器，包括多个块；其中每个块包括多个子块并且每个子块包括多个NAND串；和
存储器控制器，以可通信方式耦合到所述至少一个处理器和存储器，所述存储器控制器包括：
子块分割器，用于识别将要被部分或完全擦除的存储器的目标子块；
漏极侧泄漏驱动器，用于在与目标子块关联的一个或多个目标选择栅漏极侧(SGD)装置中触发漏电流状况；和
漏极侧泄漏抑制器，用于在与存储器的剩余子块关联的一个或多个剩余SGD装置中抑制漏电流状况，
其中目标子块包括公共SGD选择线以将目标子块的第一NAND串的第一SGD装置的栅极连接到目标子块的第二NAND串的第二SGD装置的栅极；以及
其中第一NAND串连接至第一源极线且第二NAND串连接至第二源极线，其中所述漏极侧泄漏驱动器用于经多个栅极脉冲将所述一个或多个目标SGD装置的栅极电压设置为产生超过阈值的反向偏置电压的值，所述阈值与漏电流状况对应。
6.如权利要求5所述的系统，其中所述漏极侧泄漏抑制器用于将所述一个或多个剩余SGD装置的栅极电压设置为不产生超过阈值的反向偏置电压的值，所述阈值与漏电流状况对应。
7.如权利要求5所述的系统，其中所述存储器控制器还包括源极侧泄漏抑制器用于在与目标子块关联的一个或多个选择栅源极侧(SGS)装置中抑制漏电流状况。
8.如权利要求5所述的系统，其中所述存储器控制器还包括串分割器用于识别目标子块中将要被擦除的目标NAND串，其中将会在与目标NAND串关联的仅一个目标SGD装置中触发漏电流状况，并且将会在与目标子块中的剩余NAND串关联的一个或多个剩余SGD装置中抑制漏电流状况。
9.如权利要求8所述的系统，其中所述存储器控制器还包括：
位线选择器，用于经多个漏极脉冲将施加于所述一个目标SGD装置的漏极的位线电压设置为产生超过阈值的反向偏置电压的值，所述阈值与漏电流状况对应；和
位线抑制器，用于将施加于所述一个或多个剩余SGD装置的漏极的位线电压设置为不产生超过所述阈值的反向偏置电压的值。
10.如权利要求5至9中任何一项所述的系统，其中所述存储器控制器还包括字线管理器用于将施加于目标子块和剩余子块的字线电压分级。
11.一种存储器控制器设备，包括：
子块分割器，用于识别将要被部分或完全擦除的存储器的目标子块；
漏极侧泄漏驱动器，用于在与目标子块关联的一个或多个目标选择栅漏极侧(SGD)装置中触发漏电流状况；和
漏极侧泄漏抑制器，用于在与存储器的剩余子块关联的一个或多个剩余SGD装置中抑制漏电流状况，
其中目标子块包括公共SGD选择线以将目标子块的第一NAND串的第一SGD装置的栅极连接到目标子块的第二NAND串的第二SGD装置的栅极；以及
其中第一NAND串连接至第一源极线且第二NAND串连接至第二源极线，其中所述漏极侧泄漏驱动器用于经多个栅极脉冲将所述一个或多个目标SGD装置的栅极电压设置为产生超过阈值的反向偏置电压的值，所述阈值与漏电流状况对应。
12.如权利要求11所述的设备，其中所述漏极侧泄漏抑制器用于将所述一个或多个剩余SGD装置的栅极电压设置为不产生超过阈值的反向偏置电压的值，所述阈值与漏电流状况对应。
13.如权利要求11所述的设备，还包括：源极侧泄漏抑制器，用于在与目标子块关联的一个或多个选择栅源极侧(SGS)装置中抑制漏电流状况。
14.如权利要求11所述的设备，还包括：串分割器，用于识别目标子块中将要被擦除的目标NAND串，其中将会在与目标NAND串关联的仅一个目标SGD装置中触发漏电流状况，并且将会在与目标子块中的剩余NAND串关联的一个或多个剩余SGD装置中抑制漏电流状况。
15.如权利要求14所述的设备，还包括：
位线选择器，用于经多个漏极脉冲将施加于所述一个目标SGD装置的漏极的位线电压设置为产生超过阈值的反向偏置电压的值，所述阈值与漏电流状况对应；和
位线抑制器，用于将施加于所述一个或多个剩余SGD装置的漏极的位线电压设置为不产生超过所述阈值的反向偏置电压的值。
16.如权利要求11至15中任何一项所述的设备，还包括：字线管理器，用于将施加于目标子块和剩余子块的字线电压分级。
17.一种操作存储器控制器的方法，包括：
连接公共选择栅漏极侧(SGD)选择线，以将存储器的目标子块的第一NAND串的第一SGD装置的栅极连接到目标子块的第二NAND串的第二SGD装置的栅极；
将第一NAND串连接至第一源极线并将第二NAND串连接至第二源极线；
识别将要被部分或完全擦除的存储器的目标子块；
在与目标子块关联的一个或多个目标选择栅漏极侧(SGD)装置中触发漏电流状况；以及
在与存储器的剩余子块关联的一个或多个剩余SGD装置中抑制漏电流状况，其中在所述一个或多个目标SGD装置中触发漏电流状况包括：经多个栅极脉冲将所述一个或多个目标SGD装置的栅极电压设置为产生超过阈值的反向偏置电压的值，所述阈值与漏电流状况对应。
18.如权利要求17所述的方法，其中在所述一个或多个剩余SGD装置中抑制漏电流状况包括：将所述一个或多个剩余SGD装置的栅极电压设置为不产生超过阈值的反向偏置电压的值，所述阈值与漏电流状况对应。
19.如权利要求17所述的方法，还包括：在与目标子块关联的一个或多个选择栅源极侧(SGS)装置中抑制漏电流状况。
20.如权利要求17所述的方法，还包括：识别目标子块中将要被擦除的目标NAND串，其中在与目标NAND串关联的仅一个目标SGD装置中触发漏电流状况，并且在与目标子块中的剩余NAND串关联的一个或多个剩余SGD装置中抑制漏电流状况。
21.如权利要求20所述的方法，其中在所述一个目标SGD装置中触发漏电流状况包括：经多个漏极脉冲将施加于所述一个目标SGD装置的漏极的位线电压设置为产生超过阈值的反向偏置电压的值，所述阈值与漏电流状况对应。
22.如权利要求20所述的方法，其中在所述一个或多个剩余SGD装置中抑制漏电流状况包括：将施加于所述一个或多个剩余SGD装置的漏极的位线电压设置为不产生超过阈值的反向偏置电压的值，所述阈值与漏电流状况对应。
23.一种计算机可读介质，具有存储在其上的指令，所述指令在被执行时使得计算机执行根据权利要求17-22中任一项所述的方法。
24.一种用于操作存储器控制器的设备，包括：
用于连接公共选择栅漏极侧(SGD)选择线，以将存储器的目标子块的第一NAND串的第一SGD装置的栅极连接到目标子块的第二NAND串的第二SGD装置的栅极的装置；
用于将第一NAND串连接至第一源极线并将第二NAND串连接至第二源极线的装置；
用于识别将要被部分或完全擦除的存储器的目标子块的装置；
用于在与目标子块关联的一个或多个目标选择栅漏极侧(SGD)装置中触发漏电流状况的装置；以及
用于在与存储器的剩余子块关联的一个或多个剩余SGD装置中抑制漏电流状况的装置，其中用于在所述一个或多个目标SGD装置中触发漏电流状况的装置包括：用于经多个栅极脉冲将所述一个或多个目标SGD装置的栅极电压设置为产生超过与漏电流状况对应的阈值的反向偏置电压的值的装置。
CN201680055971.3A 2015-10-26 2016-09-19 存储器中的分割擦除 Active CN108028067B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/922,611 US10453535B2 (en) 2015-10-26 2015-10-26 Segmented erase in memory
US14/922611 2015-10-26
PCT/US2016/052474 WO2017074604A1 (en) 2015-10-26 2016-09-19 Segmented erase in memory

Publications (2)

Publication Number Publication Date
CN108028067A CN108028067A (zh) 2018-05-11
CN108028067B true CN108028067B (zh) 2022-07-15

Family

ID=58558894

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680055971.3A Active CN108028067B (zh) 2015-10-26 2016-09-19 存储器中的分割擦除

Country Status (5)

Country Link
US (1) US10453535B2 (zh)
EP (1) EP3369094B1 (zh)
CN (1) CN108028067B (zh)
TW (1) TWI709970B (zh)
WO (1) WO2017074604A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018076239A1 (en) 2016-10-27 2018-05-03 Micron Technology, Inc. Erasing memory cells
KR102374103B1 (ko) 2018-01-16 2022-03-14 삼성전자주식회사 비휘발성 메모리 장치 및 비휘발성 메모리 장치의 소거 방법
US10566059B2 (en) * 2018-04-30 2020-02-18 Sandisk Technologies Llc Three dimensional NAND memory device with drain select gate electrode shared between multiple strings
US11081162B1 (en) 2020-02-24 2021-08-03 Sandisk Technologies Llc Source side precharge and boosting improvement for reverse order program
JP2022147849A (ja) 2021-03-23 2022-10-06 キオクシア株式会社 不揮発性半導体記憶装置
US11587618B2 (en) 2021-03-26 2023-02-21 Sandisk Technologies Llc Prevention of latent block fails in three-dimensional NAND
US11862249B2 (en) * 2021-11-16 2024-01-02 Sandisk Technologies Llc Non-volatile memory with staggered ramp down at the end of pre-charging

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101681677A (zh) * 2007-03-07 2010-03-24 莫塞德技术公司 用于闪速存储器的部分块擦除架构
CN102148059A (zh) * 2010-02-09 2011-08-10 三星电子株式会社 非易失性存储器件、其操作方法和包括其的存储系统
CN104025197A (zh) * 2011-12-21 2014-09-03 桑迪士克科技股份有限公司 3d非易失性存储器的擦除禁止
CN104428837A (zh) * 2012-04-18 2015-03-18 桑迪士克技术有限公司 使用可控栅极感应漏极泄漏电流对三维非易失性存储器的擦除操作
WO2015038439A1 (en) * 2013-09-11 2015-03-19 Sandisk Technologies Inc. Dynamic erase voltage step size selection for 3d non-volatile memory
CN104813407A (zh) * 2012-08-13 2015-07-29 桑迪士克技术有限公司 以对字线的顺序选择对3d非易失性存储器进行擦除

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1224766A2 (en) 1999-10-29 2002-07-24 Broadcom Corporation Apparatus and method for secure field upgradability
US6795348B2 (en) * 2002-05-29 2004-09-21 Micron Technology, Inc. Method and apparatus for erasing flash memory
DE112004002836B4 (de) 2004-04-21 2014-11-27 Spansion Llc (N.D.Ges.D. Staates Delaware) Nichtflüchtige Halbleitervorrichtung und Verfahren zum automatischen Beheben eines Löschfehlers in der Halbleitervorrichtung
JP2008084471A (ja) * 2006-09-28 2008-04-10 Toshiba Corp 半導体記憶装置
US20090080258A1 (en) 2007-09-21 2009-03-26 Walker Andrew J Erase method in thin film nonvolatile memory
US7916543B2 (en) 2007-10-22 2011-03-29 Micron Technology, Inc. Memory cell operation
US7830701B2 (en) 2008-09-19 2010-11-09 Unity Semiconductor Corporation Contemporaneous margin verification and memory access for memory cells in cross point memory arrays
JP2013055204A (ja) * 2011-09-02 2013-03-21 Toshiba Corp 半導体記憶装置
US9299439B2 (en) 2012-08-31 2016-03-29 Micron Technology, Inc. Erasable block segmentation for memory
US9007834B2 (en) * 2013-01-10 2015-04-14 Conversant Intellectual Property Management Inc. Nonvolatile memory with split substrate select gates and hierarchical bitline configuration
US8824211B1 (en) * 2013-02-14 2014-09-02 Sandisk Technologies Inc. Group word line erase and erase-verify methods for 3D non-volatile memory
US9053797B2 (en) 2013-04-24 2015-06-09 Micron Technology, Inc. Inhibiting pillars in 3D memory devices
US8923054B1 (en) * 2013-06-14 2014-12-30 Sandisk Technologies Inc. Pseudo block operation mode in 3D NAND
KR20150010134A (ko) * 2013-07-18 2015-01-28 에스케이하이닉스 주식회사 반도체 장치 및 이의 동작 방법
US9293205B2 (en) * 2013-09-14 2016-03-22 Aplus Flash Technology, Inc Multi-task concurrent/pipeline NAND operations on all planes
US9202578B2 (en) * 2013-10-02 2015-12-01 Conversant Intellectual Property Management Inc. Vertical gate stacked NAND and row decoder for erase operation
KR102210520B1 (ko) 2013-12-19 2021-02-02 삼성전자주식회사 비휘발성 메모리 장치 및 그것의 소거 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101681677A (zh) * 2007-03-07 2010-03-24 莫塞德技术公司 用于闪速存储器的部分块擦除架构
CN102148059A (zh) * 2010-02-09 2011-08-10 三星电子株式会社 非易失性存储器件、其操作方法和包括其的存储系统
CN104025197A (zh) * 2011-12-21 2014-09-03 桑迪士克科技股份有限公司 3d非易失性存储器的擦除禁止
CN104428837A (zh) * 2012-04-18 2015-03-18 桑迪士克技术有限公司 使用可控栅极感应漏极泄漏电流对三维非易失性存储器的擦除操作
CN104813407A (zh) * 2012-08-13 2015-07-29 桑迪士克技术有限公司 以对字线的顺序选择对3d非易失性存储器进行擦除
WO2015038439A1 (en) * 2013-09-11 2015-03-19 Sandisk Technologies Inc. Dynamic erase voltage step size selection for 3d non-volatile memory

Also Published As

Publication number Publication date
TWI709970B (zh) 2020-11-11
US20170117049A1 (en) 2017-04-27
EP3369094A4 (en) 2019-05-22
US10453535B2 (en) 2019-10-22
EP3369094B1 (en) 2022-04-20
TW201724112A (zh) 2017-07-01
EP3369094A1 (en) 2018-09-05
CN108028067A (zh) 2018-05-11
WO2017074604A1 (en) 2017-05-04

Similar Documents

Publication Publication Date Title
CN108028067B (zh) 存储器中的分割擦除
CN107077879B (zh) 用于经划分的sgs线的设备及方法
US9633732B2 (en) Semiconductor memory device and operating method thereof
US9293208B2 (en) Semiconductor memory apparatus and method for reading data from the same
US9633731B2 (en) Semiconductor memory device including three-dimensional array structure
US9275743B1 (en) Semiconductor memory device and operating method thereof
KR20150010134A (ko) 반도체 장치 및 이의 동작 방법
US9318203B2 (en) Semiconductor device being capable of improving program speed and program disturbance characteristics
CN107393589A (zh) 具有不同的伪字线的三维快闪存储器件和数据储存设备
US9842653B2 (en) Semiconductor memory device and operating method of biasing memory blocks
JP2008052808A (ja) 不揮発性半導体記憶装置及びそのデータの読出方法並びにメモリカード
US9715934B2 (en) Peripheral circuit, semiconductor memory device and operating method of the semiconductor device and/or peripheral circuit
JP2013080535A (ja) 半導体記憶装置
KR20150049908A (ko) 반도체 메모리 장치 및 그것의 소거 방법
US10854301B2 (en) Apparatuses and methods for reducing read disturb
KR20190073128A (ko) 메모리 장치 및 그 동작 방법
WO2014160619A2 (en) Back bias during program verify of non-volatile storage
KR20150061098A (ko) 메모리 시스템 및 상기 메모리 시스템의 프로그래밍 방법
KR20160071946A (ko) 반도체 메모리 장치
JP2014235757A (ja) コントローラ
KR102022030B1 (ko) 반도체 메모리 장치 및 그것의 쓰기 방법
TWI556256B (zh) Semiconductor memory device
US9202559B2 (en) Semiconductor memory device and method of controlling the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant